SU1014042A1 - Запоминающее устройство - Google Patents

Abstract

ЗАПОМИНАКЯЦЕЕ УСТРОЙСТВО, содержащее накопитель, одни информационные входы которого подключены к выходам шифратора, выходы накопител  подключены к одним входам первого блока коррекции ошибок и к входам первого блока вычислени  синдрома , выход которого подключен к первому входу второго блока вычислени  синдрома, к первому входу блока контрол  и к первому входу регистра, второй вход которого подключен к адресному входу накопител  и  вл етс  адресным входом устройства, другие входы первого блока коррекции ошибок подключены к выходам первого дешифратора , .входы готорого подключены к выходам второго блока вычислени  ;синдрома, второй вход второго блока вычислени  синдрома подключен к первому входу регистра и к входу второго дешифратора, выход которого подключен к первому входу вчорого блока коррекции ошибок, второй вход второго блока коррекции ошибок подключен к выходу первого блока коррекции ошибок, а выход второго блока коррекции ошибок  вл етс  информационным входом устройства, третий вход и второй выход регистра подключены соответственно к первому выходу и второму входу блока контрол , второй выход которого  вл етс  управл ющим выходом устройства, отличающеес  тем, что, с целью повышени  надежности устройства, оно содержит элементы И, элемент ИЛИ, элемент НЕ, триггер и коммутатор, i первый вход которого  вл етс  инфор (Л мационным входом устройства, второй вход коммутатора подключен к выходу первого блока коррекции ошибок, выход коммутатора подключен к второму информационному входу накопител  и к входу шифратора, третий вход коммутатора подключен к третьему выходу :блока контрол , к входу элемента НЕ и к первым входам первого и второго элементов И, выходы которых подключены к входам элемента ИЛИ, выход элемента ИЛИ подключен к четвертому входу регистра, четвертый выход бло4 ка контрол  подключен к вторым входам первого и второго элементов И, N5 :выход элемента НЕ подключен к первому входу триггера, выход которого подключен к третьему входу второго элемента И, второй вход триггера : вл етс  соответствующим управл ющим входом устройства.

Description

Изобретение относитс  к вычислительной технике и может быть исполь зовано при создании систем пам ти повЕлшенной надежности. Известны запоминающие устройства со словарной организацией, которые содержат накопитель, схемы логики обращени  и коррекции однократных отказов в слове 1. Недостатком этих устройств  вл  етс  низка  и недостаточна  дл  мно гих применений надежность из-за кор рекции только однократных ошибок Э, словах накопител . Наиболее близким техническим реш нием к изобретению  вл етс  запоминающее устройство, содержащее входные шины данных, блок кодировани , соединенный выходами с вторыми входами накопител , выходными шинами соединенного с входами блока вычислени  синдрома и с первыми входами второго блока коррекции ошибок, выходы блока вычислени  синдрома соединены с первыми входами блока по: лучени  второго признака, первыми входами блока определени  ошибок и первыми входами регистра хранени  признаков, вторыми входами соединен ного с шиной адреса и третьилш. входами накопител , третий вход регист ра хранени  признака соединен с первым выходом блока определени  ошибо первый и второй выходы регистра хранени  признака соединены соответственно с вторым входом блока определе ни  ошие5ки и вторым входом блока получени  второго признака, а также входом первого блока декодировани  признаков, выход блока получени  вто рого признака соединен с входом второго блока декодировани  признаков, выходы первого и второго блоков декодировани  признаков соединены соответственно с вторыми входами первого и второго блоков коррекции ошибок , первые входы пгрвого блока коррекции ошибок соединены с выходами, второго блока коррекции ошибок, выходы первого блока коррекции ошибок и третий выход блока определени  ошибок  вл етс  соответственно выходами данных и выходом прерывани , второй выход блока определени  ошибок и четвёртый вход регистра хранени  признаков. Такое устройство позвол ет производить коррекцию одиночной ошибки (отказа элемента пам ти или его сбо ) и стертости (известной ошибки элемента пам ти при считывании (декодировании) 2. Однако это устройство не позвол ет производить коррекцию последующего отказа или сбо  элемента пам ти в слове после по влени  первого сбо  элемента пам ти и второго отказа или сбо  элемента пам ти. Целью изобретени   вл етс  повышение надежности устройства. Поставленна  цель достигаетс  тем, что в запоминающее устройство, содержащее накопитель, одни информационные входы которого подключены к выходам шифратора, выходы накопител  подключены к одним входам первого блока коррекции с иибок и к входам первого блока вычислени  синдрома , выход которого подключен к первому входу второго блока вычислени  синдрома, к первому входу блока контрол  и к первому входу регистра, второй вход которого подключен к адресному входу накопител  и  вл етс  адресным входом устройства, другие входы первого блока коррекции ошибок подключены к выходам первого дешифратора , входы которого подключены к выходам второго блока вычислени  синдрома, второй вход второго блока вычислени  синдрома подключен к первому выходу регистра и к входу второго дешифратора, выход которого подключен к nepBoivjy входу второго блока коррекции ошибок, второй вхоД второго блока коррекции ошибок подключен к выходу первого блока коррекции ошибок, а выход второго блока коррекции ошибок  вл етс  информационным входом устройства, третий вход и.второй выход регистра подключены соответственно к первому выходу и к второму входу блока контрол , второй выход которого  вл етс  управл ющим выходом устройства, введены элементы И, элемент ИЛИ, элемент НЕ, триггер и коммутатор, lepвый вход которого  вл етс  информационным входом устройства, второй вход коммутатора подключен к выходу первого блока коррекции ошибок, выход коммутатора подключен к второму информационному входу накопител  и к входу шифратора, третий вход коммутатора подключен к третьему выхо ,цу блока контрол , к входу элемента НЕ и к первым входам первого и второго элементов И, выходы которых подключены к входам элемента ИЛИ. выход элемента ИЛИ подключен к четвертому входу регистра, четвертый выход блока контрол  подключен к вторым входам первого и второго элементов и, выход элемента НЕ подключен к первому входу триггера, выход которого подключен к третьему входу второго элемента И, второй вход триггера  вл етс  соответствующим управл ющим входом устройства. о Введенные элементы и св зи поэвол ют производить коррекцию последу-ющего отказа или сбо  элемента пам ти в слове после по влени  первого сбо  элемента пам ти и второго отказа или сбо  элемента пам ти

при том же числе избыточных разр ов .

На фиг. 1 изображена блок-схема запоминающего устройства; на фиг.2блок-схема блока контрол .

Устройство содержит накопитель 1 с входами 2 и 3, коммутатор 4, шифратор 5, выходы б накопител , блок 7 вычислени  синдрома, блок 8 коррекции ошибок, входы 9 блока 10 вычислени  синдрома, блок 11 контрол , регистр 12, адресные входы 13, вход 14 регистра 12, выход 15 блока 11 контрол , элемент И 16, элемент И 17, элемейт НЕ 18, триггер 19, управл ющий вход 20, выход 21 триггера, выход 22 блока 11 контрол , элемент ИЛИ 23, вход 24 регистра, ыходы 25 и 26 регистра, дешифратор 27, выход 28 блока 10, дешифратор 29, выход 30 дешифратора 27, выход 31 дешифратора 29, блок 32 коррекции ошибок, 5ЫХОДЫ 33 блока 8 коррекции с иибок, информационные входы 34, информационные выходы 35 и управл ющий выход 36.

Блок 11 контрол  содержит элемент ИЛИ 37, элементы И 38-40 и последовательно соединенные сумматоры 41 по модулю два.

Единичный сигнал на выходе элемента ИЛИ 37 говорит о наличи  ошибки в считываемом слове, т.е. о том, что синдром S не равен нулю (). Единичный сигнал на выходе 22 блока указывает на то, что в слове прокзошла ошибка кратности один () при SfO. Синдром и нулевой сигнал на выходе 22 указывает на по вление ошибки кратности два (). Единичный сигнал 1-,а выходе элемента И 39 разрешает выдачу хранимого признака в регистре 12 на выход 26 при опросе слова, содержащего двойную ошибку (), и с хранимым синдомом первой ошибки в регистре 12 (т.е. единичным сигналом на входе 25). Единичный сигнал на выходе элемента И 40 указывает на опрос слова, содержащего единичную ошибку при пустом регистре 12.

Шифратор 5 состоит из сумматоров по модулю два и формирует проверочные символы согласно кодирующей матрице удлиненного кода Хемминга с кодовым рассто нием d k.

Первый 8 и второй 32 блоки коррекции ошибок состо т из корректирующих сумматоров по модулю два, производ щих исправление сигналов в ошибочных разр дах слова.

Дешифраторы 27 и 29 определ ют по поступающим на их входы синдроам , в каком разр де произошла ошибка . ,

Блок 10 вычислени  синдрома состо ит из сумматоров по модулю два дл  каждого разр да синдрома, поступающего на его входы, и реализует oneрацию суммировани  хранимого в регистре 12 синдрома о единичной ошибке с синдромом о двойной ошибке, поступающим с выхода 9 блока 7.

Входы 9, 13, 24 и. 14 регистра 12, предназначенного дл  хранени  признаков , служат соответственно дл  ввода данных, адресации, разрешени  записи и разрешени  считывани  дайных на выход 26. Выход 25 регистра 12 служит дл  вывода информации о ненулевом содержа,нии регистра по опрашиваемому адресу в блок 11.

.Устройство работает следующим, образом .

При записи входные информационные данные со входов 34 помещаютс  через коммутаюр 4 в накопитель 1 и одновременно подаютс  в шифратор 5, который формирует значени  проверочных разр дов удлиненного кода Хемминга . с кодовым рассто нием d k, Вычисленные символы проверочных разр дов помещаютс  в накопитель вместе со значени ми информационных разр дов ..

При чтении выходные данные с вы ходов 6 подаютс  на блок 7 вычислени  синдрома и одновременно на входы

30 блока 8 коррекции ошибок. При нали ,чии ошибки ее признак (синдром) вырабатываетс  на выходах 9 блоком 7. При первоначальном по влении ошибки вычисленный синдром не -равен нулю

35 и имеет нечетный вес, о чем свидетелствует единичный сигнал на выходе 22 блока 11. Кроме того, с регистра 12 снимаетс  нулевой сигнал на первом выходе 25, а блок 11 контрол 

40 вырабатывает на выход 14 нулевой сигнал, который запрещает выдачу признака из регистра 12. Тем самым на выход 28 блока 10 вычислени  синрома поступает без изменени  вычисленный блоком 7 синдром, который д шифриру сь дешифратором 29, производит исправление в блоке 8 коррекции первой по вившейс  ошибки. Исправленные информационные символы

поступают непосредственно на вторые

входы 33 коммутатора 4 и через блок 32 коррекции без изменени  на выход 35 устройства. Одновременно на вход коммутатора 4, на входы элемента И 16, на установочный вход триггера

19 через элемент НИ 18 поступают единичные сигналы с выходов 15 и 22 блока 11 контрол  с иибки, по вл ющейс  только в случае нулевого сигнала на выходе 25 регистра 12 и синдрома с нечетным весом с выхода 9. В результате на выходе элемента ИЛИ 23 по витс  единичный сигнал, который разрешит запись признака синдрома с выхода 9 в регистр 12, и, кроме

ого, будет происходить перезапись

скорректированной информации в накопитель 1 и установленные на выходе 21 триггера 19 единичного сигнала Затем производитс  контрольное считывание хранимой информации в накопителе ПС тому же адресу и вычисление синдрома в блоке 7. При этом, если синдром не равен нулю, то на четвертом выходе 22 блока 11 контрол  по витс  единичный сигнал, а на выходе 15 - нулевой сигнал, так как регистр 12 не пуст, указывающие, что произошел отказ элемента пам ти в опрашиваемом слове. В результате элементы И 16 и 17 будут закрыты, и на .выходе 24 элемента ИЛИ 23 установитс  нулевой сигнал, который оставит без изменени  хранимый признак в регистре 12. В том случае, есл синдром равен нулю, то на выходах 22 и 15 блока 11 контрол  по в тс  нулевые сигналы, указывающие, -что в опрашиваемом слове произошел сбой элемента пам ти. Поскольку на выходе 21 триггера 19 присутствует единичный сигнал, то на выходе элемента И 17 установитс  единичный сигнал , который, проход  через элемент ИЛИ 23, разрешит запись нулевого син .рома в регистре 12 (установит в нулевое состо ние  чейки регистра). таким образом, в регистре 12 хранитс  только признак (синдром) об отказавшем элементе пам ти в опрашиваемом слове.

Если в процессе последующих циклов распознаетс  не нулевой признак четного веса (причем в этом случае безразлично, откаа это или сбой элемента пам ти), то это интерпретируетс  как условие по влени  двойной сшибки. Если регистр 12 выдает на выход 25 единичный .сигнал, то блок 11 контрол  выдает на выход 15 нулевой сигнал, а на выход 14 - единичный сигнал. Тем самым триггер 19 останетс  в прежнем состо нии (нулевом состо нии ) , записи вычисленного синдро ма в регистр 12, перезаписи считываемого слова и стирани  хранимого признака не происходит. Одновременно при поступлении единичного сигнала с выхода 14 блока 11 регистр 12 выдает на выход 26 признак первоначального отказа. Этот признак, деиифриру сь дешифратором 27, производит коррекцию сигнала, считываемого с отказавшего элемента пам ти. Второй (последующий во времени) отказ или сбой в другом элементе пам ти опрашиваемого слова корректируетс  в блоке 8 сигналом с дешифратора 29. Признак (синдром), поступающий s дешифратор 29, вычисл етс  блоком 10, где происходит сложение по модулю два хранимого признака в регистре 12 с признаком двойной ошибки, вычисленной в блоке 7.

Если в процессе работы устройства по витс  одновременно двойна  ошибка , то .на выходе 36 прерьвани  по витс  сигнал/ указывающий на это. Сигнал на входе 20 управлени  сбрасывает и триггер 19 в нулевое состо ние при каждом обращении к устрой ству .

Таким образом, предлагаемое устройство выполн ет те же функции, что и известное, но более эффективно с точки зрени  числа исправл емых ошибок, поскольку в известном устройстве при первоначальном по влении сшибки не делаетс  распознавани : произошел отказ или сбой элемента пам ти. Так как веро тность первоначального сбо  элемента пам ти в слове намного превосходит отказ элемента пам ти, то при первоначальном по влении сбо  элемента пам ти признак (синдром) сбивигегос  элемента пам ти помещаетс  в регистр хранени  признаков. При последующих циклах записи информации в это же слово будет хранитьс  правильно, хот  в регистре хранени  признаков будет хранитьс  признак сбо  из предьщущих тактов работы устройства. Тем caNHM дл  правильно хранимого слова, не Имеющего ни одного отказавшего элемента пам ти, блоки коррекции могут исправить или один последующий отказ или один сбой в опрашиваемом слове, т.е. практически известное устройств при первона:чальном по влении ошибки из-за сбо  элемента пам ти может исправить только один отказ или один сбой элемента пам ти в последук цих тактах работы, как и положено коду с d k,

В предлагаемом же устройстве, поскольку при первоначальном по влении ошибки происходит распознавание ошибки , т.е. происходит отказ или сбой элемента пам ти благодар  повторной записи в накопитель скорректированного считываемого слова и повторного вычислени  синдрома, занесени  признака сшибки из-за сбо  элемента пам ти в регистр хранени  признаков не происходит. Благодар  этому в последующих циклах работы в предлагаемом устройстве при по влении ошибки из-за сбо  элемента пам ти происходи коррекци  ошибки, однакй признак вновь не заноситс  в регистр хранени  признаков, а при по влении ошибки из-за отказа элемента пам ти признак записываетс  дл  хранени  в регистр хранени  признаков и в последующем используетс  дл  нахождени  второго (третьего во времени) признака ошибки из-за отказа или сбо  элемента пам ти и исправлени  этой ошибки . В результате этого повышаетс  надежность запом11нающего устройства.

Фиг.1

--i

: /

J5

Щ

/

IS II Фиг.1

Claims (1)

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, одни информационные входы которого подключены к выходам шифратора, выходы накопителя подключены к одним входам первого блока коррекции ошибок и к входам первого блока вычисления синдрома, выход которого подключен к первому входу· второго блока вычисления синдрома, к первому входу блока контроля и к первому входу регистра, второй вход которого подключен к адресному входу накопителя и является адресным входом устройства, другие входы первого блока коррекции ошибок подключены к выходам первого дешифратора, входы которого подключены к выходам второго блока вычисления •синдрома, второй вход второго блока вычисления синдрома подключен к первому входу регистра и к входу второго дешифратора, выход которого подключен к первому входу второго блока коррекции ошибок, второй вход второго блока коррекции ошибок подключен к выходу первого блока коррекции ошибок, а выход второго блока коррекции ошибок является информационным входом устройства, третий вход и второй выход регистра подключены соответственно к первому выходу и второму входу блока контроля, второй выход которого является управляющим выходом устройства, отличающееся тем, что, с целью повышения надежности устройства, оно содержит элементы И, элемент ИЛИ, элемент НЕ, триггер и коммутатор,” § первый вход которого является информационным входом устройства, второй⁰ вход коммутатора подключен к выходу первого блока коррекции ошибок, выход коммутатора подключен к второму информационному входу накопителя и к входу шифратора, третий вход коммутатора подключен к третьему выходу :блока контроля, к входу элемента НЕ и к первым входам первого и второго элементов И, выходы которых подключе ны к входам элемента ИЛИ, выход элемента ИЛИ подключен к четвертому входу регистра, четвертый выход блока контроля подключен к вторым входам первого и второго элементов И, выход элемента НЕ подключен к первому входу триггера, выход которого •подключен к третьему входу второго элемента И, второй вход триггера является соответствующим управляющим входом устройства.

   SLL,,» 1014042

   I