SU1374286A1 - Запоминающее устройство с коррекцией ошибок - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в качестве основного запоми- накидего устройства в вычислительных системах. Целью изобретени   вл етс  повышение надежности устройства. Устройство содержит блок 1 пам ти, первый 3 и второй 23 коммутаторы, блок 3 кодировани , блок 7 элементов И-ШМ, первый 10 и второй 21 регистры , блок И декодировани , блок 12 коррекции, блок 15 обнаружени  ошибок , элемент ИЛИ 16, первый 17 и второй 18 дешифраторы и блок 27 управлени , В устройстве примен етс  сочетание кода БЧХ, исправл ющего двухкратные и обнаруживающего трехкратные ошибки, и временной избыточности, а именно метода двойного инвертировани , свод щегос  к поразр дному инвертированию слова, считанного из некоторой  чейки накопител , записи его в ту же  чейку, считыванию и инвертированию . 2 ил., 2 табл. (Л

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано в качестве основного запоминающего устройства в вычислительных системах.

Цель изобретени  - повышение надежности устройства.

13742862

где.Х - дизъюнкци  разр дов 1-10 синдрома S, Xj В , vB V . . . v В-.р , псшучаема  на выходе элемента ИЛИ 16; Х. - значение нулевого разр да В, синдрома; Xj - дизъюнкци  п ти стар- ншх разр дов bj кода, считываемого

из блока 15, X, V Ъ . - значение

из блока 15, X, V Ъ . - значение

:1

На фиг. 1 изображена структурна 

схема запоминающего устройства с кор- игнала на выходе дешифратора 17; оекпиеи mrmfimct н  Лиг. V - rnaih-fxf- ,.

Xg - ;изъюнкци  п ти младшшс разр дов В кода, считываемого из блока 15,

X,

V Ъ . - значение сигнала выi .-i i . .

хода дешифратора 18 (выходы дешифраторов инверсны; на возбужденном выходе дешифратора имеет место нулевой сигнал, на остальных - единичные сигрекцией ошибок; на фиг. 2 - граф-схема алгоритма работы блока управлени . Устройство содержит (фиг. 1) блок

Iпам ти, первый коммутатор 2, блок

3 кодировани . Вход блока 3  вл етс  t5 информационным входом 4 устройства. Первьш информационный вход 5 коммутатора 2 соединен с выходом блока 3, а выход 6 - с информационным входом блока 1 пам ти. Устройство также со- 20 налы), держит блок 7 элементов И-ИЛИ, имеющий информационный вход 8 и выход 9, На основании граф-схемы (см. первый регистр 10, блок 11 декодиро- Фиг. 2) построена структурна  табли- вани , блок 12 коррекции. Второй ин- Ца автомата (табл. 2), котора  содер- формационный вход 13 блока подключен 25 -жит двоичные коды состо ний R авто- к первому регистру 10. Выход 14 блока мата, логические услови  Х, U, выIIсоединен с входами блока 15 обна- ходные сигналы YJ. При этом условие

Х соответствует сигналу Запуск, поступающему на вход 28 блока 27 из 30 центрального устройства управлени , условие Х - режиму работы-(РР) - запись (0) ИЛИ чтение (1), поступающему на вход 29 блока 27 из центрального у стройства управлени  (на фиг. 1

ход 25, соединенный с третьим инфор- js показано), мационным входом 26 коммутатора 2, и В устройстве используетс  мод ифи- блок 27 управлени . Блок 27 имеет цированный код БЧХ (с дополнительной входы 28 - 33 и выходы 34-43. проверкой на четность всего слова).

Блок 27 управлени  цожет быть рва- исправл ющий двукратные ошибки. Поро- лизован в виде автомата Мили, граф- 40 матрица такого кода представл етс  в виде

G II EG k 11

ружени  ошибок и с входами элемента ИЛИ 16. Устройство также содержит первый 17 и второй 18 дешифраторы, одни из выходов которых обозначены на фиг. 1 позици ми 19 и 20, вторрй регистр 21, имеющий выход 22, второй коммутатор .23, имеющий вход 24 и высхема алгоритма работы которого приведена на фиг. 2. На ней прин ты

следующие обозначени : R, (i 0,7)- состо ние автомата; R - начальное

и имеет размерность k i: п, где k - кососто ние автомата; У, (j 1,11) - 45 ичество информационных разр дов; п- управл ющие сигналы, вьщаваемые ав- длина кодового слова (k п - 2 т);

m - целое положительное число, определ емое из соотношени  2 п; Е - единична  матрица размерности k х k; G - подматрица размерности k х (п - k - 1), строки которой представл ют собой остатки от делени  единицы с (к - 1) нул ми на порождающий полином кода; К - столбец, равный поэле- с, ментной сумме по модулю два столбцов 1 - п-1 матрицы EG , обеспечивает

томатом; X , (k Ii6) - логические услови  (входные сигналы автомата); Uj (l 1,5) - логические услови , завис щие от кратности и характера ошибок и определ емые в соответствии с табл. 1:

и, .XyXt,

U4 Х,Х, УЗ Х,Х,,,

и, XjXjX V X,X,XjX,

Us и. ,

50

контроль по четности всего слова.

Порождающую матрицу G неполного кода получают из соответствующей матиз блока 15, X, V Ъ . - значение

:1

дов В кода, считываемого из блока 15,

X,

V Ъ . - значение сигнала выi .-i i . .

налы), На основании граф-схемы (см. Фиг. 2) построена структурна  табли- Ца автомата (табл. 2), котора  содер- -жит двоичные коды состо ний R авто- мата, логические услови  Х, U, выхода дешифратора 18 (выходы дешифраторов инверсны; на возбужденном выходе дешифратора имеет место нулевой сигнал, на остальных - единичные сигналы ), На основании граф-схемы (см. Фиг. 2) построена структурна  табли- Ца автомата (табл. 2), котора  содер- -жит двоичные коды состо ний R авто- мата, логические услови  Х, U, выконтроль по четности всего слова.

Порождающую матрицу G неполного кода получают из соответствующей матрицы полного кода путем вычеркивани  лишних строк и столбцов. Например, дл  получени  порождающей матрицы не  е13742864

с  порождающа  матрица (26 16) кода БЧХ, а затем к полученной матрице присоединить справа столбец, элемен-

полного кода, позвол ющей кодировать .ты которого равны сумме по модулю

16-разр дные слоёа, необходимо в по-два элементов соответствующих строк

рождающей матрице полного (31, 21) -матрицы (26, 16) - кода БЧХ.

кода БЧХ (п - 1 31, К 21, m 5)

вычеркнуть 5 верхних строк и 5 левых Дп  (27, 16) - кода БЧХ порождаюстолбцов , в результате чего получит- матрица имеет следующий ввд

26...

1 000000000000000

G

1

1 о 1 о

00000000010 0000000000 i

j-  строка подматрицы G  вл етс  J-M остатком от делени  единицы с нул ми на полином

g(x) х + х + х« + х + + х + х + 1,

который  вл етс  порождакицим дл  рассматриваемого кода.

В соответствии с порождающей матрицей стро т блоки 3 и 11. Блок 15. может быть выполнен в виде ПЗУ.

Устройство работает следующим образом .

... 4 3 2 1 1101000100

0Г 1 О 1 О О О 1 О 0011010001 1111011100

01 1 1 1 о 1 i I о

0011110111 1111001111

1о о I о I о о 1 1

1010011 101

1о 1 I 1 I I о 1 о

о 1 о 1 1 I I 1 о I

1 100001010 01 10000101 1101110110

о 1 I о 1 1 I о I 1

I о 1 1 о 1 о о 1

0

5

Дп  инициализации устройства на вход,28 блока 27 подаетс  сигнал За пуск.

Устройство функционирует в одном из двух режимов: Запись или Чтение .

Наличие сигнала Запись (Х - 0) на входе 29 блока 27 определ ет режим записи. Подлежащее записи слово с входа 4 поступает в блок 3, где кодируетс  в соответствии с порождающей матрицей примен емого кода. По сигналу Y, I (выход 34 блока 27 и по сигналам YT (37) I (Выборка

кристалла) и Y. -(38) 0 (Запись) слово записываетс  в блок 1 пам ти. Поступление на вход 29 блока 27 сигнала Чтение (Х. 1) определ ет режим чтени . Блок 27 выдает с выходов 37 и 38 сигналы Y 1 и Y 1,

которые поступают на управл ющие входы блока 1. При этом на выходе 39 блока 27 сигнал Yj 0. В соответствии с этими сигналами считываемое из блока 1 слово поступает в регистр 10 и блоки 11 и 12. Результатом работы блока 11  вл етс  значение Б синдрома и разр да S В. Значение Вр поступает на вход 30 блока 27. Значение S поступает на вход блока 15, а также через элемент ШМ 16 - на вход 31 блока 27. Считанные по адресу S номера (их двоичш 1е значени ) искаженных разр дов.из блока 15 поступают на дешифраторы 17 и 18. При этом значени  сигналов на нулевых выходах дешифраторов 17 и 18 поступают на входы 33 и 32 блока 27 соответственно.

Если считанное слово не содержит ошибок, то по сигналу Yj. 1 с выхода 41 блока 27, поступающему на управл ющий вход коммутатора 23, содержимое блока 12 поступает на выход 25 устройства.

Если считанное слово содержит однократную ошибку в разр де Со, то по сигналу Yф 1 с выхода 42 блока 27 в блоке 12 производитс  коррекци  содержимого разр да С и информаци  по сигналу YS 1 (выход 41 блока 27 через коммутатор 23 поступает на выход 25. Если S 7 О, то считанный по адресу Б код (из блока 15), лева  Ъ и права  Ъ половины которого представл ют собой коды двух номеров искаженных разр дов, дешифрируетс  дешифраторами 17 и 18, вследствие чего в блоке 12 производитс  коррекци  двух разр дов считанного слова (или одного разр да), если одни из номеров Ь| или Ъ равен нулю.

Если в считанном слове имеетс  двукратна  ошибка или ошибка более высокой кратности, то по сигналу Y-, 1 (выход 40 блока 27) содержимое блока 12 запоминаетс  в регистре 21, а содержимое регистра 10, поступа  в коммутатор 2, по сигналу Yg 1 (выход 36 блока 27) инвертируетс  и записываетс  в блок 1 по тому же адресу , по которому производилось чте15

20

25

13742866

ние информации. Затем по сигналу Y 1 (выход 38 блока 27) производитс  чтение содержимого той же  чейки накопител , которое по сигналу Y 1 (выход 39 блока 27) инвертируетс  и поступает в регистр 10 и блоки 11 и 12. Вновь считанное слово корректируетс  по описанному выше алгоритму. (О Если вновь считанное слово не содержит ошибок или содержит однократную ошибку, то содержимое блока 12 видаетс  на выход 25, а также по сигналу YJ I (выход 35 блока 27), поступающему на соответствующий управл ющий вход коммутатора 2, записываетс  в блок пам ти с целыо восстановлени  информации в  чейке.

При наличии в слове двукратной ошибки на выход 25 вьщаетс  содержимое регистра 21, которое поступает через коммутатор 23 по сигналу Y:,, 1 с выхода 43 блока 27. Если вновь считанное слово содержит ошибку кратности три и более (И О то в первом цикле чтени  информации из накопител  оно содержало двукратную ошибку (Uj 1), то информаци  на вход 25 также выдаетс  из регистра 21. Следует заметить, что во втором цикле чтени  при выдаче информации из блока 12 шш регистра 21 производйт-г с  восстановление содержимого  чейки блока I пам ти.

Если ив первом и во втором циклах чтени  слово содержит ошибку кратности три и более (U4 О то блок 27 выдает на выход 44 сигнал Ошибка. Кроме того, если в процессе декодировани  информации на входы 30-33 блока 27 поступает код отсутствующий в табл. 1 (при этом выполн етс  логическое условие Uy 1), то независимо от цикла чтени  информации (первой или второй) на выход 45 блока 27 выдаетс  сигнал Неисправность декодера.

Claims (1)

1. Формула изобретени 

   Запоминающее устройство с коррекцией ошибок, содержащее блок пам ти, блок кодировани , блок декодировани , первый и второй регистры, блок обнаружени  ошибок, блок коррекции, зле- . мент ИЛИ и блок управлени , причем вход блока кодировани   вл етс  информационным входом устройства, адресным входом которого  вл етс  ад-

   30

   35

   40

   45

   50

   55

   ресный вход блока пам ти, выход блока коррекции подключен к информационному входу второго регистра, управл ющий вход которого соединен с первым выходом блока управлени , вход запуска блока управлени   вл етс  входом обращени  устройства, вход управлени  режимом блока управлени   вл етс  входом чтени -записи устройства вход анализа нулевого разр да синдрома блока управлени  подключен к выходу блока декодирова- :ни , вход анализа разр дов синдрома с.первого по дес тый блока управле- ки  соединен.с выходом элемента ИЛИ, выходы элемента ИЛИ и входы блока обнаружени  ошибок соединены поразр дно и подключены к группе выходов блока декодировани , второй и третий выходы блока управлени  соединены соответственно с входом выборки и входом чтени -записи блока пам ти, отличающеес  тем, что, с цепью повышени  надежности устрой- ства, в него введены и второй коммутаторы, блок элементов И-ИШ, первый и второй дешифрато ш ошибок, причем первый, второй и третий информационные входы первого коммутато- ра подключены соответственно к выходу блока кодировани , выходу первого регистра и выходу второго кс«ммутато- ра, выход первого коммутатора подклнг чен к информационному входу блока па- м ти, информационные входы второго коммутатора соединены соответственно с выходом блока коррекции и выходом второго регистра, выход второго комI О

   1 1

   О

   1

   1 о

   о о

   1 о

   1 о

   1 о

   1

   Ошибок нет

   Однократна  ошибка

   Ошибка в контрольном разр де Ср

   Остальные комбинации

   Двукратна  ошибка

   О Трехкратна  ошибка (или обнаруживаема  ошибка кратности 5,7,9,...)

   1

   О Обнаруживаема  ошибка кратности 4,6,8,...

   jIeHcnpaBHOCTb декодера

   мутатора  вл етс  информационным вы- ходом устройства, информационные входы блока элементов И-ИЛИ подключены к выходам блока пам ти, выходы блока элементов И-ИЛИ соединены с входами первого регистра и входами блока декодировани , выходы блока обнаружени  ошибок подключены к входам соответствующих дешифраторов ошибок, первый вход признака ошибки блока управлени  подключен к первому выходу первого дешифратора,ошибок, второй вход признака ошибки блока управлени  соединен с первым выходом второго дешифратора ошибок, информационные входы блока коррекции подключены соответственно к вторым выходам дешифраторов ошибок и выходам блока элементов И-ВДШ, четвертый, п тый и шестой выходы блока управлени  соединены соответственно с первым, вторым и третьим управл ющими входами первого коммутатора, седьмой выход блока управлени  подключен к управл ющему бходу блока элементов , восьмой и дев тый выходы блока управлени  соединены соответственно с первым управл ющим входом второго коммутатора и управл кшщм входом бло- ка коррекции, дес тый выход блока управлени  подключен к второму управл ющему входу второго коммутатора, одиннадцатый и двенадцатый выходы блока управлени   вл ютс  соответственно выходом Неисправима  ошибка и выходом Ошибка декодировани  устрой ства.

   Таблица I

   . Ш,

   и. и.

   4

   LlL

   000

   001

   R,

   Rf R, R

   R

   101

   III

   too on

   R«.

   «0

   R, .Ri

   R. R«

   R#

   R.

   RI R

   Э ачвпн Yj(i 1 « П) соответствует следующим сигналам блока 27s

   Y(выход 37 влока 27) - выборка кристалла;

   1(38) - чтеи в (Y, « 1) /запись {Y, « о) ииформации нз блока I

   7i(34) офохощ ение иаформации с блока 3;

   74(2) г ксррвхт  нулевого разр да считываемого слова

   Y,(41) прохоовдвк в ивфсфмащш  а шину 25 дашшх с блока 12 {

   X,(36) - прою тю м в ф011мац8и с регкстра 10;

   (40) о atHbM мпа  а регистр 21;

   V,(39) - т едт11р9йАи « вчипшв0(Ы1 иифоршции из блока 1 гам тк;

   I,(35) « п шсакдешм ак юрмашп с выхода коммггатора 23;

   YK(44) шпат е гаала ОавЮк  ;

   информации иа «вшу 25 с даииых регистра 211

   Yitv4Sf - B«new ешчпмв Нвйсврммость дажодвра.

   Таблица 2

   X,

   x,x, x,x, u,

   j

   uV y

   I I

   I

   u.

   u,

   Ul

   I

   Y,. Yj

   Y,. Y

   « 4

   y,. Y(. Y, Y,,. n

   n

   t. Y,. Y,

   5f,.VY« YH

   Y,.Y,,Y

   V,

   ,.5,

   «

   С Конец )

   I KlW I

   Уп (ff I

   yiimffsi Ую1ЧЗ)

   Фиг, 2