SU631994A1 - Запоминающее устройство - Google Patents

Запоминающее устройство

Info

Publication number
SU631994A1
SU631994A1 SU762323033A SU2323033A SU631994A1 SU 631994 A1 SU631994 A1 SU 631994A1 SU 762323033 A SU762323033 A SU 762323033A SU 2323033 A SU2323033 A SU 2323033A SU 631994 A1 SU631994 A1 SU 631994A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
unit
control unit
code
register
Prior art date
Application number
SU762323033A
Other languages
English (en)
Inventor
Владислав Витольдович Богданов
Валерий Александрович Кикин
Татьяна Владимировна Левина
Original Assignee
Войсковая часть 60130
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая часть 60130 filed Critical Войсковая часть 60130
Priority to SU762323033A priority Critical patent/SU631994A1/ru
Application granted granted Critical
Publication of SU631994A1 publication Critical patent/SU631994A1/ru

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Description

1
Изобретение относитс  к области В1 числительной техники и может быть использовано как запоминающее устройство (ЗУ) в ЦВМ при повышенных требовани х к достоверности вычислений.
Известно устройство, обеспечивающее исправление ошибок при обнаружении ошибок по контролю на честность, за счет повторных цик{1ов записи и считьгеани  информации ij .
Недостатком этого устройства  вл етс  то, что при возникновении ошибки или сбо  более, чем в оаном разр ае, невозможна вьщача достоверной инфорьмации .
.Наиболее близким из известных устройств по технической сущности к изобретению  вл етс  ЗУ, содержащее оперативный накопитель, подключенный через блок воспроизвацени  к регистру числа, блок контрол  достоверности информации соединенный с блоком управлени , регистр числа на триггерах со счетными входами, к которым подключен выход
блока контрол  достоверности информации 2 .
Недостатком его  вл етс  то, что возможны Случаи выдачи информации с необнаружеииыми и нескорректированными ошибками.
Целью изобретени   вл етс  повышение надежности устройства.
Дл  цостиженн  поставленной цели прецлагаетс  устройство, в которое введены второй регистр числа, вход которого соединен с выходом блока считывани , и блок сравнени ; вход которого подк к чен к одному выходу первого регистра числа. Выход второго регистра числа подключен ко входу блока выдачи кЪдов,. Второй регистр числа и блок сравнени  св заны с блоком управлени .
На чертеже дана структурна  схема предложенного устройства.

Claims (2)

  1. Оно содержит блок управлени  1, блок контрол  2, блок записи 3, накопитель 4, блок считьгеани  5, первый регистр числа 6, второй регистр числа 7, 6 8 и блок сравнв«. блок выдачи ни  9о Устройство работает следующим образом . При выполнении режима чтени  на управл ющий вход блока считывани  5 с выхода 12 блока управлени  1 подаетс  сигнал разрешени  считывани , и информаци  выдаетс  на вход регистра числа 6, откуца поступает в блок контрол  2. Если в процессе чтени  ошибки не возникают , то блок контрол  подает сигнал на вход блока управлени , и с выхода 14 блока управлени  1 подаетс  разрешающий сигнал на блок выдачи кодов 8, откуда число поступает на выход 13 уст ройства, и далее в числовую магистраль « через блок записи 3 в накопитель 4 д регенерации. Если в процессе чтени  воз нйкла ошибка, то по сигналу о недостоверности информации, возникающему на выхода блока контрол  2 в результате проверки на четность, блок управлени  1 переводитс  в режим коррекции, при этом на его выходе 14 сигнал разрешени  выдачи коде не по вл етс . В режвм9 коррекции по сигналу, пода ваемому с выхода блока управлени , код с  нвйрсного выхода регвотра числа 6 подаетс  на вход блока записи 3 и записываетсг в накопитель 4. С выхода 10 блока управлени  поступает сигнал разрешени  считывани  информации, и вновь запнеаннь5Й н считанный код поступает в регистры числа 6 и 7. В регистре числа 6 осуществл етс  сложение но модулю два записанного пр  мого кода с вновь считанным инвертврованным и по управл ющему сигналу с выхода 11 блока ущ авлеии  полученна  сумма поступает в блок сравненва 9 с инверсного выкоцв регистра 6. Если число единиц в полученной после инвертир1 ваниа сумме 1, то блок сравнени  подает сигнал на вход блока управлени . С выхода 12 блока управлени  поступает сигнал на вход бдока выдачи кодов 8, куда одновременно подаетс  с инверсного выхода регистра 7 восстановленный код, который выдаетс  в числовую магистраль Кроме того, восстановленный код поступ ет в блок записи 3 на регенерацию. Если при подсчёте в блоке сравнени  9 число единиц в полученной после инвертировани  сумме не равно 1, то блок сравнени  9 подает сигнал в блок управлени  о невозможности коррекции. Блок управлени  не дает сигнал разрешени  вь 44 дачи и код из блока выдачи в числовую магистраль не подаетс . По шине 14 сиг-нал о невозможности коррекции подаетс  во внешние цепи. Цепи приема информации, записываемой в ЗУ, и блок выбора адреса на черте же не показаны. Работу ЗУ можно проиллюстрировать следующим примером. Пусть в ЗУ запи сан код 0110101. Младшие разр ды расположены слева, седьмой разр ц-контрольный , п тый разр д неисправен, и при считьтании в п том разр де посто нно читаетс  О, При выборке кода из ЗУ будет получен код OllOOOl, который не проходит контроль на чётность,, Выбранный код инвертируют /1001110/, записывают в ЗУ и вторично выбирают из накопител  4. При вторичной выборке из накопител  оп ть по п тому разр ду считалс  О, и допустим, за счет случайного сбо  неправильно считалась; информаци  по третьему и четвертому разр дам, т,е. был выбран код 1010О1О, В ЗУ, вз том за прототип, выбранный код после инвертировани  (О101101) проходит контроль на четность и выдаетс  во внешние цепи, В то же врем  он сугличаетс  от слова, которое было первоначально записано в ЗУ /0110101/ и, следовательно код, выданный во внешние цепи, скорректирован неправильно, В предлагаемом ЗУ переп выдачей во внешние цепи проводитс  суммирование по модулю два ошибочного слова, хран щегос  в регистре числа 6 (0110001), и вторично считанного кода {101О010), Результат суммировани  инвертировани  будет OOlllOO , так как число еднвиа в сумме не равно 1 , результат коррекции считаетс  неверным и скорректированное слово во внешние цепи не выдаетс . Во внешние цепи выдаетс  сигнал о невозможности коррекции. Предлагаемое ЗУ по сравнению с известными обеспечивает повышение доотоверности информации при считывании, что повышает его надежность. Формула изобретени  Запоминающее устройство, содержащее последовательно соединенные блок записи, накопитель, блок считывани , первый регистр числа и блок выдача кодов, выход которого соединен с выходом устройства и первым входом блока записи, второй вход блока записи соединен с одним из выходов первого регистра числа, другой 563 выход которого через блок контрол  соец пек с блоком управлени , св эаннь м с блоком записи, блоком считывани  и блоком выдачи кодов, отличающеес  тем, что, с целью повышени  надежности устройства, в него введены вто рой регистр числа, вход которого соединен с выходом блока считывани , и блою сравнени , вход которого поцключен к одному выходу первого регистра числа}Ш 946 выход BTopoio регистра число поп ключом ко входу блока выдачи кодов; второй регистр числа и блок сравнени  св заны с блоком управлени . Источники информации, прин тые во внимание при экспертизе: 1.Патент Японии № 49-30379, кл. 97(7) С О1, 1974.
  2. 2.Авторское свидетельство СССР NO 333605, кл. q 11 С 29ГОО, 1970.
SU762323033A 1976-02-11 1976-02-11 Запоминающее устройство SU631994A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762323033A SU631994A1 (ru) 1976-02-11 1976-02-11 Запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762323033A SU631994A1 (ru) 1976-02-11 1976-02-11 Запоминающее устройство

Publications (1)

Publication Number Publication Date
SU631994A1 true SU631994A1 (ru) 1978-11-05

Family

ID=20648431

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762323033A SU631994A1 (ru) 1976-02-11 1976-02-11 Запоминающее устройство

Country Status (1)

Country Link
SU (1) SU631994A1 (ru)

Similar Documents

Publication Publication Date Title
EP0041999A4 (en) SYSTEM AND METHOD FOR SELF-CORRECTING STORAGE.
SU631994A1 (ru) Запоминающее устройство
SU368605A1 (ru) Цифровое вычислительное устройство
SU555438A1 (ru) Ассоциативное запоминающее устройство
SU410461A1 (ru)
SU1034070A1 (ru) Запоминающее устройство с обнаружением ошибок
SU940160A1 (ru) Устройство дл контрол и коррекции информации
SU368647A1 (ru) Запоминающее устройство
SU970480A1 (ru) Запоминающее устройство с самоконтролем
SU868844A1 (ru) Запоминающее устройство с контролем
SU1065888A1 (ru) Буферное запоминающее устройство
SU1075312A1 (ru) Запоминающее устройство с коррекцией ошибок
SU470867A1 (ru) Устройство дл контрол накопител
SU855730A1 (ru) Запоминающее устройство с самоконтролем
SU942160A2 (ru) Запоминающее устройство с коррекцией ошибок
SU1547035A1 (ru) Запоминающее устройство
SU329578A1 (ru) Магнитное запоминающее устройство
SU1014042A1 (ru) Запоминающее устройство
SU452860A1 (ru) Запоминающее устройство с автономным контролем
SU1203364A1 (ru) Оперативное запоминающее устройство с коррекцией информации
SU1483494A2 (ru) Запоминающее устройство с обнаружением ошибок
SU1161994A1 (ru) Запоминающее устройство с автономным контролем
SU1104588A1 (ru) Запоминающее устройство с самоконтролем
SU746744A1 (ru) Запоминающее устройство с самоконтролем
SU370650A1 (ru) Оперативное запоминающее устройство с блокировкой неисправных запоминающих