to входам блоков контрол четности по строкам и блоков контрол четности по столбцам, а также блок управлени , введены генератор сигналов сравнени , элемент И, элемент ИЛИ, счетчик чис15 ла коррекций, блок оценки верности приема символов, И последовательно соединенныхрегистров модулей оценок верности приема символов, а также и 20 блоков сравнени и ц блоков разрешени смены знака, к первым входам которых подключены выходы соответствующих блоков сравнени , к первым входам которых подключены выходы соответст398 вующих регистров модулей оценок верности приема символов, а к вторым входам блоков сравнени подключен выход генератора сигналов сравнени , при этом выходы блоков контрол четности по строкам и блоков контрол четности по столбцам подключены к входам элемента И и к соответствующим входам блоков разрешени смены знака, выходы которых подключены к вторым входам соответствующих изменени знаков ошибочно прин тых символов и к входам элемента ИЛИ, выход которого подключен непосредственно и через счетчик числа коррекций к первому и второму входам блока управлени , к третьему входу которого подключен выход элемента И, а выход блока управлени подключен к входу генератора сигналов сравнени , причем выходы блока оценки верности приема символов подключены к входам первого регистра знаков прин тых символов и первого регистра модулей оценок верности приема символов . На чертеже представлена структурна схема декодера итеративного кода. Декодер содержит блок 1 оценки верности приема символов, регистры 2 зна ков прин тых символов, регистры 3 модулей оценок верности приема символов элемент И i, блок 5 управлени , элемент ИЛИ 6, счетчик 7 числа .коррекций блоки 8 сравнени , блоки 9 разрешени смены знака, блоки 10 изменени знаков ошибочно прин тых символов, генератор 11 сигналов сравнени , блоки 12 контрол четности по строкам, блоки 13 контрол четности по столбцам. Декодер работает следующим образом Выходные -сигналы с блока 1 оценки верности приема символов, выражающего оценку верности приема, например, в форме логарифма отношени апостериорных веро тностей передачи единичного и нулевого символов, поступают на входы последовательно соединенных регистров 2 знаков прин тых симво лов и входы последовательно соединенных регистров 3 модулей оценок верности приема символов. Первый цикл декодировани начинаетс после заполнени регистров 2 и 3 оценками верности приема с 1мволов сообщени , общее чисЕло которых равно , где L - число столбцов, а М - число строк матрицы, образующей один блок прин тых символов итеративного кода с проверками на четность по строкам и.столбцам. 9 Блоки 12 и 13 контрол четности по строкам и столбцам вычисл ют контрольную сумму по модулю 2 дл соответствующих знаков символов. Мх выходные сигналы поступают на входы логического элемента И i. В случае совпадени всех проверок на четность на выходе элемента И 4 обре1зуетс единичный сигнал, поступающий на вход блока 5 управлени , который в этом случае генерирует на свой внешний выход сигнал Декодировано, по которому получатель информации считывает прин тую информацию с выхода блоков 10 изменени знаков ошибочно прин тых символов, сохран ющих при этом свое исходное положение, т. е. символы с них выдаютс Дез,изменени знаков. В случае, если проверки на четность выполн ютс не по всем строкам и столбцам , с выхода логического элемента И 4 на вход блока 5 управлени поступает нулевой сигнал, по которому блок 5 управлени выдает команду запуска генератора 11 сигнала сравнени , с выхода которого на входы блоков 8 сравнени начинает поступать ли .нейно возрастающий сигнал. На вторых входах блоков 8 сравнени посто нно присутствуют сигналы, равные модул м оценок верности приема символов, поступающие с выходов соответствующих регистров 3 модулей оценок верности приема символов. В момент равенства сигналов на входах блока 8 сравнени на его выходе возникает единичный сигнал, который поступает на вход соответствующего блока 9 разрешени смены знака. В случае, если на два других входа этого блока 9 разрешени смены знака в этот момент времени поступают нулевые сигналы с соответствующих блоков 12 и проверки четности по строкам и столбцам, что означает невыполнение проверок четности в данных строке и столбце, блок 9 разрешени смены знака формирует сигнал разрешени смены знака, который поступает на соответствующий блок 10 изменени знаков ошибочно прин тых символов . Блок 10 изменени знаков ошибочно прин тых символов начинает выдавать на свой выход знак, противоположный знаку, поступающему на него с выходасоответствующего регистра 2 знаков прин тых символов. В случае, если на входах блока 9 разрешени смены знака отсутствует хот бы один нулевой сигнал, сигнал на выходах бло 598 ка 9 разрешени смены знака не формируетс . При этом цикл сравнени вблоках 8 сравнени будет продолжатьс , Такой режим декодера будет существовать до тех пор, пока на входе блока 9 разрешени смены знака, имеющего сигналы несовпадени четности по строке и столбцу, не по витс сигнал равенства оценки верности приема соответствующего символа и текущего значени сигнала сравнени . Тогда на выходе данного блока 9 разрешени смены знака по витс сигнал, разрешающий изменение знака символа соответствующим блоком 10 изменени знаков ошибоч но прин тых символов, Таким образом, будет произведено изменение знака символа, сто щего на пересечении строки и с несовпадающими проверками и имеющего самый низкий модуль оценки верности приема. При этом с веро тностью,близкой к единице, будет изменен знак одного из символов прин тых с ошибкой. Сигналы . разрешени на смену/знака со всех бло9 ков 9 разрешени смены знака поступают на входы элемента ИЛИ 6, с выхода которого они передаютс одновременно на входы счетчика 7 числа коррекций и вход блока 5 управлени , который при по влении сигнала смены знака снимает команду пуска генератора 11 сигналов сравнени , и последний возвращаетс в исходное положение. В случае, если после очередного изменени знака символа не будет до-: стигнуто выполнение проверок четности по всем строкам и столбцам, начнетс следующий цикл коррекции. Окончание работы декодера происходит в случае совпадени всех проверок по строкам и столбцам или же в случае проведени заданного числациклов кор рекции, зафиксированных счетчиком 7 числа коррекций. Требуемое число циклов коррекции определ етс наиболее веро тным числом ошибок в принимаемом в блоке символов. Например, при двойных или тройных ошибках целесообразно принимать четыре или шесть циклов коррекции . Таким образом, предлагаемый декодер итеративного кода позвол ет полнее использовать корректирующие свойства итеративного кода за счет применени в процедуре коррекции нар ду .с априорными сведени ми об алгебраической структуре кода дополнительной апостериорной информации об оценках вер96 ности приема символов, что позвол ет корректировать многократные ошибки, обнаруживаемые кодом. Это в конечном итоге ведет к уменьшению числа ошибок в прин тых сообщени х без затрат дополнительной энергии на передачу . , Формула изобретени Декодер итеративного кода., содержащий и последовательно соединенных регистров знаков прин тых символов. блоков изменени знаков ошибочно прин тых символов, к первым входам ко торых подключены выходы соответствуйщих регистров знаков прин тых символов , а выходы блоков изменени знаков ошибочно прин тых символов подключены « входам блоков контрол четности по строкам и блоков контрол четности по столбцам, а также блок упрг-звлени , о т л и чающийс тем, что, с целью повышени достоверности декодируемои информации, в него введены ге-. нератор сигналов сравнени , элемент И, элемент ИЛИ, счетчик числа коррекций , блок оценки верности приема символов , у последовательно соединенных регистров модулей оценок верности приема символов, а также И блоков сравнени и И блоков разрешени смены знака , к первым входам которых подключены выходы соответствующих блоков сравнени , к первым входам которых подключены выходы соответствующих регистров модулей оценок верности приема символов , а к вторым входам блоков сравнени подключен выход генератора сигналов сравнени , при этом выходы блоков контрол четности по строкам и блоков контрол четности по столбцам подключены к входам элемента И и к соответствующим входам блоков разрешени смены знака, выходы которых подключены к вторым входам соответствующих блоков изменени знаков ошибочно прин тых символов и к входам элемента ИЛИ, выход которого подключен непосредственно и через счетчик числа коррекций к первому и второму входам блока управлени , к третьему которого подключен выход элемента И, а выход блока управлени подключен к входу генератора сигналов сравнени , причем выходы блока оценки верности приема символов подключены к входам первого регистра знаков прин тых симво79859598
лов и первого регистра модулей оценок 1. Березюк Н.Т. и др. Кодирование верности приема символов.информации (двоичные коды). Харьков,
Источники информации, , Вища школа, 1978, с. (проприн тые во внимание при экспертизе тотип).