SU1005059A1 - Мажоритарное декодирующее устройство - Google Patents
Мажоритарное декодирующее устройство Download PDFInfo
- Publication number
- SU1005059A1 SU1005059A1 SU813250757A SU3250757A SU1005059A1 SU 1005059 A1 SU1005059 A1 SU 1005059A1 SU 813250757 A SU813250757 A SU 813250757A SU 3250757 A SU3250757 A SU 3250757A SU 1005059 A1 SU1005059 A1 SU 1005059A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- key
- counter
- syndrome
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Description
Изобретение относитс к импульсной технике и может быть использовано в аппаратуре передачи данных. . Известно устройство дл мажоритарного декодировани , содержащее регистр сдвига/ выходы.соответствующих разр дов которого соединены через сумматоры по mod 2 с входами первого мажоритарного элемента и через вторые сумматоры :ПО mod 2 с соответствующими входами второго мажоритарного элемента, выход первого мажоритарного элемента через второй регистр соединен свходами вторых сумматоров по mod 2 fl .
Недостаток устройства - сложность реализации.
Наиболее близким к изобретению вл етс устройство дл мажоритарного декодировани циклических кодов , содержащее последовательно соединенные первый элемент ИЛИ, регистр сдвига, блок сумматоров, мажоритарный элемент, первый ключ, элемент НЕ-И, счетчик исправлений и второй элемент ИЛИ, а также счетчик сдвига, второй ключ и последовательно соединенные сумматор, вычислитель синдрома и блок определени веса синдрома , выход которого подключен к входу второго элемента ИЛИ, при этом выходы счетчика сдвига подключе ны соответственно к вторым входам первого ключа и второго ключа, первый выход которого объединен с первым входом сумматора, к второму входу которого , а также к соответствуницим входам вычислител синдрома подключен выход вычислител синдрома, при10 чем соответствующий выход регистра сдвига подключен к входу первого элемента ИЛИ, к соответствующему входу мажорит4с ного элемента и к вторс у входу элемента НЕ-И 2.
15
Недостаток известного устройства заключаетс в малой достоверности декодировани из-за невозможности полностью реализовать кодовое рассто ние dg 2to+l циклического кода путем ис20 правлени всех ошибок кратностью доТд.
Цель изобретени - повышение правильности декодировани за счет увеличени кратности исправл емых ошибок .
25
Поставленна цель достигаетс тем, что в мажоритарное декодирующее устройство , содержащее первни элемент ИЛИ, выход .которого соединен с входом регистра сдвига, разр дные выходы
Claims (2)
- 30 которого соединены через блок сумматоров с входами мажоритарного элеме та, выход последнего разр да соедин с вторым входом первого элемента ИЛ и входом элемента НЕ-И, выход которого через счетчик исправлений соединен с входом второго элемента ИЛИ и с управл ющим входом первого ключа , выход которого соединен с входо второго ключа и через первый сумма ,тор - с входом вычислител синдрома общий выход которого соединен с его входами суммировани и с вторым вхо дом первого сумматора, а потенциона ные выходы через определитель веса синдрома - с вторым входом второго элемента ИЛИ и с управл ющим входом третьего ключа, вход которого соединен с выходом второго ключа, и счетчик сдвигов, выходы которого соединены с управл ющими входами второго и чеЧгвертого ключей, вход последнего соединен с выходом мажоритарного элемента, введены дешифратор, элемент пам ти, второй cyiviMaTop и п тый ключ, при этом входы дешифратора соединены с разр дными выходами блока сумматоров и с выходом послед него разр да регистра сдвига, а выход соединен с первым входом второго сумматора, второй вход которог соединен с выходом четвертого ключа а выход - с входом первого ключа и вторым входом элемента НЕ-И, третий выход счетчика сдвигов соединен с управл ющим входом п того ключа, вы ход которого сбединен с вторьйл входом элемента пам ти, выход которого соединен с вторыми входами дешифратора и счетчика исправлений, выход второго .элемента ИЛИ соединен с вхо дами элемента пам ти, п того ключа и С дополнительными входами определител веса синдрома, вычислител сидрома и счетчика исправлений. На чертеже представлена структур на блок-схема мажоритарного декодируЪщего устройства. Устройство содержит первый элемен ИЛИ 1 регистр 2 сдвига, блок сумматоров 3, мажоритарный элемент 4, пер вый ключ 5, первый суммаIop 6, элемент НЕ-И 7, второй ключ 8, счетчик 9 исправлений, счетчик 10 сдвигов, третий ключ 11, второй элемент ИЛИ 1 второй сумматор 13, вычислитель 14 синдрома, четвертый ключ 15, п тый. ключ 16, определитель 17 веса синдрома , элемент 18 пам ти, дешифратор 19, вход 20 устройства, выходы 21 и 22 устройства Принцип работы устройства заключа етс в следующем. Во всех случа х, когда BNjecTO 2tQ+l необходимых проверочных соотно шений удаетс наЙти только 2to-l -таких соотношений, ошибки кратности to в прототипе не исправл ютс , причем ошибочное решение выноситс мажоритарньм элементом всегда со счетом .tp:(t(,-l). Это обсто тельство используетс дл исправлени ошибок кратностью tg в предлагаемом устройстве . Существо заключаетс в том, что если действительное число ошибок составл ет или меньше, то они правильно исправл ютс декодером, поскольку дл этого достаточно 2to1 проверочных соотношений. Вели же число ошибок составл ет t, и декодирование производитс неверно, то при повторном декодировании можно вы вить соотношение входов to:(tg-1 ) и в этих случа х произвести инвертирование выхода мажоритарного элемента, поскольку известно, что в эти моменты он принимает неверное решение. Тем самым исправл ютс ошибки кратности tft. Устройство работает следующим образом . Прин та последовательность с входа 20 через элемент ИЛИ 1 поступает на вход регистра 2 сдвига и в течение п тактов записываетс в него. В процессе записи ключи 5 и 15 закрыты и сигналов не пропускают. Момент окончани записи фиксируетс счетчиком 10 сдвигов, который подает разрешающий сигнал на вход ключа 5. I В течение следующих п тактов происходит мажоритарное декодирование этой последовательности: при каждом сдвиге в регистре 2 сдвига мажоритарный элемент 4 выносит решение о значении символа, наход щегос в крайней правой чейке регистра 2 сдвига, и результат решени записывает через ключ 5 и сумматор б, ключ 8 и сумматор 13 в вычислитель 14 синдрома. При этом дешифратор 19 не работает и никаких сигналов на сумматор б не подает, поскольку на него не подан разрешающий сигнал с элемента 18 пам ти. Одновременно сигналы с выхода регистра 2 сдвига и с выхода сумматора б поступают на элемент НЕ-И 7, который выдает на вход счетчика 9 исправлений сигнал каждый раз, когда сигналы на его входах не совпадают , т.е. когда мажоритарный элемент 4 произвел исправление в символе. Таким образом, после окончани п тактов декодировани в регистре 2 сдвига оказываетс записанной вновь исходна последовательность, в счетчике 9 исправлений хранитс число произбеденных исправлений, а в определителе 17 веса синдрома - вес синдрома продекодированной последовательности . Если число исправлений меньше t и вес синдрома равен О, это означает, что продекодированную последовательность можно выдавать потребителю В течение следуницик п тактов вновь происходит процесс декодировани и с каждым тактом декодированна информаци через ключ 5, сумматор б и открытые ключи 8,15 и 16 поступает выход 22. Если либо число исправлений боль ше t, либо вес синдрома больше О, сигнал об этом через элемент ИЛИ 12 поступает на вход элемента 18 пам ти (например, триггер) и переводит его в единичное состо ние.. Одновременно этим сигналом обнул етс счетчик 9 исправлений, опред литель 17 веса синдрома и вычислитель 14 синдрома. Через ключ 11 это сигнал не проходит, поскольку на не го не подан разрешающий сигнал со счетчика 10 сдвигов. Сигнал с элемента 18 пам ти разрешает работу де шифратора 19 и мен ет порог в счетчике 9 с t на t, т.е. сигнал на выходе счетчика 9 теперь по вл етс только если число исправлений не равно Сд (поскольку не было возможности декодировать прин тую последо вательность в предположении, что чис ло ошибок меньше tof теперь производитс попытка это сделать, предполага , что их число точно равно to). Повторный процесс декодировани прои водитс аналогичным образом, однако теперь элемент 18 пам ти своим сигналом разрешает работу дешифратора 19, который вы вл ет все те моменты когда решение в мажоритарном элемент 4 принимаетс при соотношении входов tQ (tQ-l ) и при каждом таком случае подает сигнал на сумматор 6, мен знак решени на обратный. ; Вновь производитс процесс декодировани уже с использованием сигналов деаифратора 19. Если число исправлений не больше to и вес синдрома не больше О, ключи 8 и 16 откры ты и в течение следующих п тактов при повторном процессе декодировани информаци выдаетс потребителю Затем сигналом со счетчика 10 сдвигов элемент 18 пам ти обнул етс . Если же число исправлений больше tg или вес синдрома больше О, сигнал с элемента ИЛИ 12 через открытый к этому моменту ключ 11 поступает на выход 21 в виде сигнала об обнаружении ошибки, одновременно обнул элемент 18 пам ти. Таким образом, мажоритарное декодирующее устройство позвол ет повысить достоверность принимаемой информации путем увеличени на 1 максимальной кратности исправлени ошибок. Формула изобретени Мажоритарное декодирующее устройство , содержащее первый элемент ИЛИ, выход, которого соединен с входом регистра сдвига, разр дные выходы которого соединены через блок сумматоров с входами мажоритарного элемента , выход последнего разр да соединен с вторым входом первого элемента ИЛИ и входом элемента НЕ-И, выход которого через счетчик исправлений соединен с входом второго элемента ИЛИ и с управл ющим входом первого ключа, выход которого соединен с входом второго ключа и через первый сумматор - с входом вычитател синдрома , общий выход которого соединен с его входами суммировани и вторым входом первого сумматора, а потенциональные выходы через определитель веса синдрома - с вторым входом второго элемента ИЛИ и с управл ющим входом третьего ключа, вход которого соединен- с выходом второго ключа, и счетчик сдвигов, выходы которого соединены с управл кицими входами второго и четвертого ключей, вход последнего из которых соединен с выходом мажоритарного элемента, отличающеес тем, что, с целью повьЕиени правильности декодировани за счет увеличени кратности исправл емых ошибок, в него вве1цены дешифратор, элемент пам ти, вто- рой сумматор и п тый ключ, при этом входы дешифратора соединены с разр дными выходами блока сумматоров и с входом последнего разр да регистра сдвига, а выход соединен с первым входом второго сумматора, второй вход которого соединен с выходом четвертого ключа, а выход - с входом первого ключа и с вторым входом элемента НЕ-И, третий выход счетчика сдвигов соединен с управл клцим входом п того ключа, выход которого соединен с вторым входом элемента пам ти, выход которого соединен с вторыми вхоДс1ми даиифратора и счетчика исправлений , выход второго элемента ИЛИ соединен входами элемента пам ти, п того ключа и с дополнительными входами определени веса синдрома, вычислител синдрома и счетчика исправлений . Источники информации, прин тые во внимание при экспертизе 1.Колесник В.Д., Мирончиков В.Т. Декодирование циклических кодов. М., Св зь., 1965.
- 2.Декодирование двоичных групповых кодов , перспективных дл информационных каналов современных радиотехнических систем. Обзор, вып. 41, 1967, МРП (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813250757A SU1005059A1 (ru) | 1981-02-12 | 1981-02-12 | Мажоритарное декодирующее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813250757A SU1005059A1 (ru) | 1981-02-12 | 1981-02-12 | Мажоритарное декодирующее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1005059A1 true SU1005059A1 (ru) | 1983-03-15 |
Family
ID=20944031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813250757A SU1005059A1 (ru) | 1981-02-12 | 1981-02-12 | Мажоритарное декодирующее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1005059A1 (ru) |
-
1981
- 1981-02-12 SU SU813250757A patent/SU1005059A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3046988B2 (ja) | データストリームのフレーム同期検出方法及び装置 | |
RU96107771A (ru) | Многоскоростной последовательный декодер витерби для использования в системе многостанционного доступа с кодовым разделением | |
JPH04501044A (ja) | 延長形バーストトラッピング | |
US3873971A (en) | Random error correcting system | |
US4074228A (en) | Error correction of digital signals | |
US4994993A (en) | System for detecting and correcting errors generated by arithmetic logic units | |
JPS5864844A (ja) | 同期検出方式 | |
US3571795A (en) | Random and burst error-correcting systems utilizing self-orthogonal convolution codes | |
JPS60500694A (ja) | サイクリツク・ブロツク符号を用いたバ−スト誤り訂正 | |
SU1005059A1 (ru) | Мажоритарное декодирующее устройство | |
RU2179365C1 (ru) | Способ передачи дискретного сообщения и система для его осуществления | |
EP0004718A1 (en) | Method of and apparatus for decoding shortened cyclic block codes | |
US3988580A (en) | Storage of information | |
US3700870A (en) | Error control arrangement for associative information storage and retrieval | |
SU1080132A1 (ru) | Устройство дл ввода информации | |
SU1185614A1 (ru) | Устройство дл декодировани пакетных ошибок | |
SU974413A1 (ru) | Логическое запоминающее устройство | |
SU985959A1 (ru) | Декодер итеративного кода | |
SU610174A1 (ru) | Логическое запоминающее устройство | |
SU571901A2 (ru) | Устройство дл декодировани линейных кодов | |
SU1531227A1 (ru) | Устройство дл исправлени ошибок кодов Боуза-Чоудхури-Хоквингема | |
SU1640814A1 (ru) | Устройство дл обнаружени и исправлени ошибок | |
SU930666A2 (ru) | Устройство дл декодировани циклических линейных кодов | |
JPS58219850A (ja) | 誤り位置検出回路 | |
SU1202057A1 (ru) | Устройство дл исправлени ошибок в кодовой комбинации |