SU1640814A1 - Устройство дл обнаружени и исправлени ошибок - Google Patents

Abstract

Изобретение относитс  к технике передачи данных и может быть использовано в системах передачи дискретной информации по каналам низкого качества дл  исправлени  ошибок при многократном повторении сообщений. Целью изобретени   вл етс  повышение быстродействи  и достоверности устройства . Устройство содержит блок 1 коммутации, элементы И 2 и 6, блок 3 исправлени  ошибок, блок 4 управлени , элемент НЕ 5, регистры 7 и 10 сдвига, сумматор 8 по модулю два, элемент ИЛИ 9 2 з.п0 ф-лы, 3 ил„

Description

оэ «и

о сю

4

10

Г

15

10001010110 10101001110

Изобретение относитс  к технике передачи данных и может быть использо- вано в системах передачи дискретной информации по каналам низкого качества дл  исправлени  ошибок при мно- гократном повторении сообщений.

Целью изобретени   вл етс  повышение быстродействи  и достоверности устройства.

На фиг. 1 представлена функциональна  схема устройства; на фигс 2 функциональна  схема блока исправлени  ошибок; на фиг. 3 - функциональна  схема блока управлени .

Устройство содержит блок 1 коммутации , элемент И 2, блок 3 исправлени  ошибок, блок 4 управлени , элемент НЕ 5, элемент И 6, регистр 7 сдвига, сумматор 8 по модулю два, элемент ИЛИ 9, регистр 10 сдвига.

Блок 3 содержит элемент ИЛИ 11 регистр 12 сдвига,коммутатор 13(элемент ИЛИ 14,регистр 15 сдвига,счетчик 1 6 импульсов ,элемент И 1 7,дешифратор 18,сумма-2г 101010101 тор 19fperHCTp 20 сдвига,группу 2t ключей. 1010101 1

Сумматор 19 предназначен дл  формировани  двоичного кода числа т+1, где т - число единиц в предполагаемом синдроме ошибок.

Дешифратор 18 предназначен дл  Формировани  двоичного числа 2т, которое определ ет коэффициент переполнени  счетчика 16.

Счетчик 16 импульсов предназначен дл  формировани  одной из 2т двоичных комбинаций, которые используютс  при переборе различных вариантов кодовой комбинации.

повторов КК и формирование предпол гаемого синдрома onm6qK (TTCO) разр ностью п, в котором О соответст вует совпадению символов одноименн разр дов первого и второго повторо КК, а 1 - несовпадению. Затем пр изводитс  полный перебор (2т комби ций, m - количество единиц в ПСО) можных вариантов КК, поочередно по ставл   на позиции КК, помеченные единицей1 ций О и

в ПСО одну из 2 комби

Например,

первый пов

КК

второй пов

КК

ПСО

20

0010001 1000 100010001 10001001 1 100010101 1000101 1 101010001 1 0 t 0 1 0 0 1

При этом каждый вариант КК пров р етс  на наличие ошибок, Если посл перебора всех вариантов КК ошибки и правлены не будут, то осуществл ет прием третьего повтора КК, -формиро ние очередного ПСО с учетом трех п второв и перебор возможных вариант КК с проверкой их на наличие ошибо Если после этого ошибки исправлены 35 не будут, осуществл етс  прием 4-г

повтора КК и ТоД. Из сказанного сл

i

дует, что при М-м повторе КК ошибки не будут исправлены в том случае,е

30

Блок 4 управлени  содержит элемент 40 хот  бы в одной позиции КК во всех

22 И, умножитель 23 частоты, генератор 24 тактовых импульсов, триггер 25. коммутатор 26, счетчик 27 импульсов, триггер 28,счетчики 29 и 30 импульсов.

, Генератор 24 тактовых импульсов д предназначен дл  формировани  тактовых

- импульсов с частотой fт, соответствующей тактовой частоте поступлени  в устройство информационных символов.

Умножитель 23 частоты предназначен дл  Формировани  тактовых импульсов с частотой ff k- fT, на которой осуществл етс  работа.л

Устройство реализует следуютрй метод исправлени  ошибокь Исправление ошибок начинаетс  после передачи второго повтора кодовой комбинации (КК). Сначала осуществл етс  поразр дное сравнение первого и второго

М-повторах присутствует ошибочный с вол, т.е. веро тность декодировани  М повторе КК равна.

v- -

Устройство работает следующим об разом

При поступлении первого повтора довой комбинации (КК) на информацио ный вход устройства на вход Начало приема подаетс  единичный импульс, соответствии с которым единичный си нал с выхода блока 4 управлени  ком мутирует выход блока 1 коммутации с его первым входом и открывает элеме 5- И 2. Кроме того, по сигналу Начало приема с п того выхода блока 4 упр лени  начинают поступать тактовые и пульсы. Первый повтор КК через элем

50

0

Г

5

10001010110 10101001110

повторов КК и формирование предполагаемого синдрома onm6qK (TTCO) разр дностью п, в котором О соответствует совпадению символов одноименных разр дов первого и второго повторов КК, а 1 - несовпадению. Затем производитс  полный перебор (2т комбинаций , m - количество единиц в ПСО) возможных вариантов КК, поочередно подставл   на позиции КК, помеченные единицей1 ций О и

в ПСО одну из 2 комбинаНапример ,

первый повтор

КК

второй повтор

КК

ПСО

0

0010001 1000 100010001 10001001 1 100010101 1000101 1 101010001 1 0 t 0 1 0 0 1

101010101 1010101 1

При этом каждый вариант КК провер етс  на наличие ошибок, Если после перебора всех вариантов КК ошибки исправлены не будут, то осуществл етс  прием третьего повтора КК, -формирование очередного ПСО с учетом трех повторов и перебор возможных вариантов КК с проверкой их на наличие ошибокt Если после этого ошибки исправлены не будут, осуществл етс  прием 4-го

повтора КК и ТоД. Из сказанного слеi

дует, что при М-м повторе КК ошибки не будут исправлены в том случае,если

хот  бы в одной позиции КК во всех

М-повторах присутствует ошибочный символ , т.е. веро тность декодировани  на М повторе КК равна.

v- -

Устройство работает следующим образом

При поступлении первого повтора кодовой комбинации (КК) на информационный вход устройства на вход Начало приема подаетс  единичный импульс, в соответствии с которым единичный сигнал с выхода блока 4 управлени  коммутирует выход блока 1 коммутации с его первым входом и открывает элемент И 2. Кроме того, по сигналу Начало приема с п того выхода блока 4 управлени  начинают поступать тактовые импульсы . Первый повтор КК через элемент

И 2 поступает на первый вход блока 3 исправлени  ошибок и записываетс  в него, а также, под воздействием импульсов сдвига, действующих на вход регистра 7 сдвига,записываетс  в него Кроме того, первый повтор КК через блок 1 коммутации поступает на выход устройства дл  проверки на наличие ошибок.

Если в КК будут обнаружены ошибки , то осуществл етс  прием следующего повтора КК„ При этом на первом выходе блока 4 управлени  действует нулевой сигнал, в соответствии с которым блок 1 коммутации коммутирует выход с третьим входом. Этот же сигнал закрывает элемент И 2 и через элемент НЕ 5 открывает элемент И 6.

Второй повтор КК под воздействием импульсов сдвига записываетс  в первый регистр 7 сдвига,а также поступает через второй элемент И на второ вход сумматора 8 по модулю 2, где поразр дно суммируетс  с первым повтором КК, поступающим на его первый вход из регистра 7 сдвига. Результат сложени  первого и второго повторов КК через элемент ИЛИ 9 под воздействием импульсов сдвига, поступающих на второй вход второго регистра 10 сдвига записываетс  в этот регистр. Таким образом, в регистре 10 сдвига записываетс  двоична  последова- тельность, в которой Э соответствует совпадению символов одноименных разр дов первого и второго повторов КК, а 1 - их несовпадению т.е„ единицами помечаютс  ненадежные символы, в которых с наибольшей веро тностью могут быть ошибки (в дальнейшем будем называть эту последовательность предполагаемым синдромом ошибок - ПСО)и

После окончани  приема второго повтора КК со второго и третьего выходов блока 4 управлени  на соответствующие входы блока 3 исправлени  ошибок поступают единичные импульсы, а с четвертого выхода блока 4 управлени  на четвертый вход блока 3 исправлени  ошибок начинают поступать тактовые импульсы с частотой Јт( k-fT, где fr - тактова  частота приема КК: К МО3 - 10 (увеличение тактовой частоты дл  обработки КК в блоке 3 исправлени  ошибок обусловлено необходимостью реализации процедуры исправлени  ошибок в реальном

0

5

0

5

масштабе времени). Одновременно с этим из регистра 10 сдвига на третьи входы блока 3 исправлени  ошибок поступает в параллельном коде UCOt, После этого в блоке 3 исправлени  ошибок осуществл етс  перебор вариантов КК в соответствии с изложенным выше алгоритмом При этом каждый вариант КК с выхода блока 3 исправлени  ошибок через блок 1 коммутации поступает на выход устройства, где он провер етс  на наличие ошибок.

В случае, если после приема второго повтора КК ошибки исправлены не будут, то осуществл етс  исправление ошибок с использованием третьего повтора КК. При этом второй ПСО формируетс  следующим образом. В сумматоре 8 по модулю два осуществл етс  поразр дное сложение второго повтора КК, поступающего из регистра 7 сдвига, и третьего повтора КК, поступающего через элемент И 6. Одновременно с этим третий повтор КК под действием импульсов записи записываетс  в регистр 7 сдвига. Результат сложени  по модулю два второго и третьего пЬвторов КК поступает на первый вход элемента ИЛИ 9 на второй вход которого синхронно поступает ПСОд с второго выхода регистра 10 сдвига (под воздействием импульсов сдвига выхода блока 4 управлени )0 Таким образом, в регистр 10 сдвига записываетс  очередной ПС02, учитывающий первый, второй и третий повторы КК. Далее осуществл етс  исправление ошибок аналогично описанной выше процедуре.

Если при этом ошибки исправлены не будут, то осуществл етс  прием четвертого повтора КК, формирование ПСОд, исправление ошибок и т„д.

В случае полного исправлени  оши- $ бок на вход Конец приема устройства подаетс  единичный сигнал, который сбрасывает в исходное состо ние регистры / и 10 сдвига и элементы блока 3 исправлени  ошибок и блока 4 управлени . Устройство готово к следующему циклу работы

Блок 3 исправлени  ошибок работает следующим образом.

В исходном состо нии счетчик 16, регистры 12, -15 и 20 сдвига наход тс  в сброшенном состо нии Первый повтор КК,.поступающий на первый вход блока исправлени  ошибок, записьш ет0

5

0

0

5

с  через элемент ИЛИ 11 в регистр 12 сдвига под воздействием импульсов сдвига, поступающих на его п тый вход из блока 4 управлени . Процедур исправлени  ошибок после первого повтора не осуществл етс „ После приема второго повтора КК сформированный ПСО в параллельном коде поступает через п тый вход блока 3 исправлени  ошибок на вторые входы группы 21 ключей , на вход которого из блока 4 управлени  через четвертый вход блок 3 исправлени  ошибок поступает единичный импульс, разрешающий прохож- дение ПСО на входы сумматора 19 и четвертые входы регистра 20 сдвига, куда последний и записываетс . В сум маторе 19 осуществл етс  сложение символов TlCO и прибавление к ним единицы,т,ео на выходы сумматора 19 действует двоичный код, соответствующий количеству единиц в ПСО, увеличенное на единицу (т+1).

В соответствии с этим кодом, по- ступающим на входы дешифратора 18, на (т+1) выходе его действует единичный сигнал, что соответствует двоичному коду числа 2т. Двоичный код этого числа поступает на вторые входы счетчика 16 и воспринимаетс  им как коэффициенты переполнени . На первый вход счетчика 16 поступают единичные импульсы с периодом n- fT) , под воздействием которых счетчик последова- тельно принимает одно из 2 состо ний , которые записываютс  в регистр 15 сдвига.

Одновременно с этим на третьи входы регистров 12 и 20 сдвига начинают поступать с первого входа блока 3 исправлени  ошибок импульсы сдвига, под воздействием которых из этих регистров осуществл етс  последовательное считывание записанных в них ком- бинаций на первый и третий вход коммутатора 13 соответственно. Третий вход коммутатора 13  вл етс  управл ющим: при воздействии на него 1 импульс сдвига проходит через открывшийс  элемент И 17 на третий вход (сдвига) регистра 15 сдвига и под его воздействием на выход этого регистра считываетс  содержимое его первого разр да,которое через коммутатор 13 поступает на выход блока исправлени  ошибок; при воздействии О элемент И 17 закрываетс , не пропуска  импульс сдвига на третий вход

регистра 15, а содержимое первого разр да регистра 12 сдвигу через коммутатор 13 считываетс  на выход блока 3 исправлени  ошибок.Под воздействием импульсов сдвига, поступающих на третьи входы регистров 12 и 20 сдвига, при считывании содержимого из первого разр да осуществл етс  запись этого символа в их последний разр д. Таким образом, по окончании полного считывани  регистры содержат исходную комбинацию ,.

При считывании через коммутатор 13 на выход блока 3 исправлени  ошибок символов КК, если ошибки полностью не будут исправлены,на четвертый вход блока исправлени  ошибок поступает единичный импульс, под воздействием которого счетчик 16 принимает свое очередное состо ние и осуществл етс  следующий цикл работы блока исправлени  ошибок по алгоритму идентичному описанному выше и т.До Если при полном переборе 2т возможных КК ошибки исправлены не будут, осуществл етс  исправление ошибок с использованием следующего повтора КК. На четвертый вход блока 3 исправлени  ошибок поступает единичный импульс , который через элемент ИЛИ 14 сбрасывает в исходное состо ние регистр

15сдвига и разрешает прохождение очередного ПСО, поступающего на третьи входы блока исправлени  ошибок , на выходы группы 21 ключей.

Далее работа блока исправлени  ошибок осуществл етс  также как и при исправлении ошибок с предыдущим повтором КК.

При поступлении на шестой вход блока 3 исправлени  ошибок единичного импульса Конец приема этот импульс поступает на вторые входы регистров 12 и 20 сдвига и через элемент ИЛИ 14 - на второй вход регистра 15 сдвига, а также на третий вход счетчика 16. Под воздействием этого импульса регистры 12, 15 и 20 сдвига и-счетчик

16сбрасываютс  в исходное состо ние, Блок управлени  работает следующим образом.

В исходном состо нии счетчики 27, 29, 30 сброшены, триггеры 25 и 28 наход тс  в нулевом состо нии.

При поступлении на второй вход блока 4 управлени  импульса Начало приема триггеры 25 и 28 переход т в единичное состо ние Сигнал единичнего уровн  с выхода триггера 28 поступает на первый выход блока 4 управлени , а сигнал единичного уровн  с выхода триггера 25 запускает генератор 24 тактовых импульсов, который начинает формировать импульс с тактовой частотой, равной частоте поступлени  символов КК на вход устройства Тактовые импульсы (ТИ) поступают на четверть выход блока 4 управлени , а также на вход умножител  23 частоты на выходе которого действуют ТИ с частотой в К раз больше, чем на выходе (К л- 103 - 104)„ Кроме того, ТИ с выхода генератора 23 тактовых импульсов поступают на первый вход счетчика 30, коэффициент переполнени  которого равен п (п - разр дность КК) и на первый вход коммута- тора 26, который в зависимости от сигнала,действующего на его третий вход, соедин ет свой выход с первым или вторым входом: при 1 - с вторым входом; при О - с первым.

Так как в исходном состо нии счетчик 29 сброшен, то на третьем входе коммутатора 26 действует сигнал нулевого уровн , в соответствии с которым на его выход поступают сигналы с первого входа.

Импульсы от генератора 24 тактовых импульсов через коммутатор 26 поступают на первый вход (счетный) счетчика 27, коэффициент переполне- ни  которого равен п. При поступлении n-го импульса на первый вход счетчика 27 он переполн етс  и на ег выходе по вл етс  импульс, который поступает на второй выход блока 4 управлени , на второй вход триггера

28,перевод  его в нулевое состо ние (на первом выходе блока 4 управлени  действует сигнал нулевого уровн ) и на первый вход счетчика 29, коэффициент переполнени  которого равен двум Этот же импульс сбрасывает в исходное состо ние счетчик 27 через его второй вход.

При поступлении на первый вход счетчика 27 следующих п импульсов он переполн етс  и импульс с его выхода поступает на второй вход блока 4 управлени  и на первый вход счетчика

29,который под его воздействием переполн етс  и на его выходе по вл етс  сигнал единичного уровн . Под его воздействием коммутатор 26 соедин ет свой выход с вторым входом

Q 5 0 5

0

,. о

0

Кроме того, этот сигнал разрешает прохождение ТИ с выхода умножител  23 частоты через элемент И 22 на третий выход блока 4 управлени . Теперь ТИ с выхода умножител  23 частоты до окончани  работы устройства поступают на третий выход блока И управлени  и, кроме того, через коммутатор 26 на первый вход счетчика 27, который осуществл ет их подсчет и через каждые п тактов выдает на свой выход единичный импульс, который поступает на второй выход блока 4 управлени  о

Счетчик 30 на прот жении работы устройства осуществл ет подсчет тактовых импульсов, поступающих на его первый вход от генератора 24 тактовых импульсов и формирует на своем выходе единичный сигнал через каждые п тактов . Этот сигнал поступает на четвертый выход блока 4 управлени , т0е. на четвертом выходе блока 4 управлени  по вл етс  единичный импульс при окончании приема каждого Повтора КК„ При переполнении счетчика 30 импульс с его выхода через второй вход счетчика 30 сбрасывает его в исходное состо ние.

При поступлении на первый вход блока 4 управлени  сигнала Конец приема он воздействует на первый вход триггера 25, который при этом переходит в нулевое состо ние и на его выходе по вл етс  сигнал нулевого уровн , выключающий генератор 24 та.к- товых импульсов„

Кроме того, сигнал Конец приема поступает на второй вход счетчика 29 и сбрасывает его. Таким образом блок 4 управлени  переходит в исходное состо ние, описанное выше.

Claims (3)

1. Формула изобретени 

   1,. Устройство дл  обнаружени  и исправлени  ошибок, содержащее блок коммутации, первый и второй регистры сдвига, отличающеес  тем, что, с целью повышени  достоверности и быстродействи  устройства, в него введены блок управлени , блок исправлени  ошибок, элемент НЕ, элемент ИЛИ, сумматор по модулю два и первый и второй элементы И, первые входы которых объединены с первыми входами первого регистра сдвига и блока коммутации и подключены к информационному входу устройства, пер- вый выход блока управлени  подключен непосредственно к вторым входам блока коммутации и первого элемента И и через элемент НЕ к второму входу второго элемента И, выход которого и выход первого элемента И подключены соответственно к первым входам сумматора по модулю два и блока исправлени  ошибок, выход которого подключен к третьему входу блока коммутации , выход которого  вл етс  выходом устройства, второй, третий и четвертый выходы блока управлени  и первые выходы второго регистра сдвига подключены соответственно к вторым - п тым входам блока исправлени  ошибок , выход первого регистра сдвига подключен к второму входу сумматора по модулю два, выход которого соединен с первым входом элемента ИЛИ, выход которого подключен к первому входу второго регистра сдвига, второ выход которого подключен к второму входу элемента ИЛИ, п тый выход блока управлени  подключен к вторым входам первого и второго регистров сдвига , третьи входы которых объединены с первым входом блока управлени  и шестым входом блока исправлени  ошибок и подключены к входу Конец приема устройства, второй вход блока управлени   вл етс  входом Начало приема устройства.
2. 2. Устройство по По 1, отличающеес  тем, что блок исправлени  ошибок содержит первый - третий регистры сдвига, коммутатор, элемент И, первый и второй элементы ИЛИ, дешифратор, сумматор, счетчик импульсов и группу ключей, первые входы которой  вл ютс  п тыми входами блока, второй вход объединен с первым входом первого элемента ИЛИ и  вл етс  четвертым входом блока, выходы группы ключей подключены к первым входам первого регистра сдвиг и входам, сумматора, выходы которого подключены к входам дешифратора, выходы которого подключены к первым входам счетчика импульсов, второй вход и выходы которого подключены соответственно к четвертым входам блока и первым входам второго регистра сдвига, втор ой и третий входы и выход которого подключены соответственно к выходам первого элемента

   0

   5 ч

   ИЛИ и элемента И и первому входу коммутатора, выход второго элемента ИЛИ подключен к первому входу третьего регистра сдвига, выход которого соединен с вторыми входами второго элемента ИЛИ и коммутатора, выход первого регистра сдвига подключен к своему второму входу, первому входу элемента И и третьему входу коммутатора , выход которого  вл етс  выходом блока, второй вход второго элемента ИЛИ  вл етс  первым входом блока , второй вход третьего регистра сдвига объединен с вторым входом первого элемента ИЛИ и третьими входами счетчика импульсов и первого регистра сдвига и  вл етс  шестым входом блока, второй вход элемента И объединен с третьим входом третьего регистра сдвига и четвертым входом первого регистра сдвига и  вл етс  третьим входом блока.
3. 3. Устройство по п. 1, о т л и - а ю щ е е с   тем, что блок уп0

   5

   0

   5

   0

   5

   равлени  содержит первый и второй триггеры, первый - третий счетчики импульсов, коммутатор, генератор тактовых импульсов, умножитель частоты и элемент И, выход первого триггера подключен к входу генератора тактовых импульсов, выход которого  вл етс  п тым выходом блока и подключен непосредственно к первым входам коммутатора и первого счетчика импульсов и через умножитель частоты к первому входу -элемента И и второму входу коммутатора, выход которого под- клич ен к первому входу второго счетчика импульсов, выход которого  вл етс  вторым выходом блока и подключен к второму входу второго счетчика импульсов и первым входам третьего триггера и третьего счетчика импульсов , выход которого подключен к третьему входу коммутатора и второму входу элемента И, выход которого  вл етс  третьим выходом блока, первый вход первого триггера объединен с вторым входом третьего счетчика импульсов и  вл етс  первым входом блока , вторые входы триггеров объединены и  вл ютс  вторым входом блока, выход первого счетчика импульсов подключен к своему второму входу и  вл етс  четвертым выходом блока, выход второго тригг ера  вл етс  первым выходом блока