Недостатком этих устройств задержки вл етс большой объем оборудовани в тех случа х, когда максимальное врем задержки во много раз превышает период следовани входных импульсов. 396 Неиболее близким по технической сущности к предлагаемой вл етс пини за держки, содержаща датчик кода, генератор , первый и второй блоки управлени , входы которых объединен л и подключены к выходу генератора, а выходы соединены со счетными входами соответственно первого и второго счетчиков импульсов, запоминающее устройство, информационный вход которого подключен к выходу первого счетчика импульсов, а информационный выход - к входу предварительной установки второго счетчика импупьсов , причем вход пинии задержки соединен с дополнительным входом первого блока управлени , а выход -с выходом переполнени второго счетчика импульсов Регулировка времени задержки, превышающего период следовани входных импуль сов, в указанном устройстве ос ществл - етс путем коммутации разр дов регист ра сдвига, вход которого подключен к вы ходу первого счетчика импульсов, а выход каждого разр да св зан с выходом соответствующего разр да датчика кода 2}. Число разр дов регистра сдвига, а также число разр дов и число выводов датчика вода, которое необходимо дл регулировки времени задержки ti, можно определить по формуле Эгмакс Т -величины максимального - Mctitc времени задержки; -минимальный период следовани входных импульсов Так, если иммн ° ЮООО. Очевидно, что датчик кода и регистр сдвига, содержащие ЮООО раз р дов, отличаютс повыщенной сложное тью , что приводит к усложнению конструк ции всей линии задержки и, соответствен но, уменыиению надежности. Цель изобретени - повышение надежности путем упрощени линии задержки. Указанна цель достигаетс тем, что в дискретную линию задержки, содержащую . датчик кода, генератор, первый и второй блоки управлени , входы которых объединены и подключены к выходу генератора , а выходы соединены со счетными входами соответственно первого и второго счетчиков импульсов, запоминающее устройство, информационный вход которого подключен к выходу первого счетчика импульсов, а информационный выход к входу предварительной установки второ гчз счетчика импульсов, причем вход ли3 нии задержки соединен с дополнительным входом первого блока управлени , а выход - с выходом переполнени второго счетчика импульсов, введен дополнительный счетчик импульсов, вход предварительной установки которого подключен к выходу датчика кода, а выход переполнени к дополнительному входу второго блока управлени , при этом счетный вход дополнительного счетчика соединен с выходом первого блока управлени , дополнительнЬхй выход которого подключен к входу предварительной установки первого счетчика импульсов, а дополнительный вход к входу управлени записью запоминающего устро йства, вход управлени считыванием , которого подключен к выходу линии задержки. , Запоминающее устройство выполнено в виде поспеДовательного соединени первого формировател импульсов и счетчика адреса записи, входы которых и информационный вход запоминающего устройства раздельно подключены к входам первого многоканального усилител , выходы которого присоединень к входам блока пам ти, а информационный выход блока пам ти через второй многоканальный усилитель подключен к информационному выходу запоминающего устройства, подкп1оченного входом управлени считыванием к входу последовательно соединенных второго формировател импульсов и счетчика адреса считывани , выходы которых подключены к другим входам второго многоканального усилител , другие выходы которого подключены к входам управлени считыванием блока пам ти, причем вход управлени записью запоминающего устройства подключен к входу первого формировател импульсов. Первый блок управлени содержит два элемента И, Два триггера и элемент задержки, причем первый вход первого элемента И объединен с инверсным входом второго элемента И и вл етс входом блока управлени , выход которого подключен к выходу первого элемента И, S -входы триггеров объединены и подклкьчены к дополнительному входу блока управлени , дополнительный выход которого соединен с выходом второго элемента И и R-входом второго триггера, между выходом которого и пр мым входом второго элемента И подключен элемент задержки . На фиг. 1 представлена структурна схема дискретной линии задержки; на фиг. 2 - временные диаграммы, по сн ющие ее работу. Дискретна лини задержки содержит первый блок 1 управлени , второй блок 2 управлени , генератор 4, первый счетчик 4 импульсов, второй счетчик 5 импупьсов , запоминающее устройство 6, дополнительный счетчик 7 импульсов и датчик 8 кода. Блок 1 управлени содержит два элемента И 9 и 10, два триггер)а 11 к 12 элемент 13 задержки. Блок 2 управлени содержит элемент И 14 и триггер 15, В состав запоминающего устройства 6 вход т первый формирователь 16 импульсов, счетчик 17 адреса записи, первый многоканальный усилитель 18, блок 19 пам ти, второй формирователь 20 импульсов, счетчик 21 адреса считывани и второй многоканальный усилитель 22. Входы первого блока 1 управлени и второго блока 2 управлени объединены и подключены к выходу генератора 3. Вы ход первого блока 1 управлени соединен со счетным входом счетчика 4, а выход второго блока 2 управлени - со счетным входом счетчика 5. Дополнительный выход первого блока 1 управлени подк ючен к входу установки счетчика 4. Вы ход первого счетчика 4 импульсов, подключен к информационному входу запоминающего устройства 6, информационный выход которого св зан с входом предварительной установки счетчика 5 импуль- сов. Вход управлени записью запоминающего устройства 6 объединен с дополнительным входом первого блока 1 управле ни и подключен к входу дискретной ли НИИ задержки. Вход управлени считыванием запоминающего устройства 6 объеди нен с выходом переполнени второго счет чика 5 импульсов и подключен к выходу дискретной линии задержки. Дополнительный вход второго блока 2 управлени соединен с выходом переполнени До- полнительного счетчика 7 импульсов, сче ный вход которого св зан с выходом первого блока 1 управлени , а вход предварительной установки - с выходом датчика 8 кода. Первый вход элемента И 9 объ-, единен с инверсным входом элемента И 1О и вл етс входом первого блока 1 управлени . Второй вход элемента И 9 св зан с выходом триггера 11, 5 -вход которого объединен с S-входом триггера 12 и подключен к допопнительному входу блока 1 управлени , R-вход триггера 12 объединен с выходом элемента И 10 и вл етс дополнительным выходом блока 1 управлени , выход которого соединен с выходом элемента И 9. Вход элемента 13 задержки соединен с выходом триггера 12, а выход - с пр мым входом элемента. И 10. Вход блока 2 управлени подключен к первому входу элемента И 14, выход которого вл етс выходом блока 2 управлени . Второй вход / элемента И 14 соешнен с выходом триггера 15, 5-вход которого вл етс дополнительным входом второго блока 2 уп равлени . Вход управлени записью запоминающего устройства 6 подключен к вхо ДУ первого формировател 16 импульсов, выход которого, а также выходы счетчика 17 адрэса записи, вход которого соединен с первым выходом формировател 16, и информационный вход запоминающего устройства 6 раздельно подключены к входам первого многоканального усилител 18, выходы которого соединены с входами блока 19 пам ти. При этом первый выход формировател 16 через первый многоканальный усилитель 18 св зан с входом разрешени выборки аДреса записи, второй выход формировател 16с входом разрешени записи, выходы счетчика 17 адреса записи - с входами адреса записи, информационный вход запоминающего устройства 6 - с информационным входомблока 19 пам ти. Вход управлени считыванием запоминающего устройства 6 подключен к входу формировател 2О импульсов, первый выход которого подключен к входу счетчика 21 адреса. Информационный выход блока 19 пам ти через второй многоканальный усилитель 22 соединен с информационным выходом запоминающего устройства 6, Другие входы второго многоканального усилител 22 соединены с выходами второго формировател 2О и счетчика 21 адреса считывани , другие выходы - с входами управлени считыванием блока 19 пам ти. При этом первый выход формировател 20 через многоканальный усилитель 22 св зан с входом разрешени выборки адреса считывани , второй выход формировател 20 - с входом разрешени считывани , выходы счетчика 21 с входами адреса считывани блока 19 пам ти. Запоминающее устройство 6 предназначено дл временного хранени кодов, поступающих на его информационный вход и последующей их вьщачи на информационный выход в том же пор дке, в каком они поступили. Идбнтичные формироватет 16 и 20 I импульсов, вл ющиес двухфаэшлми заторможенными мулыивибрагорами.формируют на своих первых выходах импульсы, длительность которых дбпжна быть не меньше времени выборки адресов записи 1л чтени в блоке 19 пам ти. На выходах формирователей 16 и 20 формируетс короткий импульс, разрешающий соответственно запись или считывание ин формации из блока 19. Блок 19 пам ти представл ет из себ оперативное запоминающее устройство с раздельными цеп ми записи и считывани информации. Блок реализует принципы- построени магнитных запоминающи устройств. Он может быть та1сже построен на базе микросхем запоминающих устройств серий 133, 155, 565 и других, имеющих выход информации в инверсном виде.Число разр дов в слове блока 19 равно числу разр дов счетчиков 4 и 5. Число слов соответствует емкости счетчиков 17 -к 21, Датчик 8 кода вл етс регистром, предназначенным дл хранени числа представленного в двоичном дополнитель-ном .коде, адёсь число К соответствует .требуемому времени задержки и определ , етс из формулы ,,/Tr, врем задержки; f - период следовани импульсов - - 3. генератора Датчик 8 кода может быть построен . на статических R 5 -триггерах. В исходном состо нии первый счетчик 4 импульсов, счетчики 17 и 21, а также триггеры 11, 12 и 15 наход тс в нулевом состо нии. При этом на выходах элементов И 9 и 14 отсутствуют импупь сы. Все разр ды второго счетчика 5 импульсов наход тс в единичном состо нии в дополнительном счетчике 7 импульсов установлен хран щийс в датчике 8 кода код числа К . Дискретна лини -задержки работает следующим образом. Первь1й импульс, поступивший на вход Дискретной линии задерл ки в момент Й (фиг. 2а), поступает также на .дополнительный вход первого блока 1 управле ни и устанавливает триггер 11 в единичное состо ние. Тем самым разрешает- с прохождение импульсов генератора 3 через элемент И 9 на выход блока 1 :удоавленн (фиг. 26). Эти импульсы на чинают поступать на счетные входы счетчиков 4 и 7, Далее первый блок 1 управлени , первый счетчик 4 импульсов и запоминающее устройство 6 работают повтор ющимис циклами в следующей поспедоватепь ности. Каждый входной импульс поступает в момент времени (фиг, 2а, i « 1, 2, 3, .,.) на дополнительный вход блока 1 управлени и устанавливает триг-; 12 ъ единичное состо ние. На выходе элемента 13 задержки эта логическа единица по вл етс через врем задержки, которое должйо быть больше длительности цикла записи запоминающего устройства 6 ..но меньше периода следовани импульсов генератора 3. Если в этот момент на инверсном.входе элемента И 1О действует импульс генератора 3, то на выходе элемента И 10 устанавливает1с уровень логи гескрй единицы только после окончани действи импульса генератора 3. В противном случае уровень логической единицы устанавливаетс на выходе элемента И 1О сразу же после его установлени на выходе элемента 13 задерлжи. После его по влени триггер 12 возвращаетс в исходное нулевое состо ние . Таким образом, на дополнительном выходе первого блока 1 управлени формируетс короткий импульс, задержанный относительно входного импульса и не совпадающий с импульсами генератора 3. Этот импульс воздействует на вход предварительной установки счетчика 4 и вызывает установку всех его разр дов в единичное состо ние. Так как на счетный вход счетчика 4 продо гкают поступать импульсы с йыхода первого блока 1 управлени , то к моментуt- прихода следующего входного импульса в счетчике 4 фиксируетс число ( где N.-число импульсов , поступивщих с выхода блока 1 управлени за интервал времени от i. до (фиг. 26, 1 1, 2, 3, ...). Выходной импульс в момент времени .посчупает н& вход управлени записью за-поминающего устройства 6 и:вход первого формироззател 16 импульсов. При этом на его первом выходе формируетс импульс, который проходит через многоканальный усилитель 18 и разрещает выборку в блоке 19 пам ти слоВа, адрес которого определ етс кодом, .присутствующим на выходах разр дов счетчика 17. На втором выходе формировател 16 формируетс короткий импульс, который разрещает запись в выбранное слово блока 996 19пам ти кода, присутствующего на инфррмационком входе запоминающего устройства 6, т.е. числа ..f. После окончани 1шкла записи отрицательным фронтом импульса на первом выходе формировател 16 содержимое счетчика 17 увеличиваетс на 1, тем самым запоминающее уст ройство 6 подготавливаетс к приему нового кода. На этом цикл работы первого блока 1 управлени , счетчика 4 и запо- минаюшего устройства 6 заканчиваетс . Так как первоначально в дополнительном счетчике 7 импульсов устанавпивает-с число Kij., то после поступлени на его счетный вход К импульсов с выхода первого блока 1 управлени на выходе пе реполнени счетчика 7 по вл етс импуль который, поступив на дополнительный вход второго блока 2 управлени устанавливает триггер 15 в единичное состо ние и разрешает прохождение импульсов генератора 3 через элемент И 14. на его выход (фиг. 2в). Поскольку предварительно все разр ды второго счетчика 5 установлены в единичное состо ние,то первый же импульс, поступивший на его счетный вхо вызывает переполнение счетчика 5. Далее второй счетчик 5 и запоминающее устройство 6 работают повтор ющимис импульсами следующим образом. Каждый импульс переполнени счетчика 5 в момент времени (фиг. 2г, i - 1, 2, 3, ...) проходит на вход управлени считыванием запоминающего устройства 6 и вход второго формировател 2О импульсов. При этом на его первом выходе формируетс импульс, который проходит через многоканальный усилитель 22 и разрешает выборку в блоке 19 пам ти слова, адрес которого определ етс кодом , присутствующим на выходах разр дов счетчика 21. На втором выходе формировател 2О формируетс короткий импульс, который разрешает считывание информации из выбранного спова блока 19 пам ти, т.е. инверсного кода числа Этот код, проход через многоканалЬ ный усилитель 22, воздействует на вход предварительной установки счетчика 5 и записываетс в него. Поступившие после этого Ni импульсов с выхода второго блока 2 управлени вызывают переполнение счетчика 5 в момент времени (фиг. 2г, i 1, 2, 3, ...). На этом очередной цикл работы второго счетчика 5 импульсов и запоминающего устройства 6 заканчиваетс . Сформированный в конце 1шкла импульс в момент времени i по3 ступаетна выход дискретнЬй пинии задержки . Как видно из временных диаграмм, представленных на фиг. 2, каждому входному импульсу соответствует импупьс на выходе дискретной линии задержки, отсто щий на врем задержки, где Ati - случайна величина, не превышающа Т| (фиг. 2а, л 1, 2, 3, ....). При использовании двоичнЫ) системы счислени число разр дов дополнительного счетчика 7, а также число разр дов и число выводов датчика 8 кода может быть определено из формулы 0.- I г J Ц мн где Е обозначает функцию цела часть числа , . 1т г Так как.обычно VTt 1О-15, а при значени х времени задержки, во много раз превышающих период следовани входныk импульсов, выполн етс соогнощение рпл- g f waitc 1 ТТ и,н то На «И,Так, если |дад,( Иа 4О96, то h 26« мин «1000О. Очевидно, что за счет существенного уменьшени аппаратурных затрат и числа выводов датчика кода существенно упрощаетс конструкци всей дискрет-. ной линии задержки. Введение дополнительного счетчика импульсов позвол ет упростить конструкцию дискретной линии задержки, повысить надежность, а также расширить рабочий диапазон времени задержки до 10О 2ОО с, что значительно расшир ет возможные области применени ее в современной науке и технике. Формула изобретени 1. Дискретна лини задержки, содержаща датчик кода, генератор, первый и второй блоки управлени , входы которых объединены и подключены к выходу генератора , а выходы соединены со счетными ходами соответственно первого и второго счетчиков импульсов, запоминающее устройство, информационный вход которого подключен к выходу первого счетчика
импупьсов, а информационный выход - к : входу преД ;арительной установки второго счетчика импульсов, причем вход линии задержки- соединен с дополните пьным вхог дом первого блока управлени , а выход с выходом переполнени второго счетчик импупьсов, отличающа с тем что, с цепью повышени надежности путем упрощени , в нее введен дополнительный счетчик импульсов, вход предварительной установки которого подключен к выходу датчика кода, а выход переполнени - к дополнительному входу второго блока урравлени , при этом счетный вход дополнйтецьного счетчика соединен с выходом Первого блока управлени , дополнитель ый выход которого подключен к входу предварительной установки первого счетчика импульсов, а дополнительный вход к входу управлени записью эайоминающего устройства, вход управлени считыванием которого подключен к выходу лийии задержки,