SU1508260A1 - Адаптивный коммутатор телеизмерительной системы - Google Patents
Адаптивный коммутатор телеизмерительной системы Download PDFInfo
- Publication number
- SU1508260A1 SU1508260A1 SU884369637A SU4369637A SU1508260A1 SU 1508260 A1 SU1508260 A1 SU 1508260A1 SU 884369637 A SU884369637 A SU 884369637A SU 4369637 A SU4369637 A SU 4369637A SU 1508260 A1 SU1508260 A1 SU 1508260A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- outputs
- address
- Prior art date
Links
Landscapes
- Selective Calling Equipment (AREA)
Abstract
Изобретение относитс к телеизмерени м и может быть использовано в адаптивных системах св зи и управлени . Цель - повышение быстродействи и точности за счет перехода на равномерную передачу без адресов при общей высокой активности входных сигналов. Адаптивный коммутатор телеизмерительной системы содержит информационные каналы 1, объединенные по два в группы 2 и выполненные на преобразователе 3 погрешности аппроксимации, элементах И 22, 26, 27, ключах 5, 6, блоке 7 сравнени , триггерах 8 и 23, регистрах 9, 15, дискриминаторе 10, дешифраторах 11, 19, генераторах 12 и 28 импульсов, блоках 13 запуска, счетчиках 14, 25, блоке 16 считывани , аналого-цифровом преобразователе 17, формирователе 18 кода адреса, сумматоре 20, пороговом блоке 21, переключателе 24. 1 ил.
Description
Frr
С
сю to
Изобретение относитс к телеизмерени м и может быть-использовано в адаптивнык системах св зи и управлени .
Цель изобретени - повышение быстродействи и точности коммутатора за счет перехода на равномерную передач без адресов.
На чертеже изображена структурна блок-схема адаптивного коммутатора телеизмерительной системы.
Адаптивный коммутатор содержит информационные каналы 1, попарно объединенные в группы 2, каждый-информа ционный канал 1 состоит из преобразовател 3 погрешности аппроксимации, предназначе:иного дл формировани в канале сигнала, пропорционального текущей погрешности аппроксимации из- мер емого параметра, элемента И 4, управл ющего ключом 5, и ключа 6 Кажда группа 2 содержит также блок 7 сравнени , служащий дл вы влени канала с максимальной (из двух срав- ниваемых) погрешностью, П-триггер 8, предназначенный дл фиксации состо ний выходов блока 7 сравнени .
Адаптивный коммутатор содержит также регистр 9 адреса, пре дназначен ный дл хранени кода адреса выбранного канала, амплитудный дискриминатор 10, осуществл ющий последовательный анализ погрешностей групп каналов, дешифратор 11 адреса, предназначенный дл управлени ключами 6 и сброса преобразователей 3, первый гене:ратор 12 импульсов и блок 13 запуска , управл ющие работой двоичного счетчика 14, выходной регистр 15, осуществл ющий хранение кода адреса выбранного канала 1 в течение дикл а работы коммутатора, блок 16 считывани , предназначенный дл преобразовани параллельного кода адреса и ин- формации выбранного канала в последовательный код и дп синхронизации работы всего адаптивного коммутатора, АЦП 17, образующий цифровой код информации выбранного канала 1, формирователь 18 кода адреса, который представл ет собой адресно управл емый коммутатор логических сигналов- и предназначен дп формировани кода младшего разр да адреса выбранного канала, дешифратор 19 группы, служащий дп управлени D-триггерами 8 и элементами И 4, сумматор 20, предназначенный дл создани сигнала.
10
5 0 5
0 З
5
0
0
5
пропорционального сумме погрешностей аппроксимации от всех каналов 1 коммутатора . Пороговый блок 21, элемент И 22 и триггер 23, служащие дл формировани логического сигнала при достижении суммарной погрешностью аппроксимации определенного значени , переключатель 24, служащий дл подключени к дешифратору 11 адреса выходного регистра 15,. либо счетчика 25 в зависимости от режима работы, элементы И 26 и 27 и второй генератор 28 импульсов, служащие дл задани режима работы. Частота генератора 28 определ етс в соответствии с частотой пропускани канала св зи при равномерном опросе без передачи адресов.
Амплитудный дискриминатор 10 может быть выполнен на запоминающем устройстве ( емкостна пам ть) , импульсном усилителе и пороговом блоке.
Блок 16 считывани может быть выполнен , например, с использованием элементов И по числу разр дов кода адреса и информации, элемента ИЛИ, регистра (распределител импульсов), генератора и формировател маркерных импульсов.
Переключатель 24 может быть выполнен на элементах И, ИЛИ, НЕ.
Адаптивный коммутатор работает следующим образом.
Если суммарна погрешность на вы- ходе сумматора 20 не превьшгает заданного значени , то пороговый блок 21 не срабатывает, элемент И 22 закрыт , на первом входе триггера 23 О, на втором входе 1, соответственно элемент И 27 закрыт, а элемент И 26 открыт и коммутатор работает в режиме адаптивной коммутации с передачей адреса, При этом на выходах преобразователей 3 непрерывно формируютс сигналы, пропорциональные текуш й погрешнс)сти аппроксимации измер емого параметра. Выходные сигналы каждой пары преобразователей 3 группы 2, сравниваютс между собой при помощи блока 7 сравнени , на выходе которого по вл етс 1, если сигнал от верхнего по схеме преобразовател 3 превышает сигнал от нижнего . При обратной ситуации на выходе блока 7 сравнени по вл етс О,
Синхронизирующий импульс с второго (синхронизирующего) выхода блока 16 считывани открывает блок 13
запуска, который состоит из элемента И и управл ющего триггера с раздельными входами (на чертеже не показаны ) .
Импульсы от генератора 12 импульсов через открытый блок 13 запуска поступают на вход счетчика 14. Двоичный код с выходов счетчика 14 поступает на входы дешифратора 19 группы, на выходах которого поочередно при каждой смене двоичного кода по вл етс 1, воздействующа на второй (синхронизирующий) вход D-триггера 8 и на первые входы элементов И 4 соответствующей группы 2. При этом В-триггер 8 принимает состо ние,подключенного к его первому (информационному) входу (D-входу) выхода блока 7 сравнени . D-триггер 8 своими выходами управл ет вторыми входами элементов И 4, Таким образом, в зависимости от того, кака из двух погрешностей аппроксимации в группе наибольща , с по влением сигнала на соотв етст- вующем выходе дешифратора 19 группы открываетс либо верхний, либо нижний элемент И 4, при этом открываетс соответствуюш 1Й ключ 5,-и сигнал с выхода преобразовател 3, соответствующий наибольшей из двух погрешностей , по вл етс на общем выходе ключей 5, При этом D-триггер 8, управл емый передним фронтом импульса от дешифратора 19 группы, после окончани фронта не измен ет своего состо ни и таким образом исключаетс возможность ситуации,когда при равны погрешност х аппроксимации оба ключа 5 группы имеют одинаковые состо ни . Таким образом, на выходах ключей 5 формируетс последовательность импульсов , длительность которых равна времени существовани 1 на выходе дешифратора 19, а амплитуда каждого импульса равна наибольшей из двух погрешностей в группе 2. Эти импульсы поступают на вход амплитудного дискриминатора 10, которьй построен по принципу сравнени амплитуды очередного импульса с заполненным значением амплитуды предьщущего импульса и содержит запоминающий блок, импульсный усилитель и пороговый блок (на чертеже не показаны). Если амплитуда входного импульса превышает амплитуду импульса, поступившего в предыдущий момент времени от предыдущей группы, то на-выходе амплитудног
0
5
0
дискриминатора 10 по вл етс сигнал, который разрешает запись двоичного кода счетчика 14 в параллельный регистр 9 адреса. Если амплитуда входного импульса меньше амплитуды импульса от предыдущей группы, то перезапись кода в регистр 9 адреса не осуществл етс . Таким образом, после обегани дешифратором 19 всех групп в старших разр дах регистра 9 адреса, оказываетс зaпиcaнI двоичный код адреса 2 с максимальной погрешностью аппроксимации. В мпадший разр д регистра 9 адреса при каждой перезаписи записываетс адрес канала 1 в группе 2 1 или О в зависимости от состо ни соответствующего D-триггера 8. Адрес канала в группе образуетс при помощи формировател 18, Который представл ет собой логический комм -татор, имеющий n-кoм ryтиpye- мых входов и m log-n адресных входов (где п - количество групп 2, равное половине количества каналов 1), Схема формировател 18 строитс таким образом, что выход принимает логическое состо ние того коммутируемого входа, адрес которого в виде двоичного кода имеетс на адресных входах
формировател 1 дешифратором 19
5. После обегани всех групп 2, при
5
0
5
0
5
по влении логической 1 на последнем выходе дешифратора 19 группы блок 13 запуска закрываетс и работа адаптивного коммутатора останавл ваетс , К этому моменту в ..регистре 9 адреса оказываетс записанным код адреса канала 1 с максимальной погрешностью, С приходом синхронизирующего импульса с блока 16 считывани код адреса переписываетс из регистра -9 адреса в выходной регистр 15, на соответствующем выходе дешифратора 11 адреса по вл етс сигнал, открывающий ключ 6 выбранного канала 1 и сбрасывающий преобразователь 3 в выбранном канале 1. Одновременно синхронизирующий импульс запускает АЦП 17, сбрасывает пам ть амплитудного дискриминатора 10 и открывает блок 13 запуска. Начинаетс следуюшлй цикл работы адаптивного коммутатора, в котором одновременно с поиском канала дл передачи происходит сначала передача адреса канала 1, выбранного в предыдущем циште, и одновременно кодирование сигнала в этом канапе 1,а за- 1 тем передача в канал св зи кода ийформации выбранного в предыдущем цикле канала 1,
Если же суммарна погрешность аппроксимации превышает заданное значение , что имеет место при высокой активности входных сигналов, то пороговый блок 21 срабатывает и коммута- тор переходит в режим безадресной работы с общим маркерным импульсом, Этот переход осуществл етс в момент окончани цикла адаптивной коммутации . При этом срабатывает элемент И 22 и устанавливает триггер 23 в такое положение, что на его первом выходе по вл етс сигнал 1, -при котором в блоке 16 считывани отключаютс разр ды кода адреса и вырабатываетс маркерный импульс,, открываетс элемент И 27, переключатель.24 подключает ко входу дешифратора 11 адреса счетчик 25;, на втором выходе триггера 23 по вл етс О, который закрывает элемент И 26. Начинаетс последовательный опрос каналов 1 с новой частотой. По окончании передачи параметра одного канала 1 счетчик 25 управл ющим сигналом от генератора 28 импульсов через элемент И 27 переключаетс в следующее поло- женне и соответственно будет преобразован и передан код параметра следующего канала 1 , Безадресна передача длитс один цикл, по окончании его сбрасываетс триггер 23, и коммутатор может перейти на адресньш режи работы либо продолжает безадресную передачу в зависимости от входного сигнала порогового элемента 21.
Claims (1)
- Формула изобретениАдаптивный коммутатор телеизмерительной системы, содержащий первый генератор импульсов, блок запуска, выход которого соединен с входом первого счетчика, выходы которого соединены с входами дешифратора, первыми входами формировател кода адреса и первыми входами регистра адреса , ВЫХОДА которого соединены с первыми входами выходного регистра, выходы которого соединены с первыми входами блока считывани , вторые входы которого соединены с выходами ана лого-цифрового преобразовател , первый выход блока считывани вл етс выходом коммутатора, второй выход соединен с вторым входом выходногорегистра и первыми входами аналого- цифрового преобразовател , блока запуска и амплитудного дискриминатора , выход которого соединен с вторым входом регистра адреса, дешифратор адреса, в каждой группе из двух информационных каналов - триггер и блок сравнени , выход которого соединен с первым входом триггера, и в каждом информационном канале группы ютюч, элементы И и преобразователь погрешности аппроксимации, выход которого соединен с певрым входом первого ключа и одноименным входом блока сравнени , выход элемента И соединен с вторым входом первого ключа, выходы первых ключей всех информационных каналов объединены и подключены к второму входу амплитудного дискриминатора, выходы дешифратора соединены с объединенными первыми входами элементов И и вторым входом триггера соответствующих групп информационных каналов, первый и второй выходы триггера группы соединены соответственно с вторым входом элемента И первого информационного канала группы и вторым входом элемента И , второго информационного канала групп и соответствующим вторым входом формирователи кода адреса.,выход которого соединен с третьим входом регистра адреса , выходы.дешифратора адреса соединены с объединенными первыми входами вторых ключей и преобразователей погрешности аппроксимации соответствующих информационных каналов, вторые объединенные входы которых вл ютс соответствующими входами коммутатора , выходы вторых ключей всех информационных каналов объединены и подключеШ) к второму входу аналсэго- цифрового преобразовател , второй/ вход блока запуска подключен к по. следнему выходу дешифратора, отличающийс тем, что, с целью повышени быстродействи и точности коммутатора, в него введены второй генератор импульсов, второй счетчик, сумматор, пороговый блок, переключатель , триггер и элементы И, выходы первого и второго генераторов импульсов соединены с первыми входами одноименных элементов И, выходы которых соединены соответственно с третьим входом блока запуска и входом второг счетчика, выходы второго счетчика соединены с первыми входами переклю9 1508260Iчател , вторые входы и выходы которо- мента И и третьими входами переклю- го подключены соответственно к вы- чател и бпока считывани , второй ходам выходного регистра и входам де- -выход триггера соединен с вторыми Шифратора адреса, выход сумматора че- входами первого элемента И и третье- рез пороговый блок соединен с первым .го элемента И, третий вход которого входом третьего элемента И, выход ;подключен к второму выходу блока которого соединен с первым входом считывани , входы сумматора подклю- триггера,, второй вход которого под- чены к выходам преобразователей по- ключен к последнему выходу дешифра- 10 грешности аппроксимации соответствую- тора адреса, первый выход триггера щих информационных каналов, соединен с вторым входом второго эле
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884369637A SU1508260A1 (ru) | 1988-01-26 | 1988-01-26 | Адаптивный коммутатор телеизмерительной системы |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884369637A SU1508260A1 (ru) | 1988-01-26 | 1988-01-26 | Адаптивный коммутатор телеизмерительной системы |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1508260A1 true SU1508260A1 (ru) | 1989-09-15 |
Family
ID=21352100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884369637A SU1508260A1 (ru) | 1988-01-26 | 1988-01-26 | Адаптивный коммутатор телеизмерительной системы |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1508260A1 (ru) |
-
1988
- 1988-01-26 SU SU884369637A patent/SU1508260A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 87.7597, кл, G 08 С 19/28, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1508260A1 (ru) | Адаптивный коммутатор телеизмерительной системы | |
US4046963A (en) | Times slot switching | |
US4352181A (en) | Device for synchronising multiplex lines in a time-division exchange | |
SU1492362A2 (ru) | Адаптивный коммутатор телеизмерительной системы | |
SU1309071A1 (ru) | Адаптивный коммутатор системы телеизмерений | |
RU1785020C (ru) | Адаптивный коммутатор телеизмерительной системы | |
SU710104A1 (ru) | Коммутатор | |
SU1727213A1 (ru) | Устройство управлени доступом к общему каналу св зи | |
SU961123A1 (ru) | Дискретна лини задержки | |
SU1751859A1 (ru) | Многоканальный преобразователь последовательного кода в параллельный | |
SU1327173A1 (ru) | Устройство дл магнитной записи информации | |
SU1149255A1 (ru) | Устройство дл управлени многоканальной измерительной системой | |
SU720507A1 (ru) | Буферное запоминающее устройство | |
SU705490A1 (ru) | Адаптивное телеметрическое устройство | |
SU1541622A1 (ru) | Устройство дл сопр жени вычислительной машины с аппаратурой передачи данных | |
SU1270897A1 (ru) | Преобразователь параллельного кода в последовательный | |
RU1837348C (ru) | Устройство дл передачи и приема информации | |
SU1654855A2 (ru) | Адаптивный коммутатор телеизмерительной системы | |
SU1529461A1 (ru) | Устройство дл индикации экстремального значени последовательности цифровых величин | |
SU1115086A1 (ru) | Устройство дл приема и обработки избыточных сигналов | |
SU1167638A1 (ru) | Устройство дл приема избыточной информации | |
SU604160A1 (ru) | Устройство автоматического выравнивани времени распространени при передаче дискретных сообщений по параллельным каналам | |
SU1280423A1 (ru) | Устройство дл сжати и передачи телеметрической информации | |
SU1077050A1 (ru) | Устройство дл мажоритарного декодировани двоичных кодов | |
SU1709368A1 (ru) | Устройство сжати аналоговой информации |