SU1492362A2 - Адаптивный коммутатор телеизмерительной системы - Google Patents

Abstract

Изобретение относитс  к телеизмерени м и может быть использовано в адаптивных системах св зи и управление,  вл етс  дополнительным к изобретению по авт. свид. N877597. Цель изобретени  - расширение области применени  за счет принудительного подключени  малоактивных каналов. Поставленна  цель достигаетс  введением блока 20 ключей, блока 22 сравнени  кодов, счетчика 21, элемента 26, задержки, таймера 23, элемента 4, 24 и элемента ИЛИ 25. 1 ил.

Description

О)

гч

Изобретение относитс  к телеизмерени м и может быть использовано в адаптивных системах св зи и управлени ,  вл етс  усовершенствованием изобретени  по авт.св. № 877597.

Цель изобретени  - расширение области применени  за счет принудительного подключени  малоактивных каналов .

На чертеже представлена структурна  схема адапативного коммутатора телеизмерительной системы.

Адаптивный коммутатор содержит информационные каналы 1, попарно объ единенные в группы 2, каждый информационный канал 1 состоит из преобразовател  3 погрешности аппроксимации , злемента И 4, управл ющего ключа 5, ключа 6, Кажда  группа 2, KDO- ме двух информационных каналов, содержит блок 7 сравнени . D-триг- гер 8. Кроме того, адаптивный коммутатор содержит регистр 9 адреса, амплитудный дискриминатор 10. дешифратор II адреса, генератор 12 импульсов , блок 13 запуска/двоичный счетчик 14, выходной регистр 15, блок 16 считывани , аналого-цифровой преобраO

0

5

шифратора 19, на выходах которого поочередно при каждой смене двоичного кода по вл ютс  логическа  1, воздействующа  на синхронизирующий вход 0--триггера 8 и на вторые входы элемента И 4 соответствующей группы 2. При этом D-триггер 8 принимает состо ние подключенного к его информационному входу выхода блока 7, Выходы D-триггера 8 управл ют первыми входами элементов И 4. Таким образом, в зависимости от того, кака  из двух погрешностей аппроксимации в группе наибольша , с по влениен сигнала на соответствующем выходе дешифратора 19 открываетс  либо верхний, либо нижний элемент И 4, при этом открываетс  соответствующий ключ 5, и сигнал с выхода преобразовател  3, соответствующий наибольшей из двух погрешностей , по вл етс  на общем выходе ключей 5. При этом D-триггер 8, управл емый передним фронтом импульса от дешифратора 19, после окончани  фронта не измен ет своего состо ни , и таким образом, исключаетс  возможность ситуации, когда при равных погрешност х аппроксимации оба

зователь 17, формирователь 18 мульти- 30 ключа 5 имеют одинаковые состо ни .

Таким образом, на выходах ключей 5 формируетс  последовательность импульсов .

плексора кода адреса, дешифратор 19 группы, блок 20 ключей, счетчик 21,; блок 22 сравнени  кодов, таймер 23, элемент И 24, элемент ИЛИ 25, элемент 26 задержки.

Адаптивный коммутатор работает следующим образом.

На выходах преобразовател  3 непрерывно формируютс  сигналы, пропор-. циональные текущей погрешности аппроксимации измер емого параметра. Выходные сигналы каждой пары преобразователей 3, образующих группу 2, сравниваютс  между собой при помощи

35

40

длительность которых равна времени существовани  логической 1 на выходе дешифрато ра 19, а амплитуда каждого импульса равна наибольшей из двух погрешностей в группе 2. Эти импульсы поступают на вход амплитудного дискриминатора 10, который построен по принципу сравнени  амплитуды очередного импульса с запомненным значением амплитуды предыдущего импульса и содержит блок пам ти, импульсный усилитель и пороговый блок (не YiOKaблока 7, на выходе которого по вл ет-45 заны).Если амплитуда входного сигнас  логическа  1, если сигнал от верхнего по схеме преобразовател  3 превьш1ает сигнал от нижнего. При обратной ситуации на выходе блока 7 по вл етс  логический О.

Синхронизирующий импульс с выхода блока 16 открывает блок 13, который состоит из элемента И и управл ющего триггера с радиальными входами (не показаны).

Импульсы от генератрра 12 через открытый блок 13 поступают на вход счетчика 14,. Двоичный код с выходов счетчика 14 поступает на входы де50

55

ла превьш1ает амплитуду сигнала, поступившего в предыдущий момент времени от предыдущей группы, то на выходе дискриминатора 1 О по вл етс  сигнал, который разрешает запись двоичного кода счетчика 14 в регистр 9. Если амплитуда входного импульса меньше амплитуды импульса от предыдущей группы, то перезапись кода в регистр 9 не осуществл етс . Таким образом, после опроса дешифратора 19 всех групп в старших разр дах регистра 9 оказываетс  записанным двоичный код адреса группы 2 с максимальной

Таким образом, на выходах ключей 5 формируетс  последовательность импульсов .

5

0

длительность которых равна времени существовани  логической 1 на выходе дешифрато ра 19, а амплитуда каждого импульса равна наибольшей из двух погрешностей в группе 2. Эти импульсы поступают на вход амплитудного дискриминатора 10, который построен по принципу сравнени  амплитуды очередного импульса с запомненным значением амплитуды предыдущего импульса и содержит блок пам ти, импульсный усилитель и пороговый блок (не YiOKa0

5

ла превьш1ает амплитуду сигнала, поступившего в предыдущий момент времени от предыдущей группы, то на выходе дискриминатора 1 О по вл етс  сигнал, который разрешает запись двоичного кода счетчика 14 в регистр 9. Если амплитуда входного импульса меньше амплитуды импульса от предыдущей группы, то перезапись кода в регистр 9 не осуществл етс . Таким образом, после опроса дешифратора 19 всех групп в старших разр дах регистра 9 оказываетс  записанным двоичный код адреса группы 2 с максимальной

514

погрешностью аппроксимации. В младший разр д регистра 9 при каждой перезаписи записываетс  адрес канала 1 в группе 2 (1 или О в зависимости от состо ни  соответствующего D-триггера 8).Адрес канала в группе образуетс  при помо11;и формировател  18, который предствл ет собой логический коммутатор, имеющий п-ком- мутируемых входов и m адресных входов, где п - количество .. групп 2, равное половине количества каналов 1, Схема формировател  18 строитс  таким образом, что выход принимает логическое состо ние того коммутируемого входа, адрес которого в виде двоичного кода имеетс  на адресных входах формировател  18. Пос- jie опроса дешифратором 19 всех групп 2 при по влении логической 1 на последнем выходе дешифратора 19 блок 1 закрываетс  и работа адаптивного коммутатора останавливаетс . К этому моменту в регистре 9 оказываетс  за- писанным код адреса канала с максимальной погрешностью. С приходом синхронизирующего импульса с блока 16 код адреса переписываетс  из регистра 9 в выходной регистр 15, на соот- ветствующем выходе дешифратора 1 1 по вл етс  сигнал, открывающий ключ 6 выбранного канала 1 и сбрасывающий преобразователь 3 в выбра} ном канале 1 , Одновременно синхронизируюш 1Й импульс запускает аналого-цифровой преобразователь 17, сбрасывает Пам ть амплитудного дискриминатора 10 и открывает блок 13. Начинаетс  следующий цикл работы адаптивного ком- мутатора, в котором одновременно с поиском канала дл  передачи происходит сначала передача адреса канала, выбранного в предыдущем цикле, и одновременно кодирование сигнала в этом канале, а затем передача в канал св зи кода информации выбранного в предыдущем цикле канала.

Однако при общей высокой активности входных сигналов может возникнуть ситуаци , когда малоактивный канал не опрашиваетс ,, что может привести к по влению недопустимой погрещности аппроксимации и затруднит в р де случаев использование информации этого канала. Дл  исключени  этого  влени  в устройстве используетс  схема контрол . Контроль осуществл етс  последовательно , начина  с любого канала

Q 5 о 5 О о g

n

5

в зависимости от состо ни  счетчика 21 , Код адреса с выхода регистра 15 поступает на входы блока 22, где происходит сравнение кода выбранного канала и кода контролируемого канала, поступающего с выходов счетчика 21. Если за максимально возможное врем , определ емое таймером 23, на выходе выходного регистра 15 по витс  код, одинаковый с кодом на выходе счетчика 21, то на выходе блока 22 по витс  сигнал, переключающий через элемент ИЛИ 25 счетчик 21 на следующий канал дл  контрол .

Одновременно сбрасываетс  в начальное состо ние таймер 23, Если врем , определ емое таймером 23, не достаточно дл  по влени  адреса контролируемого канала, то сбрасывает таймер 23, и с приходом синхронизирующего импульса с блока 16 с помощью элемента И 24 и блока 20 ключей адрес контролируемого канала записываетс  в регистр 13 и затем поступает на вход блока 16, после чего на выход поступает информаци  от контролируемого канала. Сигнал от элемента И 24 воздействует через элемент 26 задержки и элемент ИЛИ 25 на счетчик 21 и таймер 23, переключа  счетчик 21 на следующий контролируемый канал и сбрасывает таймер 23 в начальное состо ние. Врем  задержки, вырабатываемое элементом 26, определ етс  временем, необходимым дл  , считывани  информации„

Claims (1)

1. Формула изобретени 

   Адаптивный коммутатор телеизмерительной системы по авт.св. № 877597, отличающийс  тем, что, с целью расширени  области применени  за счет принудительного подключени  малоактивных каналов, в него введены блок ключей, блок сравнени  кодов , дополнительный счетчик, элемент задержки, таймер, элемент И и элемент ИЛИ, между выходами регистра адреса и информационными входами выходного регистра подключен своими управл ющими входами групп и выходами соответственно блок ключей, информационные входы которого объединены с первыми входами блока сравнени  кодов и подключены к одноименным выходам дополнительного счетчика, выход блока считьшани  соединен с первым

   714923628

   входом элемента И, второй вход кото- мент задержки с первым входом элемен- рого подключен к выходу таймера, вы- та ИЛИ и непосредственно с управл ю- ход элемента ИЛИ соединен с входами щим входом блока ключей, выходы выдополнительного счетчика и таймера,, ходного регистра соединены с вторы- выход элемента И соединен через эле- ми входами блока сравнени  кодов.