SU710104A1 - Коммутатор - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано при построении временных коммутационных устройств в универсальных вычислительных системах высокой производительности.

Известны в вычислительных система коммутаторы дл  последовательной передачи дискретной информации, содержащие элементы сравнени , задающие регистры и регистры дл  приема и выдачи дискретной информации. Управление передачей и коммутацией двоичных сигналов осуществл етс  с помощью-двух групп переключат ел ётй, кажда  из которых содержит п подгрупп с трем  ключами в каждой, мажоритарного элемента, двух элементов ИЛИ и двух элементов задержки, а также . соответствующих элементов сравнени  первые входы каждого из которых подключены к выходам шифратора, а вторые входы - к выходам соответствующего задающего регистратора

Основным недостатком данного устройства  вл етс  низкое быстродействие , вызванное тем, что при последовательной передаче дискретной информации требуетс  одновременна  коммутаци  единичных и нулевых сигналов.

С целью повьиаен и  быстродействи  в коммутаторе, содержащем п--разр. д ный приемный регистр, т-разр дный выходной регистр, единичные разр дные входы которого соединены с выходами соответствующих элементов сравнени , первые входы каждого из которых подключены к log sr; выходам шифратора, а вторые входы - к выходам соответствующего задающего регистра , а также два элемента ИЛИ, два элемента задержки, мажоритарный элемент и две группы переключателей, кажда  из которых содержит п подгруп с трем  ключами в каждой, i-ый единичный разр дный выход приемного регистра соединен с информационным входом первого ключа i-ой подгруппы первой группы переключателей, информационным входом второго ключа i-ой подгруппы второй группы переключателей и 1-ым входом мажоритарного элемента , а i-ый нулевой разр дный выход приемного регистра подключен -к информационному входу второго ключа 1-ой подгруппы первой группы переключат .елей и информационному входу первого ключа i-ой подгруппы второй группы переключателей. При этом первый выход мажоритарного элемента соединен с управл ющими входами ключей первой подгруппы первой группы переключателей , а второй выход - с управл ющими входами ключей первой подгруппы второй группы переключателей, в каждой группе переключателей выход первого ключа предыдущей подгруппы соединен с управл ющими входами ключей последующей подгруппы, а выходы первых ключей последних подгрупп соединены с входами первого элемента ИЛИ, выходы вторых ключей соотзетствующих подзгрупп переключателей объединены и подключены к соответствующему входу, шифратора. Выходы шифратора соединены с входами второго элемента ИЛИ, выход которого через первый элемент задержки подключен к входам третьих ключей всех подгрупп переключателей, выход третьего ключа i-ой подгруппы первой группы переключателей соединен с i-ым единичным разр дным входом приемного регистра, а выход третьего ключа i-ой подгруппы второй группы переключателей подключен к 1-ому нулевому разр дному входу приемного регистра . Выход первого элемента ИЛИ через второй элемент задержки соединен с входами сброса приемного и выходного регистров, первый управл ющий вход последнего из которых подключен к выходу первого ключа последней подгруппы переключателей, а второй упрал ющий .вход соединен с выходом первого ключа .последней подгруппы первой группы переключателей.

На чертеже представлена функциональна  схема, коммутатора.

Коммутатор содержит п-разр дный приемный регистр 1, т-разр дный выходной регистр 2, единичные разр дные входы которого соединены с выходами соответствующих элементов сравнени  3-1-3-т. Первые входы каждого элемента сравнени  подключены к Idgjn выходам шифратора 4, а вторые .входы - к выходам соответствующего задающего регистра 5 (на чертеже задающие регистры 5-1-5-т) . Комглутатор содержит также мажоритарный элемент 6, элементы ИЛИ.7 и 8, элементы задержки 9 и 10 и две группы переключателей 11 и 12. Кажда  из групп переключателей -содержит Г; подгрупп: и 12-1-12-п„ Е одну подгруппу вход т три ключа 13-1-13-3

При передаче информации из приемного регистра 1 в выходкой регистр 2 согласно программе ко.лм тации в задающих регистрах 5-1, 5-2, .. , , , коммутатор работает следующим образо

Записанный в приемном регистре п разр дный код поступает на все входы мажоритарного элемента 6, имеющего порог срабатывани  п/2. Если в п-разр дном коде количество единиц больще, чем п/2, то на выходе 14-1 мажоритарного элемента присутствует

потенциал. Он поступает на управл ющие входы ключей 13-1, 13-2, 13-3 подгруппы 11-1 группы переключателей 11. Когда в первом разр де приемного регистра записана логическа  единица , то открыт в подгруппе 11-1 ключ 13-1, с которого потенциал поступает на вход ключа 13-1 подгруппы 11-2. Если в первом разр де приемного регистра зафиксирован логический нол то потенциал с соответствующего выхода проходит через открытый ключ 13-2 и поступает на первый вход шифратора 4. На выходах шифратора образуетс  двоичный код 00...01, который соответствует номеру разр да (в данном .случае первому) , хран щему логический ноль. Далее образованный двоичный код поступает на входы элементов сравнени  3-1, 3-2,..., 3-т.

8них происходит сравнение с кодами, записанными в задающих регистрах 5-1, 5-2,..., 5-)т. Когда произойдет совпадение, сигнал с соответствующих элементов сравнени  записываетс  в необходимые разр даг .выходного регистра 2. Одновременно с этим на выходе элемента ИЛИ 8. по вл етс  потенциал , который через элемент задержки

9и открытый ключ 13-3 подгруппы 11-1 перебрасывает первый разр д приемного регистра 1 в единичнйе состо ние. В результате этого в подгруппе 11-1 открываетс  ключ 13-1 потенциал с которого поступает на управл ющие входы ключей подгруппы 11-2. Следовательно, потенциал с выхода 14-1 мажоритарного элемента 6 проходит аналогичным образом через остальные подгруппы (11-2,- 11-3,..., 11-п) группы переключателей 11, причем врем  затрачиваетс  только на. передачу нулевых значений в разр дах приемного регистра и информаци  из приемного регистра перезаписываетс  в выходной регистр в обратном коде.

Потенциал, по вившийс  в конце передачи на выходе ключа 13-1 подгруппы 11-п, .поступает на второй управл ю дий вход выходного регистра 2, По этому сигналу с выходного регистра происходит считывание информации в виде инверсного т-разр дного кода. Сброс в ноль приемного регистра 1 и выходного регистра 2 происходит через элемент задержки 10 сигналом с выхода элемента ИЛИ 7.

Claims (1)

1. Евреинов Э.В. и др. Однородные универсальные вычислительные системы высокой производительности, Наука, Новосибирск,, 1966, с. 45 (прототип).

W-2