KR840005958A - 디지탈 전송시스템의 정열기 - Google Patents

디지탈 전송시스템의 정열기 Download PDF

Info

Publication number
KR840005958A
KR840005958A KR1019830003977A KR830003977A KR840005958A KR 840005958 A KR840005958 A KR 840005958A KR 1019830003977 A KR1019830003977 A KR 1019830003977A KR 830003977 A KR830003977 A KR 830003977A KR 840005958 A KR840005958 A KR 840005958A
Authority
KR
South Korea
Prior art keywords
data
storage device
bytes
address
read
Prior art date
Application number
KR1019830003977A
Other languages
English (en)
Inventor
제임즈 마운틴 피터
Original Assignee
비비안 엘리자베스 아이리시
브리티시 텔레코뮤니케이션즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비비안 엘리자베스 아이리시, 브리티시 텔레코뮤니케이션즈 filed Critical 비비안 엘리자베스 아이리시
Publication of KR840005958A publication Critical patent/KR840005958A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
    • H04J3/0629—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators in a network, e.g. in combination with switching or multiplexing, slip buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Optical Communication System (AREA)
  • Communication Control (AREA)

Abstract

내용 없음

Description

디지탈 전송시스템의 정열기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 시간절환 능력을 가진 단일 채널 정열기의 계통도.
제2도는 모든 체널들사이에 시간 및 질호나을 가진 8×8정열기의 계통도.
제3도는 제1,2도에 도시한 정열기에 사용된 버퍼 스토어를 예시하는 계통도.

Claims (6)

  1. h바이트의 데이타를 m바이트로 이루어진 프레임에 저장하고, n〉m인 경우데이타가 인입 데이타와 연합된 타이밍 신호의 제어하에 순차적으로 기록되도록 정열되는 저장 장치와, 판독될 바이트 들에 대한 리이드 어드레스들을 발생시키고, 발생된 리이드 어드레스가 그 이전 또는 이후 프레임의 해당 어드레스로 부터 판독을 행하도록 현재의 라이트 어드레스와 규정된 관계를 이루고 있을 때 정열되는 논리 회로를 포함하며 상기 저장 장치로 부터의 데이타 판독을 제어하기 위한 장치로 구성된 디지탈 전송시스템에 사용하기 위한 시간 절환능력을 지닌 정열기.
  2. 제1항에 있어서, m이 32개의 바이트이고, 이 43인 특징을 지닌 정열기.
  3. 제1,2항의 어느한항에 있어서, 논리 회로가 저장 장치로 기록된 각 바이트용 라이트 어드레스를 수신하는 연산논리유닛으로 구성되고, 이 논리회로는 상기 리이드 어드레스를 발생시키게 프로세서 및 국지 클럭의 제어하에 동작하는 특징을 지닌 정열기.
  4. 제1,2,3항중 어느 한항에 있어서, 인입 데이타신호들로부터 클럭신호들을 추출하기 위한 클럭 추출 회로를 포함하고, 이 회로는 데이타신호들을 상기 저장 장치의 데이타 입력에로 지향시키고 이 저장장치에로의 데이타 기록을 제어하기 위한 타이밍 신호를 제공하는 특징을 지닌 정열기.
  5. 제1,2,3,4항중 어느한항에 있어서, 저장장치는 각기 어떤 바이트의 데이타를 저장하게 구성된 직렬 입력병렬 출력시프트 레지스터 배열로 이루어진 특징을 지닌 정열기.
  6. 제5항에 있어서, 독립적인 디코더들이 상기 배열과 연합되고 상기 레지스터용의 리이드 및 라이트 어드레스들을 제공하게 정열된 특징을 지닌 정열기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019830003977A 1982-08-26 1983-08-25 디지탈 전송시스템의 정열기 KR840005958A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8224481 1982-08-26
GB8224481 1982-08-26

Publications (1)

Publication Number Publication Date
KR840005958A true KR840005958A (ko) 1984-11-19

Family

ID=10532528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830003977A KR840005958A (ko) 1982-08-26 1983-08-25 디지탈 전송시스템의 정열기

Country Status (15)

Country Link
US (1) US4535446A (ko)
EP (1) EP0102810B1 (ko)
JP (1) JPS5989099A (ko)
KR (1) KR840005958A (ko)
AU (1) AU558405B2 (ko)
BR (1) BR8304595A (ko)
CA (1) CA1212743A (ko)
DE (1) DE3367994D1 (ko)
DK (1) DK390683A (ko)
ES (1) ES525130A0 (ko)
FI (1) FI833041A (ko)
NO (1) NO833046L (ko)
NZ (1) NZ205365A (ko)
PT (1) PT77252B (ko)
ZA (1) ZA836138B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2151437B (en) * 1983-12-13 1987-04-29 Plessey Co Plc Frame aligner for use in telecommunication exchange systems
NL8502023A (nl) * 1985-07-15 1987-02-02 Philips Nv Werkwijze voor het schakelen van tijdsloten in een tdm-signaal en inrichting voor het uitvoeren van de werkwijze.
US4736362A (en) * 1985-07-26 1988-04-05 Advanced Micro Devices, Inc. Programmable data-routing multiplexer
JPH0666766B2 (ja) * 1985-10-11 1994-08-24 日本電気株式会社 フレ−ムアライナ回路
JPS62188444A (ja) * 1986-02-13 1987-08-18 Nec Corp フレ−ム位相同期回路
US4771418A (en) * 1986-07-28 1988-09-13 Advanced Micro Devices, Inc. Time-slot assigner multiplexer
US5081575A (en) * 1987-11-06 1992-01-14 Oryx Corporation Highly parallel computer architecture employing crossbar switch with selectable pipeline delay
CA1311818C (en) * 1987-12-29 1992-12-22 Nec Corporation Time division switching for multi-channel calls using two time switch memories acting as a frame aligner
JP2512786B2 (ja) * 1988-07-18 1996-07-03 富士通株式会社 位相整合回路
US5271006A (en) * 1989-07-19 1993-12-14 Hitachi, Ltd. Frame aligner and method and system for control thereof
CH679818A5 (ko) * 1989-10-06 1992-04-15 Alcatel Str Ag
JP2804126B2 (ja) * 1989-11-10 1998-09-24 株式会社日立製作所 フレーム位相変換方法および信号伝送方法
JPH0799831B2 (ja) * 1990-10-08 1995-10-25 株式会社東芝 Ａｔｍ通信システム用単位セルスイッチ
US5416778A (en) * 1992-06-26 1995-05-16 U.S. Philips Corporation Digital radio communication system and primary and secondary station for use in such a system
JPH06261015A (ja) * 1993-01-11 1994-09-16 Mitsubishi Electric Corp フレーム位相同期装置及びフレーム位相同期方法及び時分割多重フレーム位相同期装置
US5515371A (en) * 1994-10-26 1996-05-07 Adtran Timeslot interleaving delay compensation (bonding) mechanism for time division multiplexed digital communication network
DE19722433A1 (de) 1997-05-28 1998-12-03 Siemens Ag Verfahren und Vorrichtung zur Übertragung eines kontinuierlichen Datenstroms in paketierter Form
US6724846B1 (en) * 2000-04-28 2004-04-20 Hewlett-Packard Development Company, L.P. Simple, high performance, bit-sliced mesochronous synchronizer for a source synchronous link

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH501344A (de) * 1969-07-14 1970-12-31 Standard Telephon & Radio Ag Verfahren zur Durchschaltung von PCM-Kanälen in einer zentralgesteuerten elektronischen Fernmelde-Vermittlungsanlage
US3637941A (en) * 1970-07-13 1972-01-25 Gte Automatic Electric Lab Inc Integrated switching and transmission network for pulse code modulated signals
FR2119152A5 (ko) * 1970-12-22 1972-08-04 Lannionnais Electronique
US3903371A (en) * 1974-07-01 1975-09-02 Bell Telephone Labor Inc Common control framing detector
JPS5428516A (en) * 1977-08-08 1979-03-03 Nippon Telegr & Teleph Corp <Ntt> Channel converter
US4224474A (en) * 1978-09-28 1980-09-23 Western Geophysical Co. Of America Method and apparatus for demultiplexing multiplexed seismic data
US4312063A (en) * 1979-09-27 1982-01-19 Communications Satellite Corporation TDM Data reorganization apparatus

Also Published As

Publication number Publication date
DE3367994D1 (en) 1987-01-15
DK390683A (da) 1984-02-27
PT77252B (en) 1986-02-12
AU1810183A (en) 1984-03-01
BR8304595A (pt) 1984-04-03
EP0102810B1 (en) 1986-11-26
AU558405B2 (en) 1987-01-29
DK390683D0 (da) 1983-08-26
US4535446A (en) 1985-08-13
ES8405568A1 (es) 1984-06-16
EP0102810A1 (en) 1984-03-14
ES525130A0 (es) 1984-06-16
NZ205365A (en) 1986-03-14
NO833046L (no) 1984-02-27
ZA836138B (en) 1984-04-25
FI833041A (fi) 1984-02-27
CA1212743A (en) 1986-10-14
JPS5989099A (ja) 1984-05-23
FI833041A0 (fi) 1983-08-25
PT77252A (en) 1983-09-01

Similar Documents

Publication Publication Date Title
KR840005958A (ko) 디지탈 전송시스템의 정열기
KR850004684A (ko) 반도체 기억 장치
KR850003649A (ko) 2진신호가 포함된 텔레텍스트류 신호용 디코더
KR850003610A (ko) 반도체 메모리 장치
JPS6462743A (en) Memory access controller
KR910015144A (ko) 매체 호출 제어기
JPS5345120A (en) Video special effect device
ES457007A1 (es) Un sistema de elaboracion de datos.
JPS54134934A (en) Semiconductor memory device
JPS56156978A (en) Memory control system
KR880011656A (ko) 레지스터 회로
KR910006852A (ko) 메모리 제어 시스템 및 방법
JPS57127997A (en) Semiconductor integrated storage device
JPS5787288A (en) Video signal processing device
SU486316A1 (ru) Устройство дл сортировки данных
SU560228A1 (ru) Устройство дл передачи информации из основной пам ти в каналы ввода-вывода
SU1488876A1 (ru) Буферное запоминающее устройство
JPH01269150A (ja) バッファリング装置
KR950009237B1 (ko) 동기식 반도체 메모리 장치의 데이타 처리방법
JPS56162166A (en) Data transfer system
KR930001217A (ko) 반도체 기억장치
JPS56109091A (en) Time slot replacing system
SU765878A1 (ru) Долговременное запоминающее устройство
SU842956A1 (ru) Запоминающее устройство
JPS5719856A (en) Memory control system

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid