JPS62188444A - フレ−ム位相同期回路 - Google Patents

フレ−ム位相同期回路

Info

Publication number
JPS62188444A
JPS62188444A JP61030063A JP3006386A JPS62188444A JP S62188444 A JPS62188444 A JP S62188444A JP 61030063 A JP61030063 A JP 61030063A JP 3006386 A JP3006386 A JP 3006386A JP S62188444 A JPS62188444 A JP S62188444A
Authority
JP
Japan
Prior art keywords
phase
signal
data
frame
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61030063A
Other languages
English (en)
Inventor
Hideaki Funae
船江　英章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61030063A priority Critical patent/JPS62188444A/ja
Publication of JPS62188444A publication Critical patent/JPS62188444A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し陀業上の利用分野〕 本発明は同期網における伝送路終端装置において、伝送
路側から入力さ扛るデータの位相の時間的変動を吸収し
、フレーム位相同期をとる機能を持った回路に関するも
のである。
〔従来の技術〕
同期網における伝送路終端装置では、入力信号ワンダー
を吸収し、フレーム位相同期をとるため。
伝送路側から入力される信号からタイミングを抽出し、
このタイミングで波形変換された信号を、エラスティッ
クメモリと呼は汎る。ｉｓ込みタイミングと読み出しタ
イミングとをそｎぞ几独立に設定できる機能を持った記
憶素子を用いて装置内マスタークロックに同期させて送
り出しているが。
実際には伝送路側から抽出されるタイミングクロックに
伝送路において周囲の温度変化や局側の電源質物等にエ
リ、時間的な変動を伴う為、データの読み出し位相と書
き込み位相の安定な関係が破らｎることがあり、こｎを
制御する為の回路が必要になってくる。第３１ン１は従
来の例を示し、吉き込みデータ１０１ｔ’！エラステイ
ツクメモリ１に入り、ここに書き込まれるデータの位相
と読み出すデータの位相を位相比較回路３で比較し、そ
の比較結果により、書き込み側の位相と読み出し側の位
相金ずらすか否か、つ１すｉｔ込みデータ１０１及び害
き込み位相信号１０６を遅延回路６，７に通すか否かの
選択を選択回路４．５で行う。
〔発明が解決しょうとする問題点〕
従来回路では、伝送路側から受爪したｌフレーム分のデ
ータをエラスティックメモリに曹き込み。
そのフレームの生卵を書き込み位相の基準として読み出
し側の位相と位相比較を行い、その比較結果をもとに、
書き込みデータ及び￥ｉＦキ込み位相信号を遅延回路に
通すか否かを判断するという方法で制御を行っている為
、どうしても一定のピット数の遅延回路が必要不可欠で
あり、ハードウェアの増大を招くという欠点があった。
〔問題点を解決するための手段〕
本発明のフレーム位相同期回路は、入力信号のワングー
吸収及びフレーム位相同期音とる為の１つのエラスティ
ックメモリと、このエラスティックメモリの書き込み、
読み出し位相の関係全監視する位相比較回路と、前記の
エラスティックメモリに、２フレーム単位でデータを書
き込む制御を行う１フレーム分の位相差を持った２種類
の書き込み位相信号から位相比較の為の：２卑となる信
号全選択する選択回路とを具備すること全特徴とする。
〔実施例〕
次に５本発明について図面上参照して説明する。
第１図は本発明の一実施例を示すブロック崗である。又
第２因はこの実施例の動作金示すタイムチャートである
。
入力されたデータ１０１Ｈエラステイツクメモ１７１に
入り、最初、書き込み位相信号１０６ｔ−￥準として誉
き込まれる。この時１位相比較回￥！ｒ３での位相比較
は信号１０６と読み出し位相信号１０５の間で行われて
おり、その間の位相が重なった時、ｌフレーム分遅れた
誉き込み位相信号１０７を選択回路２で選択し以後、こ
の位相信号１０７を基準として、データ全書き込む。１
０３はデータの書込みを行うか否か全制御する書込み制
御信号であり、１フレームの内に伺ビット書くかを制御
する。本実施例ではｌフレームの内ｎビットのブータラ
臀＜ものとして図示する。１０４はデータの読出しを行
うか否かを制御する読出し制御信号であり、信号１０３
に相当するものである。
［発明の効果］ 以上の説明から明らかな様に、本発明は、マルチフレー
ムをカウントするカウンターの異なる出力ビンから容易
に得ることのできる１フレーム分、位相のずれた２種類
の書き込み位相信号上用意し。
エラスティックメモリに書き込むデータ数を２フレーム
単位とすることに工り、ハードウェア構成が簡素化され
、ＩＣ数が減少するという効果を有する。
【図面の簡単な説明】
第１図は本発明の実施例のブロック図、第２図は第１図
に示す実施例の動作を示すタイムチャート、　Ｗ、３図
は従来回路のブロック図である。 】・・・・・・エラスティックメモリ、２・・・・・・
選択回路。 ３・・・・・・位相比較回路、１０１・・・・・・Ｗき
込みデータ、１０２・・・・・・読み出しデータ、１ｏ
３・旧・・曹き込み制御信号、１０４・・・・・・絖み
出し制御信号、１０５・・・・・・読み出し位相信号、
１０６・・・・・・書き込み位相信号、１０７・・・・
・・書き込み位相信号、１ｏ８・・・・・・データ書込
みクロック、１’０９・・・・・・データ読み出しクロ
ック。 代理人　弁理士　　内　原　　　皆 埠／回 ｌ

Claims (1)

    【特許請求の範囲】
  1. 入力信号のワンダー吸収及びフレーム位相同期をとる為
    の１つのエラスティックメモリと、このエラスティック
    メモリの書き込み、読み出し位相の関係を監視する位相
    比較回路と、前記のエラスティックメモリに、２フレー
    ム単位でデータを書き込む制御を行う１フレーム分の位
    相差を持った２種類の書き込み位相信号から位相比較の
    為の基準となる信号を選択する選択回路とを具備するこ
    とを特徴とするフレーム位相同期回路。
JP61030063A 1986-02-13 1986-02-13 フレ−ム位相同期回路 Pending JPS62188444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61030063A JPS62188444A (ja) 1986-02-13 1986-02-13 フレ−ム位相同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61030063A JPS62188444A (ja) 1986-02-13 1986-02-13 フレ−ム位相同期回路

Publications (1)

Publication Number Publication Date
JPS62188444A true JPS62188444A (ja) 1987-08-18

Family

ID=12293352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61030063A Pending JPS62188444A (ja) 1986-02-13 1986-02-13 フレ−ム位相同期回路

Country Status (1)

Country Link
JP (1) JPS62188444A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5989099A (ja) * 1982-08-26 1984-05-23 ブリテイツシユ・テレコミユニケ−シヨンズ 同期装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5989099A (ja) * 1982-08-26 1984-05-23 ブリテイツシユ・テレコミユニケ−シヨンズ 同期装置

Similar Documents

Publication Publication Date Title
US4341950A (en) Method and circuitry for synchronizing the read and update functions of a timer/counter circuit
JPS63139415A (ja) クロック信号マルチプレクサ
JP2641276B2 (ja) ２段式同期装置
JPH11205293A (ja) 内部クロック同期化方法および内部クロック同期化回路
JPS62188444A (ja) フレ−ム位相同期回路
US7428287B2 (en) Method and device for synchronizing data transmission between two circuits
JP2626905B2 (ja) 移動無線装置
EP0481485A2 (en) Microcomputer having logic circuit for prohibiting application of subclock to selected internal unit
JPH04178047A (ja) スキュー補償方式
JP3414841B2 (ja) 半導体試験装置用デバイス同期装置及びその同期方法
KR920003699A (ko) 동기식 다중장치에서의 포인터 조정 지터 감소장치
KR100326175B1 (ko) 동기식전송장치의가변어드레스지정회로및그방법
JP2769530B2 (ja) ビット位相同期回路
JPH09139730A (ja) エラステックストア
KR0121155Y1 (ko) 망 동기장치의 신호 불연속 방지회로
JP2877433B2 (ja) 波形生成回路
KR970004890B1 (ko) 전전자 교환기의 광데이타 링크 수신 장치에서의 슬립 방지 회로
SU1068050A3 (ru) Устройство дл синхронизации основной и резервной вычислительных машин
JPH0423637A (ja) データ受信装置
JPS62243446A (ja) バツフアメモリ制御方式
JPH04275734A (ja) データ出力回路
JPS61224739A (ja) パルススタッフ同期装置
JPH01100617A (ja) 同期化装置
JPH0518067B2 (ja)
JPS63120355A (ja) バスインタ−フエ−ス回路