KR920003699A - 동기식 다중장치에서의 포인터 조정 지터 감소장치 - Google Patents

동기식 다중장치에서의 포인터 조정 지터 감소장치 Download PDF

Info

Publication number
KR920003699A
KR920003699A KR1019900011804A KR900011804A KR920003699A KR 920003699 A KR920003699 A KR 920003699A KR 1019900011804 A KR1019900011804 A KR 1019900011804A KR 900011804 A KR900011804 A KR 900011804A KR 920003699 A KR920003699 A KR 920003699A
Authority
KR
South Korea
Prior art keywords
bit leaking
interval
bit
stuffing
counting
Prior art date
Application number
KR1019900011804A
Other languages
English (en)
Other versions
KR920010379B1 (ko
Inventor
이창기
염흥열
김재근
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019900011804A priority Critical patent/KR920010379B1/ko
Publication of KR920003699A publication Critical patent/KR920003699A/ko
Application granted granted Critical
Publication of KR920010379B1 publication Critical patent/KR920010379B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내용 없음.

Description

동기식 다중장치에서의 포인터 조정지터 감소장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 전체 블록 구성도.
제2도는 TU-12/AU-32 수신데이터의 프레임 구조도.
제3도는 비트리킹 처리부의 세부 구성도.
제4도는 스터핑 및 버스트 검출기의 세부 구성도.
제5도는 스터핑 및 버스트 검출기의 동작 타이밍도.
제6도는 비트리킹 요구신호 계수기의 세부 구성도.
제7도는 비트리킹 처리부의 동작 타이밍도.
제8도는 포인터 조정지터 및 비트리킹 처리된 포인터 조정지터 비교기.
* 도면의 주요부분에 대한 부호의 설명
1 : 탄성버퍼 2 : 쓰기 어드레스 발생기
3 : 읽기 어드레스 발생기 4 : 비트리킹 처리부
5 : 12분주부 6 : 위상평활회로부(PLL)
7 : 8분주부 41 : 비트리킹 간격 발생기
42 : 지연부 43 : 비트리킹 간격 선택기
44 : 비트리킹 간격 계수기 45 : 비트리킹 요구신호 계수기
46 : 스터핑 및 버스트 검출기 47 : 주계수기

Claims (4)

  1. 동기식 다중장치에 있어서, TU(Tributary Unit)/AU(Administrate Unit) 데이터를 수신하는 탄성버퍼수단(1), 상기 탄성버퍼수단(1)에 연결되고 쓰기 클럭에 의해 쓰기 어드레스를 발생하는 쓰기 어드레스 발생수단(2), 상기 탄성버퍼수단(1)에 연결되고 VCn(Virtual Container lovel n) 상위클럭에 의해 읽기 어드레스를 발생하는 읽기 어드레스 발생수단(3), 프레임 클럭, 정/부 스터핑 정보 및 상위클럭을 수신하여 스터핑 발생간격을 계산하는 비트리킹 처리수단(4), 상기 비트리킹 처리수단(4)에 연결되어 상기 비트리킹 처리수단(4)에서 조정된 클럭을 12분주하는 12분주 수단(5), 상기 읽기 어드레스 발생수단(3)과 상기 12분주 수단(5)에 연결된 VCn 상위클럭을 발생시키는 위상평활회로수단(6), 상기 위상평활회로수단(6)과 상기 읽기 어드레스 발생수단(2)에 연결되어 위상 평활회로수단(6)의 출력인 VCn 상위클럭을 8분주하여 읽기 어드레스 발생수단(3)에 제공하는 8분주 수단(7)으로 구성된 것을 특징으로 하는 동기식 다중장치에서의 포인터 조정 지터 감소장치.
  2. 제1항에 있어서, 상기 비트리킹 처리수단(4)은 프레임 클럭을 수신하여 비트리킹시켜야 할 간격을 발생하는 비트리킹 간격 발생수단(41), 상기 비트리킹 간격 발생수단(41)에 연결되어 비트리킹 간격을 결정하는 비트리킹 간격 선택수단(43), 프레임 클럭을 입력으로 받아 프레임 클럭에 동기된 지연클럭을 발생하는 지연수단(42), 상기 비트리킹 간격 선택수단(43)과 상기 지연수단(42)에 연결되어 비트리킹 간격값과 지연 클럭을 받아 계수하여 비트리킹 요구신호를 발생하는 비트리킹 간격 계수수단(44), 상기 비트리킹 간격 계수수단(44)에 연결되어 비트리킹 수행의 완료를 검출하는 비트리킹 요구신호 계수수단(45), 상기 비트리킹 간격 계수수단(44)와 상기 비트리킹 요구신호 계수수단(45)에 연결되어 스터핑 정보를 입력으로 받고, 상기 비트리킹 간격수단(44)에 계수시작 및 종료신호를 공급하여 비트리킹 간격수단(44)을 제어하며, 이종 및 동종 버스트를 검출하여 상기 비트리킹 요구신호 계수수단으로 출력하는 스터핑 및 버스트 검출수단(46), 상기 스터핑 버스트 검출수단(46)과 상기 비트리킹 간격 계수수단(44)에 연결되어 상기 위상평활회로수단(6)에서 나오는 상위클럭을 사용하여, 상기 스터핑 및 버스트 검출수단(46)에서 제공되는 +/- 부호신호와 상기 비트리킹 간격 계수수단(44)에서 제공하는 비트리킹 요구신호에 따른 분주 클럭을 출력하는 주계수수단(47)로 구성된 것을 특징으로 하는 동기식 다중장치에서의 포인터 조정지터 감소장치.
  3. 제2항에 있어서, 상기 스터핑 및 버스트 검출수단(46)은 스터핑 정보를 받아 비트리킹 계수수단(44)과 주계수수단(47)의 제어신호를 발생하는 스터핑 검출회로수단(461), 스터핑 정보를 받아 버스트신호를 검출하는 동종 및 이종 버스트 검출회로수단(462), 상기 스터핑 검출회로수단(461)과 상기 동종 및 이종 버스트 검출회로수단(462)에 연결되어 부호 및 극성변경 요구신호에 따라 +/-부호신호와 버스트 신호의 부호 및 극성을 변경하여 출력하는 버스트 및 리킹부호변경 결정회로수단(463)으로 구성된 것을 특징으로 하는 동기식 전숭장치에서의 포인터 조정지터 감소장치.
  4. 제2항에 있어서, 상기 비트리킹 요구신호 계수수단(45)은 버스트 정보를 입력으로 받아 연산기 제어신호를 출력하는 연산기 제어회로수단(451), 상기 연산기 제어회로수단(451)에 연결되어, 계수기(453)의 출력값과 고정값인 “8”을 이용하여 계수값을 계수하는 연산수단(452), 상기 연산수단(452)에 연결되어 비트리킹 간격 계수수단(44)에서 전송된 비트리킹 요구신호에 의해 하향계수하고, 그 값이 “0”일 때 리킹완료 신호를 발생하는 계수수단(453)으로 구성되는 것을 특징으로 동기식 다주장치에서의 포인터 조정지터 감소장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900011804A 1990-07-31 1990-07-31 동기식 다중장치에서의 포인터 조정지터 감소장치 KR920010379B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900011804A KR920010379B1 (ko) 1990-07-31 1990-07-31 동기식 다중장치에서의 포인터 조정지터 감소장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900011804A KR920010379B1 (ko) 1990-07-31 1990-07-31 동기식 다중장치에서의 포인터 조정지터 감소장치

Publications (2)

Publication Number Publication Date
KR920003699A true KR920003699A (ko) 1992-02-29
KR920010379B1 KR920010379B1 (ko) 1992-11-27

Family

ID=19301919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900011804A KR920010379B1 (ko) 1990-07-31 1990-07-31 동기식 다중장치에서의 포인터 조정지터 감소장치

Country Status (1)

Country Link
KR (1) KR920010379B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100338696B1 (ko) * 1999-07-15 2002-05-30 김학준 동기화 시스템
KR100340722B1 (ko) * 2000-08-31 2002-06-20 서평원 변조기법을 이용한 지터 감소 장치
KR100377505B1 (ko) * 2000-07-12 2003-03-26 (주)비젼텔레콤 비트 리킹 방식의 지터 제어 회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100338696B1 (ko) * 1999-07-15 2002-05-30 김학준 동기화 시스템
KR100377505B1 (ko) * 2000-07-12 2003-03-26 (주)비젼텔레콤 비트 리킹 방식의 지터 제어 회로
KR100340722B1 (ko) * 2000-08-31 2002-06-20 서평원 변조기법을 이용한 지터 감소 장치

Also Published As

Publication number Publication date
KR920010379B1 (ko) 1992-11-27

Similar Documents

Publication Publication Date Title
KR920005538A (ko) 동기 디지탈 신호를 비동기 디지탈 신호로 변환시키는 디지탈 전송 시스템
GB1350781A (en) Multiplexer
KR840004282A (ko) 동기회로
KR970068195A (ko) 가변 레이트 비터비 복호기
KR920003699A (ko) 동기식 다중장치에서의 포인터 조정 지터 감소장치
KR930009280A (ko) 동기식 다중장치의 tu 포인터 조정지터 감소회로
KR980006858A (ko) 스트로브 클럭신호 생성장치 및 그를 사용하는 동기식 반도체 장치
KR960027846A (ko) 동기식 다중장치의 에이유(au) 포인터 조정지터 감소장치
KR970010156B1 (ko) 직렬 통신 장치에서의 수신부 fifo 버퍼 정합 장치
KR950016217A (ko) 클럭 신호 생성 장치
KR940008107B1 (ko) 데이타 전송장치
KR920004447B1 (ko) 디지탈 오디오 인터페이스의 수신데이타의 사용자 비트 검출회로
JP3047416B2 (ja) インタフェース回路
SU1335996A1 (ru) След щий умножитель частоты
KR920002946B1 (ko) 수신 프레임 동기회로
KR100222077B1 (ko) 코덱 인터페이스 회로
JPS55102952A (en) Mutual synchronization system
KR960027354A (ko) 디지탈 위상동기루프에서 다중 프레임 펄스 및 클럭 동기 제어 장치
KR940010203B1 (ko) 디지틀 동기 전송 시스템의 tu 포인터 처리기
KR100293931B1 (ko) 데이타전송장치의위상검출회로
KR920013976A (ko) 동기식 다중장치의 대기시간지터 감소회로
JPS62188444A (ja) フレ−ム位相同期回路
JPH08331189A (ja) クロック位相同期回路
KR930015572A (ko) 프로세서 통신 접속장치
KR970056163A (ko) 디지탈 신호의 클럭 추출 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071024

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee