SU1335996A1 - След щий умножитель частоты - Google Patents

След щий умножитель частоты Download PDF

Info

Publication number
SU1335996A1
SU1335996A1 SU853993158A SU3993158A SU1335996A1 SU 1335996 A1 SU1335996 A1 SU 1335996A1 SU 853993158 A SU853993158 A SU 853993158A SU 3993158 A SU3993158 A SU 3993158A SU 1335996 A1 SU1335996 A1 SU 1335996A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
multiplier
frequency
frequency divider
Prior art date
Application number
SU853993158A
Other languages
English (en)
Inventor
Андрей Васильевич Радзих
Виктор Яковлевич Хребтов
Петр Харитонович Шапиро
Original Assignee
Киевский Научно-Исследовательский И Конструкторский Институт Периферийного Оборудования
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Научно-Исследовательский И Конструкторский Институт Периферийного Оборудования filed Critical Киевский Научно-Исследовательский И Конструкторский Институт Периферийного Оборудования
Priority to SU853993158A priority Critical patent/SU1335996A1/ru
Application granted granted Critical
Publication of SU1335996A1 publication Critical patent/SU1335996A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах управлени  при обработке сигналов датчиков синхронизации. Цель изобретени  - повышение надежности работы умножител  за счет синхронизации выходных сигналов формировател  импульсов и генератора тактовых импульсов. Умножитель содержит генератор 1 тактовых импульсов, формирователь 2 импульсов, первый триггер 3, первый и второй делители 4, 5 частоты , дешифратор 6, счетчик 7, регистр 8, второй триггер 9 и третий делитель 10 частоты с соответствуюш,ими св з ми. Умножитель осуществл ет умножение входной частоты , поступаюш,ей на его информационный вход, на число, код которого устанавливаетс  на установочных входах умножител . Причем надежность работы предлагаемого след шего умножител  частоты повышаетс  за счет полного исключени  возможности сбоев, вызванных асинхронностью сигналов умножаемой частоты и генератора тактовых импульсов. 1 ил. S (Л

Description

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах управлени  при обработке сигналов датчиков синхронизации.
Цель изобретени  - повышение надежности работы умножител  за счет синхронизации выходных сигналов формировател  импульсов и генератора тактовых импульсов .
На чертеже приведена функциональна  схема след щего умножител  частоты.
Умножитель содержит генератор 1 тактовых импульсов, формирователь 2 импульсов , первый триггер 3, первый делитель 4 частоты, второй делитель 5 частоты, дешифратор 6, счетчик 7, регистр 8, второй триггер 9 и третий делитель 10 частоты, причем информационный вход умножител  соединен с входом формировател  2 импульсов, выход которого соединен с входом установки в единицу первого триггера 3, выход которого соединен с первым входом дешифратора 6, второй вход которого соединен со вторым выходом третьего делител  10 частоты , с входом синхронизации первого триггера 3 и входом установки в ноль второго триггера 9, третий вход дешифратора 6 соединен с выходом генератора 1 тактовых импульсов и с информационным входом третьего делител  10 частоты, первый выход которого соединен с информационными входами первого и второго делителей 4 и 5 частоты, установочные входы умножител  соединены с установочными входами первого делител  4 частоты , выход которого соединен со счетным входом счетчика 7, разр дные выходы которого соединены соответственно с информационными входами регистра 8, разр дные выходы которого соединены соответственно с установочными входами второго делител  5 частоты , выход которого соединен с выходом умножител  и с входом установки в единицу второго триггера 9, выход которого соединен с входом разрешени  записи информации второго делител  5 частоты, вход разрешени  записи регистра 8 соединен с первым выходом дешифратора 6, второй выход которого соединен с входом сброса счетчика 7.
Умножитель частоты работает следую- шим образом.
Сигналы, формируемые генератором 1 тактовых импульсов, поступают на информационный вход третьего делител  10 частоты , с первого выхода которого сигналы частотой f|() поступают на информационный вход второго делител  5 частоты и на информационный вход первого делител  4 частоты, с выхода которого сигналы с частотой, разделенной на число п, установленное на установочных входах первого делител  4 частоты, поступают на счетный вход счетчика 7. С приходом очередного сигнала на информационный вход умножител  частоты на выходе формировател  2 импуль0
5
0
5
0
сов формируетс  импульс, поступающий на вход установки в единицу триггера 3, который устанавливаетс  в единичное состо ние , как только на его синхровход поступит импульс со второго выхода третьего делител  10 частоты (). Выходной сигнал триггера 3 разрешает работу дешифратора 6, на первом выходе которого формируютс  импульсы разрешени  записи информации в регистр 8, а на втором выходе - импульсы сброса счетчика 7, причем эти импульсы разнесены во времени и вырабатываютс  в момент, когда счетчик 7 находитс  в устойчивом состо нии. В регистр 8 запишетс  код числа N, равный N Т;., где Tj - период входного сигнала; п - коэффициент делени  делител  4 частоты.
В течение следующего периода входного сигнала код числа, записанный в регистр 8, задает коэффициент делени  второго делител  5 частоты. Триггер 9, синхронизируемый сигналами со второго выхода тр.етьего делител  10 частоты, исключает задание кода в момент переходных процессов в регистре 8. Занесение информации на установочные входы второго делител  5 частоты производитс  по формированию импульса переполнени  на его выходе. Таким образом, частота импульсов переполнени  на выходе второго делител  5 частоты будет определ тьс  величиной кода N. Поскольку на информационный вход второго делител  5 частоты поступают импульсы с частотой
f. то f
f1.
вых Jf n-fex. N

Claims (1)

  1. Формула изобретени 
    5
    0
    5
    0
    5
    След щий умножитель частоты, содержащий формирователь импульсов, генератор тактовых импульсов, первый, второй и третий делители частоты, регистр и счетчик, причем выход первого делител  частоты соединен со счетным входом счетчика, разр дные выходы которого соединены соответственно с информационными входами регистра, разр дные выходы которого соединены соответственно с установочными входами второго делител  частоты, выход которого  вл етс  выходом умножител , установочные входы первого делител  частоты  вл ютс  входами коэффициента умножени  умножител , вход формировател  импульсов  вл етс  информационным входом умножител , а выход генератора тактовых импульсов соединен с информационным входом третьего делител  частоты, первый выход которого соединен с информационным входом первого и второго делителей частоты, отличающийс  тем, что, с целью повышени  надежности работы умножител  за счет синхронизации выходных сигналов формировател  импульсов и генератора тактовых импульсов , в него введены первый и второй
    3 13359964
    триггеры и дешифратор, причем выход фор-частоты, а третий вход дешифратора соедимировател  импульсов соединен с входомнен с выходом генератора тактовых импульустановки в «1 первого триггера, вход син-сов, первый выход дешифратора соединен с
    хронизации которого соединен с вторымвходом разрешени  записи регистра, а втовыходом третьего делител  частоты и входом5 рой - с входом сброса счетчика, выход втоустановки в «О второго триггера, выход пер-рого делител  частоты соединен с входом
    вого триггера соединен с первым входомустановки в «1 второго триггера, выход кодешифратора , второй вход которого соеди-торого соединен с входом разрешени  занен с вторым выходом третьего делител писи информации второго делител  частоты.
SU853993158A 1985-12-17 1985-12-17 След щий умножитель частоты SU1335996A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853993158A SU1335996A1 (ru) 1985-12-17 1985-12-17 След щий умножитель частоты

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853993158A SU1335996A1 (ru) 1985-12-17 1985-12-17 След щий умножитель частоты

Publications (1)

Publication Number Publication Date
SU1335996A1 true SU1335996A1 (ru) 1987-09-07

Family

ID=21211109

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853993158A SU1335996A1 (ru) 1985-12-17 1985-12-17 След щий умножитель частоты

Country Status (1)

Country Link
SU (1) SU1335996A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 634277, кл. G 06 F 7/68, 1977. Авторское свидетельство СССР № 840892, кл. G 06 , 1979. *

Similar Documents

Publication Publication Date Title
JPS647252A (en) Array processing system
SU1335996A1 (ru) След щий умножитель частоты
SU741441A1 (ru) Устройство дл синхронизации импульсов
JPS55132157A (en) Frame-synchronous pattern detecting circuit
SU1670778A1 (ru) Умножитель частоты следовани импульсов
SU1128376A1 (ru) Устройство дл синхронизации импульсов
SU1109803A1 (ru) Блок формировани тактирующих сигналов дл доменного запоминающего устройства
SU471582A1 (ru) Устройство дл синхронизации импульсов
SU1153356A2 (ru) Устройство дл синхронизации воспроизведени частотно-модулированной магнитной записи
SU1316077A1 (ru) Устройство дл формировани одиночного импульса
SU1238194A1 (ru) Умножитель частоты
SU1287138A1 (ru) Устройство дл синхронизации вычислительной системы
SU739510A1 (ru) Устройство дл синхронизации каналов
KR910008966A (ko) 수평 동기 펄스 측정 회로
RU1830527C (ru) Устройство дл синхронизации вычислительной системы
SU1424018A1 (ru) Устройство дл установки микропроцессоров в исходное состо ние
SU1401630A1 (ru) Устройство дл фазовой синхронизации
SU1190501A1 (ru) Устройство дл синхронизации импульсов
SU1285581A2 (ru) Устройство дл синхронизации импульсов
SU690620A1 (ru) Устройство дл синхронизации импульсных сигналов
SU1005310A1 (ru) Распределитель
SU1085003A1 (ru) Формирователь сигнала опорной частоты
SU1394416A1 (ru) Формирователь импульсов
SU819968A1 (ru) Делитель частоты следовани импульсовС дРОбНыМ КОэффициЕНТОМ дЕлЕНи
SU1355971A1 (ru) Устройство дл синхронизации приема асинхронных сигналов