KR930009280A - 동기식 다중장치의 tu 포인터 조정지터 감소회로 - Google Patents

동기식 다중장치의 tu 포인터 조정지터 감소회로 Download PDF

Info

Publication number
KR930009280A
KR930009280A KR1019910019365A KR910019365A KR930009280A KR 930009280 A KR930009280 A KR 930009280A KR 1019910019365 A KR1019910019365 A KR 1019910019365A KR 910019365 A KR910019365 A KR 910019365A KR 930009280 A KR930009280 A KR 930009280A
Authority
KR
South Korea
Prior art keywords
leaking
bit
signal
bit leaking
stuffing
Prior art date
Application number
KR1019910019365A
Other languages
English (en)
Other versions
KR930011251B1 (ko
Inventor
이창기
고제수
김재근
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019910019365A priority Critical patent/KR930011251B1/ko
Publication of KR930009280A publication Critical patent/KR930009280A/ko
Application granted granted Critical
Publication of KR930011251B1 publication Critical patent/KR930011251B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 동기식 다중장치의 TU 포인터 조정지터 감소회로에 관한 것으로, 스터핑 발생시 탄성버퍼의 읽기클럭을 바이트 단위로 처리함에 따라 발생되는 포인터 조정지터를 비트리킹(Bit Leaking)알고리즘을 바탕으로 1/8비트 단위로 64번 리킹시켜 스터핑을 처리함으로써 포인터 조정지터를 0.125UI이하로 감소시켜 출력지터의 규격을 만족하도록 하기 위한 것이다.
따라서, 본 발명은 탄성 버퍼수단(2), 제1어드레스 발생수단(1), 제2어드레스 발생수단(4), 비트리킹 처리수단(3), 및 분주수단(5)으로 구성되는 것을 특징으로 한다.

Description

동기식 다중장치의 TU포인터 조정지터 감소회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 TU 포인터 조정지터 감소회로의 구성도,
제2도는 본 발명에 적용된 TUln 프레임의 구조도,
제3도는 제1도의 비트리킹 처리부의 세부 구성도,
제4도는 제3도의 스터핑 및 버스트 검출회로의 세부 구성도.

Claims (4)

  1. TUln(Tributary Unit ln : n=1,2) 신호를 VCln(Virtual Container ln : n=1,2) 신호로 역사상하는 바이트 스터핑 처리과정에서 발생되는 포인터 조정지터를 감소시키기 위한 TU 포인터 조정지터 감소회로에 있어서, TUln 수신데이터와 VCln 수신데이터를 읽고 쓸 수 있도록 하는 탄성 버퍼수단(2), 상기 탄성버퍼수단(2)에 연결되어 읽기클럭에 의해 읽기 어드레스를 발생하는 제2어드레스 발생수단(1), 상기 탄성버퍼수단(2)에 연결되어 읽기클럭에 의해 읽기 어드레스를 발생하는 제2어드레스 발생수단(4), 프레임 클럭, 정/부 스터핑 정보, 및 BLC(Bit Leaking Control Clook)을 입력으로 하여 스터핑 발생간격을 계산하고 비트리킹 간격을 추출하는 비트리킹 처리구산(3), 및 상기 비트리킹 처리수단(3)과 어드레스 발생수단(4)에 연결되어 상기 비트리킹 처리수단(3)으로부터 출력되는 상위 클럭을 분주하여 상기 어드레스 발생수단(4)에 공급하는 분주수단(5)으로 구성되는 것을 특징으로 하는 TU 포인터 조정지터 감소회로.
  2. 제1항에 있어서, 상기 비트리킹 처리수단(3)은 상기 프레임 클럭을 수신하여 비트리킹시켜야 할 간격을 발생하는 비트리킹 간격 발생수단(11), 상기 비트리킹 간격 발생수단(11)에 연결되어 비트리킹 간격을 결정하는 비트리킹 간격 선택수단(12), 상기 비트리킹 간격 선택수단(12)에 연결되어 상기 비트리킹 간격 선택수단(12)으로부터 수신되는 비트리킹 간격 값을 받아 계수하고 비트리킹 요구신호를 발생하는 비트리킹 간격 계수수단(13), 상기 비트리킹 간격 계수수단(13)에 연결되어 정/부 스터핑 정보를 입력으로 하여 상기 비트리킹 간격 계수수단(13)으로 계수시작 및 종료신호를 공급하여 상기 비트리킹 간격 계수수단(13)을 제어하고 +/-부호신호와 동종 및 이종버스트 신호를 검출하는 스터핑 및 버스트 검출수단(15), 상기 비트리킹 간격 계수수단(13)과 스터핑 및 버스트 검출수단(15)에 연결되어 상기 비트리킹 요구신호와 버스트 정보를 입력으로 비트리킹 수행의 완료에 검출하여 리킹완료신호 및 캐리신호를 상기 스터핑 및 버스트 검출수단(15)으로 출력하는 비트리킹요구 신호 계수수단(14), 및 상기 비트리킹 간격 계수수단(13)과 스터핑 및 버스트 검출수단(15)에 연결되어 상기 비트리킹 요구신호와 +/-부호 신호에 따라 분주한 클럭을 발생하는 주계수수단(16)으로 구성되는 것을 특징으로 하는 TU 포인터 조정지터 감소회로.
  3. 제2항에 있어서, 상기 스터핑 및 버스트 검출수단(15)은 상기 비트리킹 요구신호 계수수단(14)의 리킹완료신호와 상기 정/부 스터핑 정보를 입력으로 하여 상기 비트리킹 간격 계수수단(13)으로 출력되는 계수시작 및 종료신호를 발생하고 상기 =/-부호신호를 발생하는 스터핑 검출수단(31), 상기 비트리킹 요구신호 계수수단(14)의 리킹완료신호와 상기 정/1N 스터핑 정보를 입력으로 하여 상기 동종 및 이종버스트 신호를 검출하는 동종 및 이종버스트 검출수단(32), 및 상기 비트리킹 요구신호 계수수단(14)과 상기 스터핑 검출수단(31)과 동종 및 이종버스트 검출수단(32)에 연결되어 상기 캐리신호와 상기 +/-부호신호와 동종 및 이종버스트 신호를 입력으로 하여 부호 및 극성 변경 요구에 따라 상기 +/- 부호신호와 동종 및 이중버스트 신호의 부호 및 극성을 변경하는 버스트 및 리킹부호 변경 결정수단(33)으로 구성되는 것을 특징으로 하는 TU 포인터 조정지터 감소회로.
  4. 제2항에 있어서, 상기 비트리킹 요구신호 계수수단(14)은 상기 동종 및 이종버스트 정보를 입력으로 하여 연산기 제어신호를 출력하는 연산기 제어수단(41), 상기 연산기 제어수단(41)에 연결되어 상기 연산기 제어수단(41)의 연산기 제어신호에 따라 고정값인 "64"를 이용하여 계산하는 연산수단(42), 및 상기 연산수단(42)에 연결되어 상기 연산수단(42)의 출력에 의해 로딩되고 상기 비트리킹 요구신호에 의해 하향계수되고 그 값이 "0"상태가 되면 리킹완료신호를 출력하고 상기 연산수단(42)으로 계수값을 출력하는 계수수단(43)으로 구성되는 것을 특징으로 하는 TU 포인터 조정지터 감소회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910019365A 1991-10-31 1991-10-31 동기식 다중장치의 tu 포인터 조정지터 감소회로 KR930011251B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910019365A KR930011251B1 (ko) 1991-10-31 1991-10-31 동기식 다중장치의 tu 포인터 조정지터 감소회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910019365A KR930011251B1 (ko) 1991-10-31 1991-10-31 동기식 다중장치의 tu 포인터 조정지터 감소회로

Publications (2)

Publication Number Publication Date
KR930009280A true KR930009280A (ko) 1993-05-22
KR930011251B1 KR930011251B1 (ko) 1993-11-29

Family

ID=19322140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910019365A KR930011251B1 (ko) 1991-10-31 1991-10-31 동기식 다중장치의 tu 포인터 조정지터 감소회로

Country Status (1)

Country Link
KR (1) KR930011251B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000017684A (ko) * 1999-04-02 2000-04-06 유경중 숯이함유된스치로폴판넬의제조방법
KR20010038641A (ko) * 1999-10-26 2001-05-15 이대구 플라스틱제품 제조방법
KR100457722B1 (ko) * 1998-06-10 2005-02-23 고려화학 주식회사 게르마늄함유광물질이첨가된바닥재
KR100458047B1 (ko) * 1997-12-29 2005-04-13 고려화학 주식회사 탈취효과를갖는황토가첨가된비닐바닥재의제조방법
KR100524171B1 (ko) * 1998-08-14 2006-02-01 한화종합화학 주식회사 숯을 함유한 바닥재

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458047B1 (ko) * 1997-12-29 2005-04-13 고려화학 주식회사 탈취효과를갖는황토가첨가된비닐바닥재의제조방법
KR100457722B1 (ko) * 1998-06-10 2005-02-23 고려화학 주식회사 게르마늄함유광물질이첨가된바닥재
KR100524171B1 (ko) * 1998-08-14 2006-02-01 한화종합화학 주식회사 숯을 함유한 바닥재
KR20000017684A (ko) * 1999-04-02 2000-04-06 유경중 숯이함유된스치로폴판넬의제조방법
KR20010038641A (ko) * 1999-10-26 2001-05-15 이대구 플라스틱제품 제조방법

Also Published As

Publication number Publication date
KR930011251B1 (ko) 1993-11-29

Similar Documents

Publication Publication Date Title
KR900014984A (ko) 2개 비동기 클럭신호간의 시간지연의 출력신호표시를 제공하는 회로소자와 방법
US5557575A (en) Look ahead flag for FIFO
KR970068195A (ko) 가변 레이트 비터비 복호기
KR930009280A (ko) 동기식 다중장치의 tu 포인터 조정지터 감소회로
KR950016014A (ko) 광폭의 데이터전송장치에 있어서 에러검출 및 정정회로
KR970056906A (ko) 디지탈 영상처리장치의 의사동기신호 발생회로
ES2097891T3 (es) Dispositivo de medicion del caudal de paso de circuitos virtuales que utilizan una via de comunicacion con multiplexado temporal asincronico.
KR920003699A (ko) 동기식 다중장치에서의 포인터 조정 지터 감소장치
KR960027846A (ko) 동기식 다중장치의 에이유(au) 포인터 조정지터 감소장치
KR970056512A (ko) 데이타 단말기용 모뎀의 정보 전송속도 검출장치
KR920003698A (ko) 포인터조정 지터 감소용 버스트(Burst) 처리회로
KR200158764Y1 (ko) 동기식 직렬 수신 장치
KR940010429B1 (ko) 동기신호 발생장치
KR100586585B1 (ko) 병렬 처리 선입선출을 이용한 직접 메모리 액세스 방법
KR100268494B1 (ko) 선입선출메모리장치의플레그생성장치
SU652918A3 (ru) Устройство дл отображени графической информации на экране электронно-лучевой трубки
JP2827503B2 (ja) 同期状態監視パルス作成回路
KR970056167A (ko) 주파수 편차를 이용한 디지틀 위상차 검출기
KR970057900A (ko) 시스템 부호화기의 시간 정보 데이타 발생장치
KR900002618A (ko) 팩시밀리의 코드 감지회로
KR920015770A (ko) Dm통신 방식의 수신 시스템의 프레임 패턴 검출회로
KR970051121A (ko) 유호 비트를 사용한 fifo의 empty/full 상태 검출 장치
KR910012973A (ko) 3자리 구절표시가 가능한 시리얼비트처리방식의 계산기
KR890016795A (ko) 디지탈 전송시스템의 데이타 검출회로
KR960027396A (ko) 고속전송시스템의 경보발생장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071024

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee