KR100268494B1 - 선입선출메모리장치의플레그생성장치 - Google Patents

Abstract

가.청구범위에 기재된 발명이 속한 기술분야

선입선출메모리장치에 관한 것이다.

나. 발명이 해결하려고 하는 기술적 과제

안정적인 플레그생성장치를 제공함에 있다.

다. 발명의 해결방법의 요지

소정 크기의 저장영역으로 구성된 버퍼를 구비한 선입선출메모리장치의 플레그 생성 장치에 있어서, 라이트포인터와 리드포인터를 입력하여 상기 두 포인터의 값을 비교하여, 상기 버퍼에 남아있는 수량을 나타내는 차이신호를 출력하고, 상기 두 포인터의 값이 동일하면 동일신호를 출력하는 제1컴퍼레이터와, 상기 제1컴퍼레이터로부터 상기 차이신호를 입력하고, 상기 차이신호와 상기 버퍼 저장영역 크기의 절반크기와 비교하여 비교결과신호를 출력하는 제2컴퍼레이터와, 상기 제2컴퍼레이터로부터 비교결과신호를 입력하고, 상기 제1컴퍼레이터로부터 동일신호를 입력하여 플레그신호를 발생하는 플레그발생수단으로 구성된다.

라. 발명의 중요한 용도

선입선출메모리장치에서 플레그 생성에 이용.

Description

선입선출메모리장치의 플레그생성장치.{APPARATUS FOR GENERATING FLAG IN FIRST INPUT FIRST OUTPUT MEMORY}

본 발명은 선입선출메모리장치에 관한 것으로, 특히 상기 선입선출메모리장치중에서 플레그생성장치에 관한 것이다.

데이터처리시스템에 있어서 전송되어질 데이터 또는 외부시스템으로부터 제공되는 데이터를 버퍼링하고 일시적으로 홀드할 필요가 있다. 이러한 필요는 데이터가 수신될 때 수신기가 다른 동작을 수행하고 있거나 또는 송신기와 수신기의 데이터전송률이 서로 다르기 때문에 발생한다. 이러한 필요를 해소하기 위해 등장한 것이 선입선출메모리(First-In First-Out Memory: 이하 "FIFO"라 한다.)이다. 상기 FIFO는 가장 먼저 입력된 데이터를 가장 먼저 출력하고 가장 나중에 입력된 데이터를 가장 나중에 출력하는 동작을 수행하는데 이러한 동작은 RS래치 또는 리드/라이트포인터에 의해 제어되는 것이 일반적이다.

도 1은 선입선출메모리장치의 구성도이다.

후술되는 용어들은 기능을 고려하여 정의된 것으로서, 이는 사용자 또는 설계자의 의도 또는 관례 등에 따라 달라질 수 있음에 유의해야 한다. "DI"는 입력데이터를 나타내며, "DO"는 출력데이터를 나타낸다. "DBI"는 버퍼의 입력데이터를 나타내며, "DBO"는 버퍼의 출력데이터를 나타낸다. "MOD"는 외부로부터, 예를 들어 중앙처리장치(Central Processing Unit)로부터 제공되는 모드제어신호로서, 입력데이터와 출력데이터의 크기에 따라 달라질 수 있다. "Wptr"은 라이트포인터를 나타내며, 이포인터가 가리키는 버퍼의 저장영역에 입력데이터가 라이트(write)된다. "Rptr"은 리드포인터를 나타내며, 이 포인터가 가리키는 버퍼의 저장영역에 라이트되어 있는 데이터가 출력되게 된다. "WEN"은 외부로부터 라이트동작을 위해 제공되는 라이트인에이블신호를 나타내고, "REN"은 리드동작을 위해 제공되는 리드인에이블신호를 나타낸다. "Full Flag"는 버퍼의 모든 영역에 데이터가 라이트되어 있음을 나타내는 풀플레그이고, "Empty Flag"는 버퍼의 어떠한 영역에도 데이터가 라이트되어 있지 않음을 나타내는 엠프티플레그이다.

이제 도 1을 참조하면, FIFO장치는 데이터입력부(100)와, 버퍼(200)와, 데이터출력부(300)와, 라이트포인터생성부(500)와, 리드포인터생성부(600)와 플레그생성부(400)로 구성된다. 데이터입력부(100)는 입력데이터 DI를 일종의 선택신호인 입력모드제어신호 IMOD에 따라 멀티플렉싱(Multiplexing)하여 버퍼 입력데이터 DBI로 출력한다. 버퍼(200)는 미리 설정된 저장영역인 레지스터블럭들로 구성되어, 데이터입력부(100)로부터 출력되는 버퍼입력데이터 DBI를 라이트포인터 Wptr가 가리키는 레지스터블럭의 영역에 저장한다. 데이터출력부(300)는 리드포인터 Rptr가 가리키는 레지스터블력의 영역에 라이트되어 있는 데이터를 데이터 DBO로서 리드(read)한 후 출력모드제어신호 OMOD에 따라 출력데이터 DO로서 출력한다. 라이트포인터생성부(500)는 외부로부터 인가되는 라이트인에블신호 WEN과 입력모드제어신호 IMOD를 이용하여 버퍼입력데이터 DBI를 라이트시킬 버퍼(200)의 저장영역을 가리키는 라이트포인터 Wptr를 생성한다. 리드포인터생성부(600)는 외부로부터 인가되는 리드인에블신호 REN과 출력모드제어신호 OMOD를 이용하여 버퍼출력데이터 DBO를 리드시킬 버퍼(200)의 저장영역을 가리키는 리드포인터 Rptr를 생성한다. 플레그생성부(400)는 라이트포인터 Wptr과 리드포인터 Rptr을 이용하여 버퍼(200)에 어느 정도 데이터가 라이트되어 있는지를 나타내는 풀플레그 Full Flag 및 엠프티플레그 Empty Flag를 발생한다.

도 2는 종래의 플레그생성부를 나타낸 도면으로서, 버퍼(200)의 저장영역의 크기가 n개일 경우에 종래의 플레그생성부는 다음과 같이 동작한다.

먼저 리드포인터 Rptr이 아직 0이 되지 않고, 라이트포인터 Wptr의 값이 O이 되면 상기 플레그생성부는 플레그 Flag를 하이(High)로 출력한다. 또한 라이트포인터Wptr이 O이 되지 않았을 때 리드포인터 Rptr이 0이 되면 플레그 Flag를 로우(LOW)로 출력한다. 그 외의 경우는 플레그 Flag는 이전 값을 유지한다. 그런데 종래의 플레그생성부에서는 라이트포인터 Wptr과 리드포인터 Rptr이 거의 동시에 0으로 되는 레이스(Race) 조건이 되면 생성되는 플레그 값이 불안정하게 되는 문제가 발생하였다.

따라서 본 발명의 목적은 안정적인 플레그생성장치를 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명은, 소정 크기의 저장영역으로 구성된 버퍼를 구비한 선입선출메모리장치의 플레그 생성 장치에 있어서, 라이트포인터와 리드포인터를 입력하여 상기 두 포인터의 값을 비교하여, 상기 버퍼에 남아있는 수량을 나타내는 차이신호를 출력하고, 상기 두 포인터의 값이 동일하면 동일신호를 출력하는 제1컴퍼레이터와, 상기 제1컴퍼레이터로부터 상기 차이신호를 입력하고, 상기 차이신호와 상기 버퍼 저장영역 크기의 절반크기와 비교하여 비교결과신호를 출력하는 제2컴퍼레이터와, 상기 제2컴퍼레이터로부터 비교결과신호를 입력하고, 상기 제1컴퍼레이터로부터 동일신호를 입력하여 플레그신호를 발생하는 플레그발생수단으로 구성됨을 특징으로 한다.

도 1은 선입선출메모리장치의 구성도.

도 2는 종래의 플레그 생성부를 나타낸 도면.

도 3은 본 발명의 실시예에 따른 플레그 생성부를 나타낸 블럭도.

도 4a와 도 4b는 본 발명의 실시예에 따른 상기 도3의 각 구성의 출력를 나타낸 도면.

이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도 3은 본 발명의 실시 예에 따른 플레그생성부를 나타낸 블록도로서, 상기한 도 1의 버퍼(200)의 저장영역의 크기가 n개일 경우를 예를 들어 설명하면 다음과 같다.

플레그생성부(400)는 제1컴퍼레이터(410)와, 제2컴퍼레이터(420)와, 플레그발생부(430)로 구성된다. 제1컴퍼레이터(410)는 라이트포인터 Wptr과 리드포인터 Rptr을 입력하여 상기 두 입력신호를 비교하여 상기 버퍼(200)에 남아있는 수량을 나타내는 차이신호 C1을 출력한다. 또한 제1컴퍼레이터(400)는 라이트포인터 Wptr와 리드포인터 Rptr의 값이 같으면 동일신호 E를 출력한다. 제2컴퍼레이터(400)는 제1컴퍼레이터와 연결되어 상기 제1컴퍼레이터로부터 출력되는 차이신호 C1을 입력하고 버퍼(200)의 저장영역의 전체 크기 n을 입력하여 상기 차이신호 C1이 버퍼(200)의 저장영역의 전체 크기 n의 절반인 n/2와 비교하여 비교결과신호 C2를 출력한다. 여기서 상기 신호 C2는 상기 차이신호 C1이 상기 버퍼(200)의 저장영역의 절반크기 n/2보다 크거나 같으면 출력하는 하이(High)신호와, 상기 차이신호 C1이 상기 버퍼(200)의 저장영역의 절반크기 n/2보다 작으면 출력하는 로우(Low)신호로 이루어진다. 플레그발생부(430)는 상기 제2컴퍼레이터(420)에서 출력되는 상기 비교결과신호 C2를 입력하여 상기 제1컴퍼레이터(410)에서 출력된 동일신호 E가 입력되면 해당하는 플레그신호를 발생한다. 여기서 상기 플레그신호는 상기 비교결과신호 C2가 상기 하이신호이고 상기 동일신호 E가 입력되면 발생하는 풀플레그신호와, 상기 비교결과신호 C2가 상기 로우신호이고 상기 동일신호 E가 입력되면 발생하는 엠프티플레그신호로 이루어진다.

도 4a와 도 4b는 본 발명의 실시 예에 따른 상기 도3의 각 구성의 출력를 나타낸 도면이다. 여기서 도 4a는 풀플레그 발생시를 나타낸 도면이고, 도 4b는 엠프티플레그 발생시를 나타낸 도면이다.

상술한 바와 같이 본 발명은 선입선출메모리장치에서 안정된 플레그를 생성할 수 있다.

Claims (3)

1. 소정 크기의 저장영역으로 구성된 버퍼를 구비한 선입선출메모리장치의 플레그 생성 장치에 있어서,

   라이트포인터와 리드포인터를 입력하여 상기 두 포인터의 값을 비교하여, 상기 버퍼에 남아있는 수량을 나타내는 차이신호를 출력하고, 상기 두 포인터의 값이 동일하면 동일신호를 출력하는 제1컴퍼레이터와,

   상기 제1컴퍼레이터로부터 상기 차이신호를 입력하고, 상기 차이신호와 상기 버퍼 저장영역 크기의 절반크기와 비교하여 비교결과신호를 출력하는 제2컴퍼레이터와,

   상기 제2컴퍼레이터로부터 비교결과신호를 입력하고, 상기 제1컴퍼레이터로부터 동일신호를 입력하여 플레그신호를 발생하는 플레그발생수단으로 구성됨을 특징으로 선입선출 메모리장치의 플레그 생성 장치.
2. 제1항에 있어서, 상기 플레그신호가;

   상기 비교 결과 신호값이 하이신호이고 상기 동일신호가 입력되면 발생하는 풀 플레그 신호와,

   상기 비교 결과 신호값이 로우 신호이고 상기 동일신호가 입력되면 발생하는 엠프티 플레그신호로 이루어짐을 특징으로 하는 선입선출메모리 장치의 플레그 생성 장치.
3. 제1항에 있어서, 상기 비교결과신호가;

   상기 차이신호가 상기 버퍼의 저장영역의 절반크기 보다 크거나 같으면 출력하는 하이신호와,

   상기 차이신호가 상기 버퍼의 저장영역의 절반크기 보다 작으면 출력하는 로우신호로 이루어짐을 특징으로 하는 선입선출메모리장치의 플레그 생성 장치.

Images