KR100248149B1 - 선입선출버퍼의 제어회로 - Google Patents

Abstract

본 발명은 선입선출 버퍼에 관한 것으로서, 특히 동일한 데이터를 반복해서 전송해야 하는 경우 스킵 비트(SKIP BIT)를 이용하여 선입선출 버퍼의 용량을 감소시킨 선입선출버퍼의 제어회로에 관한 것이다.

본 발명은 라이트 제어신호(WRITE_CTRL)와 리드 제어신호(READ_CTRL)에 따라 입력 데이터(DATA_IN)와 스킵 비트(SKIP_BIT)를 저장하고, 출력하는 선입선출 버퍼(200)와, 현재 입력데이터(DATA_IN(t))와 과거 입력데이터(DATA_IN(t-1))를 비교하여 동일하다면 스킵 비트(SKIP_BIT)를 상기 선입선출버퍼(200)에 전송함과 동시에 라이트 스킵펄스(WRITE_SKIP)를 발생시켜 라이트 동작을 중지시키는 라이트 제어신호(WRITE_CTRL)를 발생하는 라이트 제어부(210), 상기 선입선출버퍼(200)의 과거 출력데이터(DATA_OUT(t-1))에 스킵 비트(SKIP_BIT)가 발생했다면 과거 출력데이터(DATA_OUT(t-1))를 중복하여 현재 출력 데이터(DATA_OUT(t))로 출력함과 동시에, 리드 스킵 펄스(READ_SKIP)를 발생시켜 리드 동작을 중지시키는 리드 제어신호(READ_CTRL)를 발생하는 리드 제어부(220)를 포함하여 구성된다.

본 발명에 따르면 스킵 비트(SKIP_BIT)를 이용하여 동일한 데이터가 중복해서 저장되지 않도록 하여 데이터 저장비용 줄일수 있으며, 시스템 운영을 능률적으로 수행할 수 있는 효과가 있다.

Description

선입선출버퍼의 제어회로 (Controller of first-in first-out buffer)

본 발명은 선입선출 버퍼에 관한 것으로서, 특히 동일한 데이터를 반복해서 전송해야 하는 경우 스킵 비트(SKIP BIT)를 이용하여 선입선출 버퍼의 용량을 감소시키도록 된 선입선출버퍼의 제어회로에 관한 것이다.

일반적으로 널리 알려진 버퍼구조에는 시간적으로 먼저 입력된 데이터를 먼저 출력하는 선입선출 버퍼(First In First Out buffer:이하 FIFO라 한다)와 나중에 입력된 데이터를 먼저 출력하는 후입선출 버퍼(Last In Last Out buffer) 등이 있다. 이러한 버퍼들은 통상 메모리 및 제어회로를 포함하는 데, 버퍼의 용량은 저장할 수 있는 메모리의 크기에 따라 정해진다.

도 1은 일반적인 선입선출 버퍼의 블록도로서, 입력 데이터를 저장하기위한 입력 데이터 버스와 저장된 데이터를 읽어내기 위한 출력 데이터 버스를 갖고 있고, 입력 데이터를 저장하기 위한 라이트 제어신호선과 저장된 데이터를 출력하기 위한 리드 제어신호선을 갖고 있다. 예컨데, 동일한 데이터가 여러번 반복되어 입력되는 프로세싱이 수행되는 경우에 동일한 데이터이더라도 전송순서에 따라 모두 저장하기 때문에 큰 용량의 메모리가 필요하게 된다. 이는 메모리를 비효율적으로 사용하게 되므로써 전체 회로 면적이 증대되고 비용도 증가되는 문제점이 있다.

이에, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 동일한 데이터가 들어오면 스킵 비트를 발생시켜 버퍼에 저장하지 않도록 하고, 스킵 비트가 발생되었다면 동일한 데이터를 중복 출력하도록 하는 선입선출버퍼의 제어회로를 제공하는 데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 회로는 라이트 제어신호와 리드 제어신호에 따라 입력 데이터와 스킵 비트를 저장하고, 출력하는 선입선출버퍼와, 현재 입력데이터와 과거 입력데이터를 비교하여 동일하다면 스킵 비트를 발생시켜 상기 선입선출 버퍼에 전송함과 동시에 라이트 스킵 펄스를 발생시켜 라이트 동작을 중지시키는 라이트 제어부, 선입선출버퍼의 출력 데이터에 스킵 비트가 발생했다면 출력 데이터를 중복하여 출력함과 동시에, 리드 스킵 펄스를 발생시켜 리드 동작을 중지시키는 리드 제어신호를 발생하는 리드 제어부를 포함하여 구성되는 것을 특징으로 한다.

도 1 은 일반적인 선입선출 버퍼의 블록도,

도 2 는 본 발명에 따른 스킵 비트(SKIP BIT)를 이용한 선입선출버퍼의 제어회로에 대한 블록도이다.

*도면의 주요부분에 대한 부호의 설명*

200 : 선입선출 버퍼(FIFO) 210 : 라이트 제어부

211 : 현재 레지스터 212 : 과거 레지스터

213 : 데이터 비교기 214 : 라이트 클럭 제어기

220 : 리드 제어부 221 : 데이터 중복기

222 : 리드 클럭 제어기

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 자세히 설명하기로 한다.

도 2는 본 발명에 따른 스킵 비트를 이용한 선입선출버퍼의 제어회로에 대한 블록도이다.

도 2를 참조하면, 선입선출 버퍼의 제어회로는 라이트 제어신호(WRITE_CTRL) 에 따라 입력 데이터(DATA_IN)와 스킵 비트(SKIP_BIT)를 저장하고, 리드 제어신호(READ_CTRL)에 따라 저장된 데이터와 스킵 비트를 출력하는 선입선출 버퍼(200)와, 현재 입력데이터(DATA_IN(t))와 과거 입력데이터(DATA_IN(t-1))를 비교하여 동일하다면 스킵 비트(SKIP_BIT)를 발생시켜 상기 선입선출버퍼(200)에 전송함과 동시에 , 라이트 스킵펄스(WRITE_SKIP)를 발생시켜 라이트 동작을 중지시키는 라이트 제어신호(WRITE_CTRL)를 발생하는 라이트 제어부(210)와, 상기 선입선출버퍼(200)의 과거 출력데이터(DATA_OUT(t-1))에 스킵 비트(SKIP_BIT)가 발생했다면 과거 출력데이터(DATA_OUT(t-1))를 중복하여 현재 출력 데이터(DATA_OUT(t))로 출력함과 동시에, 리드 스킵 펄스(READ_SKIP)를 발생시켜 리드 동작을 중지시키는 리드 제어신호(READ_CTRL)를 발생하는 리드 제어부(220)로 구성된다.

라이트 제어부(210)는 현재 입력데이터를 저장하는 현재 레지스터(211)와, 과거 입력데이터를 저장하는 과거 레지스터(212), 현재 입력데이터와 과거 입력데이터를 비교하여 스킵 비트(SKIP_BIT)를 발생함과 동시에 라이트 스킵펄스(WRITE_SKIP)를 출력하는 데이터 비교기(213), 라이트 신호(WRITE)와 스킵 비트(SKIP_BIT)에 따라 라이트 제어신호(WRITE_CTRL)를 발생하는 라이트 클럭 제어기(214)를 포함하여 구성된다.

리드 제어부(220)는 선입선출 버퍼(200)로부터 출력 데이터와 스킵 비트(SKIP_BIT)를 입력받아 스킵 비트에 따라 출력 데이터를 반복하여 출력함과 동시에, 리드 스킵펄스(READ_SKIP)를 출력하는 데이터 중복기(221)와, 리드 신호(READ)와 데이터 중복기(221)의 리드 스킵펄스(READ_SKIP)에 따라 리드 제어신호(READ_CTRL)를 발생하는 리드 클럭 제어기(222)를 포함하여 구성된다.

이하, 도 2의 동일한 한 쌍의 데이터가 계속해서 반복적으로 전송되는 시스템에 적용하여 작용 및 효과를 설명하고자 한다.

예를 들어, 입력 데이터 D0,D1,D2,D3,D4,D5,D6,D7,…등이 순서대로 전송되는 데 D0=D1,D2=D3,D4=D5,D6≠D7,등으로 두개의 연속된 데이터가 여러번 동일한 경우, 라이트 제어부(210)는 입력 데이터를 순서대로 입력받아 현재 입력데이터와 과거 입력데이터를 상기 데이터 비교기(213)를 통해서 비교한다. 데이터 비교기(213)는 두 데이터가 동일하지 않는 경우에는 스킵비트(SKIP_BIT)를 "0"으로 발생시켜, 과거 입력데이터와 스킵 비트를 출력한다. 그리고, 두 데이터가 동일한 경우에는 스킵 비트(SKIP_BIT)를 "1"로 발생시켜, 과거 입력데이터와 스킵비트를 출력하고 동시에 리드 스킵 펄스(READ_SKIP)를 발생한다. 라이트 클럭 제어기(214)는 라이트 스킵 펄스(WRITE_SKIP)를 입력받아 라이트 신호(WRITE)를 발생하지 못하도록 라이트 제어신호(WRITE_CTRL)를 "로우"로 발생하여 현재 입력데이터가 상기 선입선출 버퍼(200)에 저장되지 않도록 한다.

즉, 상기와 같은 라이트 제어부(210)를 통하여 선입선출 버퍼(200)에 저장된 데이터는 (D0,1),(D2,1),(D4,1),(D6,0),(D7,0)…등으로 (데이터,스킵비트)형태로 저장된다. 따라서, 8비트 데이터가 저장해야할 경우 동일한 데이터를 한번만 저장하므로 반절정도의 메모리 용량이 절약될수 있다.

리드 제어부(220)는 상기 선입선출 버퍼(200)로부터 저장된 데이터를 순서대로 입력받아 상기 데이터 중복기(221)를 통해서 출력 데이터의 스킵 비트(SKIP_BIT)를 모니터하여 스킵 비트가 "0"인 경우에는 리드 신호에 따라 다음 데이터를 선입선출버퍼로(200)부터 리드한다. 그리고, 스킵 비트가 "1"인 경우에는 출력 데이터를 반복하여 한번더 출력함과 동시에 리드 스킵 펄스(READ_SKIP)를 발생시킨다. 리드 클럭 제어기(222)는 리드 스킵 펄스(READ_SKIP)를 입력받아 리드 신호(READ)를 발생하지 못하도록 리드 제어신호(READ_CTRL)를 "로우"로 발생하여 상기 선입선출 버퍼(200)로부터 다음 데이터가 리드되지 못하도록 방지한다.

즉, 리드 제어부(220)를 통해 출력되는 데이터는 D0,D0(=D1),D2,D2(=D3), D4,D4(=D5),D6,D7,… 등으로 입력 데이터순서와 동일하게 출력되는 것이다.

이상에서 살펴본 바와 같이, 본 발명에 따르면 스킵 비트(SKIP_BIT)를 이용하여 동일한 데이터가 중복해서 저장되지 않도록 하여 데이터 저장비용 줄일수 있으며, 시스템 운영을 능률적으로 수행할 수 있는 효과가 있다.

Claims (3)

1. 라이트 제어신호(WRITE_CTRL)에 따라 입력 데이터(DATA_IN)와 스킵 비트(SKIP_BIT)를 저장하고, 리드 제어신호(READ_CTRL)에 따라 저장된 데이터와 스킵 비트를 출력하는 선입선출 버퍼(200)와;

   현재 입력데이터(DATA_IN(t))와 과거 입력데이터(DATA_IN(t-1))를 비교하여 동일하다면 스킵 비트(SKIP_BIT)를 상기 선입선출버퍼(200)에 전송함과 동시에 라이트 스킵펄스(WRITE_SKIP)를 발생시켜 라이트 동작을 중지시키는 라이트 제어신호(WRITE_CTRL)를 발생하는 라이트 제어부(210);

   상기 선입선출버퍼(200)의 과거 출력데이터(DATA_OUT(t-1))에 스킵 비트(SKIP_BIT)가 발생했다면 과거 출력데이터(DATA_OUT(t-1))를 중복하여 현재 출력 데이터(DATA_OUT(t))로 출력함과 동시에, 리드 스킵 펄스(READ_SKIP)를 발생시켜 리드 동작을 중지시키는 리드 제어신호(READ_CTRL)를 발생하는 리드 제어부(220)를 포함하여 구성되는 것을 특징으로 하는 선입선출버퍼의 제어회로.
2. 제 1 항에 있어서, 상기 라이트 제어부(210)는 현재 입력데이터를 저장하는 현재 레지스터(211)와;

   과거 입력데이터를 저장하는 과거 레지스터(212);

   현재 입력데이터와 과거 입력데이터를 비교하여 스킵 비트(SKIP_BIT)를 발생함과 동시에 라이트 스킵펄스(WRITE_SKIP)를 출력하는 데이터 비교기(213);

   라이트 신호(WRITE)와 스킵 비트(SKIP_BIT)에 따라 라이트 제어신호(WRITE_CTRL)를 발생하는 라이트 클럭 제어기(214)를 포함하여 구성되는 것을 특징으로 하는 선입선출버퍼의 제어회로.
3. 제 1 항에 있어서, 상기 리드 제어부(220)는 선입선출 버퍼(200)로부터 출력 데이터와 스킵 비트(SKIP_BIT)를 입력받아 스킵 비트에 따라 출력 데이터를 반복하여 출력함과 동시에, 리드 스킵펄스(READ_SKIP)를 출력하는 데이터 중복기(221)와;

   리드 신호(READ)와 데이터 중복기(221)의 리드 스킵펄스(READ_SKIP)에 따라 리드 제어신호(READ_CTRL)를 발생하는 리드 클럭 제어기(222)를 포함하여 구성되는 것을 특징으로 하는 선입선출버퍼의 제어회로.

Images