KR100247424B1 - 라이트 버퍼를 이용한 외부 캐시 장치 - Google Patents

라이트 버퍼를 이용한 외부 캐시 장치 Download PDF

Info

Publication number
KR100247424B1
KR100247424B1 KR1019970032768A KR19970032768A KR100247424B1 KR 100247424 B1 KR100247424 B1 KR 100247424B1 KR 1019970032768 A KR1019970032768 A KR 1019970032768A KR 19970032768 A KR19970032768 A KR 19970032768A KR 100247424 B1 KR100247424 B1 KR 100247424B1
Authority
KR
South Korea
Prior art keywords
main memory
memory
cache
write buffer
central processing
Prior art date
Application number
KR1019970032768A
Other languages
English (en)
Other versions
KR19990010116A (ko
Inventor
황보종태
Original Assignee
강병호
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강병호, 대우통신주식회사 filed Critical 강병호
Priority to KR1019970032768A priority Critical patent/KR100247424B1/ko
Publication of KR19990010116A publication Critical patent/KR19990010116A/ko
Application granted granted Critical
Publication of KR100247424B1 publication Critical patent/KR100247424B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 라이트 버퍼를 이용하여 중앙 처리 장치에 있는 데이터값과 어드레스값을 메인 메모리에 저장하는 외부 캐시 장치에 관한 것으로, 라이트 사이클 신호를 발생하는 중앙 처리 장치에 의해 전송된 데이터값과 어드레스값을 캐시 메모리와 라이트 버퍼에 동시에 저장하고, 메인 메모리의 저장상태를 파악하여 저장할 수 있는 상태이면 메인 메모리 콘트롤러에 의해 메모리 아이들 신호를 캐시 콘트롤러에 전송함에 따라 캐시 콘트롤러는 라이트 버퍼에게 인에이블 신호를 전송하며, 라이트 버퍼와 메인 메모리를 연결하고 있는 시스템 버스를 파악하여 라이트 버퍼에 저장된 데이터값과 어드레스값을 메인 메모리에 기록하므로 메인 메로리와 연결된 시스템 버스의 상태를 병목 현상없이 고속으로 메인 메모리에 전달하며, 중앙 처리 장치에서 발생한 라이트 사이클을 신속하게 종료함에 따라 중앙 처리 장치의 성능을 향상시킬 수 있는 효과가 있다.

Description

라이트 버퍼를 이용한 외부 캐시 장치
본 발명은 전전자 교환기의 외부 캐시(External Cache)장치에 관한 것으로, 특히 라이트 버퍼를 이용한 외부 캐시 장치에 관한 것이다.
일반적으로, 전전자 교환기의 외부 캐시는 중앙 처리 장치와 메인 메모리 사이에서 고속의 기억 장치이므로 중앙 처리 장치에서 처리된 데이터를 캐시 콘트롤러에 의해 메인 메모리에 전송한다.
이러한 외부 캐시를 이용한 캐시 메모리는 중앙 처리 장치의 호출 시간을 단축하고, 처리 능력을 향상시키기 위해 사용하는 소용량이며 고속인 기억장치이다.
도 1에 도시된 바와 같이 종래의 캐시 장치는 중앙 처리 장치(1)와, 캐시 콘트롤러(2)와, 캐시 메모리(3)와, DMA 콘트롤러(4)와, 메인 메모리(5)로 구성된다.
중앙 처리 장치(1)는 데이터를 쓰기 위한 라이트 사이클(Write Cycle)을 로컬 버스(Local Bus)를 통해 발생시킨다.
캐시 콘트롤러(2)는 라이트 사이클 발생신호를 인지하고, 캐시 메모리(3)와 메인 메모리(5)에 업 데이트(Update) 되어야 할 어드레스가 있음을 확인하면, 동시에 데이터를 캐시 메모리(3)와 메인 메모리(5)에 라이트한다.
여기서, 라이트 사이클은 캐시 메모리(3)에 업 데이트시는 1클럭으로 동작이 완료되지만 메인 메모리(5)에 업 데이트시는 2∼3클럭으로 지연되어 동작이 완료된다.
따라서, 중앙 처리 장치(1)에서 라이트 사이클을 계속적으로 수행하면 캐시 메모리(3)는 1클럭이므로 먼저 동작이 완료되지만 메인 메모리(5)는 2∼3클럭으로 지연되므로 동작이 완료되지 않음에 따라 중앙 처리 장치(1)의 처리 속도에 문제가 있다.
또한, 중앙 처리 장치(1)의 라이트 사이클 상태이면 로컬 버스뿐만 아니라 시스템 버스(System Bus)를 점유하면 많은 버스 마스터(Master) 즉, DMA(Direct Memory Access) 콘트롤러(4)에 의한 시스템 버스를 사용하는 경우가 발생하므로 시스템 버스에서 다중 접속에 의한 병목현상을 심화 시켜 시스템의 성능을 저하하는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 안출한 것으로서, 그 목적은 중앙 처리 장치에서 라이트 사이클의 수행시에 메인 메모리에 저장될 데이터를 임시 저장하므로 병목현상을 방지할 수 있도록 한 라이트 버퍼를 이용한 외부 캐시 장치를 제공하는데 있다.
이러한 목적을 달성하기 위한 본 발명은 메인 메모리와 캐시 메모리에 동일한 데이터값과 어드레스값을 저장하는 외부 캐시 장치에 관한 것으로, 데이터값과 어드레스값의 기록을 위한 라이트 사이클 신호를 출력하는 중앙 처리 장치와; 메인 메모리의 저장 상태를 검출하여 메모리 아이들 신호를 출력하는 메인 메모리 콘트롤러와; 중앙 처리 장치에서 발생하는 데이터값과 어드레스값을 임시로 저장하고, 메인 메모리 콘트롤러에서 전송되는 메모리 아이들 신호에 의해 메인 메모리와 연결된 시스템 버스가 아이들 상태일때만 전송하는 라이트 버퍼와; 중앙 처리 장치에서 발생하는 라이트 사이클 신호에 따라 저장용 데이터값을 캐시 메모리에 저장하고, 저장용 데이터값과 어드레스값을 라이트 버퍼에 저장하며, 메인 메모리와 연결된 시스템 버스의 상태를 파악하여 아이들 상태이면 라이트 버퍼에 저장된 데이터값과 어드레스값을 메인 메모리에 기록하는 캐시 콘트롤러를 포함한다.
도 1은 종래의 캐시 장치의 블록 구성도,
도 2는 본 발명에 의한 라이트 버퍼를 이용한 외부 캐시 장치의 블록 구성도.
<도면의 주요부분에 대한 부호의 설명>
10 : 중앙 처리 장치 20 : 캐시 콘트롤러
30 : 캐시 메모리 40 : 마스터 콘트롤러
50 : 라이트 버퍼 60 : 메인 메모리 콘트롤러
70 : 메인 메모리
본 발명의 목적 및 특징은 첨부된 도면을 참조하여 하기와 같이 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하기로 한다.
도 2는 본 발명에 의한 라이트 버퍼를 이용한 외부 캐시 장치의 블록 구성도로서, 중앙 처리 장치(10)와, 캐시 콘트롤러(20)와, 캐시 메모리(30)와, 마스터 콘트롤러(40)와, 라이트 버퍼(50)와, 메인 메모리 콘트롤러(60)와, 메인 메모리(70)로 구성된다.
중앙 처리 장치(10)는 데이터를 쓰기 위한 라이트 사이클(Write Cycle)을 로컬 버스(Local Bus)를 통해 발생하며, 라이트 사이클에 의해 데이터값과 어드레스값을 메인 메모리(70)에게 전송한다.
캐시 콘트롤러(20)는 중앙 처리 장치(10)에서 발생하는 라이트 사이클 신호를 인지하고, 캐시 메모리(30)와 라이트 버퍼(50)에 업 데이트(Update) 되어야 할 어드레스가 있음을 확인하면, 중앙 처리 장치(10)에서 전송하는 데이터값과 어드레스값을 동시에 저장한다.
이때, 라이트 버퍼(50)와 캐시 메모리(30)에 저장되는 시간은 동일하게 저장된다.
캐시 메모리(30)는 캐시 콘트롤러(20)에 의해 제어되고, 중앙 처리 장치(10)의 처리 능력을 향상시키기 위한 소용량 고속의 기억장치로 사용된다.
그러므로, 중앙 처리 장치(10)에서 리드 사이클(Read Cycle)시 리드하고자 하는 데이터값이 캐시 메모리(30)에 저장되어 있으면 메인 메모리(70)까지 리드하지 않아도 되므로 고속으로 사이클(Cycle)을 종료할 수 있다.
상기 캐시 콘트롤러(20)의 인에이블 신호에 의해 데이터값과 어드레스값을 임시로 저장한 라이트 버퍼(50)는 메인 메모리(70)와 시스템 버스로 연결되어 있으므로 시스템 버스가 아이들(Idle)해지면 중앙 처리 장치(10)의 처리 명령과는 상관없이 메인 메모리(70)에 업 데이트(Update)한다.
이때, 라이트 버퍼(50)는 메인 메모리 컨트롤러(60)에 의하여 제어된다.
메인 메모리 콘트롤러(60)는 메인 메모리(70)의 저장 상태를 콘트롤하고, 메인 메모리(70)가 아이들(Idle)상태이면, 캐시 콘트롤러(20)에게 메모리 아이들(Idle) 신호를 전송한다.
캐시 콘트롤러(20)는 메인 메모리 콘트롤러(60)로부터 메모리 아이들(Idle) 신호를 전송받고 라이트 버퍼(50)에 임시로 저장되어 있는 데이터값과 어드레스값을 시스템 버스를 통해 메인 메모리(70)에 전송한다.
또한, 마스터 콘트롤러(Master Controller)(40) 즉, 입/출력 콘크롤러(42)와 DMA 콘트롤러(44)가 시스템 버스를 사용하고 있으면, 캐시 콘트롤러(20)의 콘트롤에 의해 라이트 버퍼(50)는 임시 지연 저장한후 시스템 버스가 아이들(Idle)이면 그때 데이터값을 메인 메모리(70)에 전송한다.
결론적으로, 라이트 버퍼(50)를 이용하므로 메인 메모리(70)와 연결된 시스템 버스가 아이들(Idle)상태가 될 때만 중앙 처리 장치(10)의 데이터값을 메인 메모리(70)에 전송할 수 있으므로 시스템 버스 상태의 병목 현상을 제거할 수 있다.
이상, 상기와 같이 설명한 본 발명은 라이트 버퍼를 이용하여 메인 메로리와 연결된 시스템 버스의 상태를 병목 현상없이 고속으로 메인 메모리에 전달하며, 중앙 처리 장치에서 발생한 라이트 사이클을 신속하게 종료함에 따라 중앙 처리 장치의 성능을 향상시킬 수 있는 효과가 있다.

Claims (1)

  1. 메인 메모리와 캐시 메모리에 동일한 데이터값과 어드레스값을 저장하는 외부 캐시 장치에 있어서,
    데이터값과 어드레스값의 기록을 위한 라이트 사이클 신호를 출력하는 중앙 처리 장치;
    상기 메인 메모리의 저장 상태를 검출하여 메모리 아이들 신호를 출력하는 메인 메모리 콘트롤러;
    상기 중앙 처리 장치에서 발생하는 데이터값과 어드레스값을 임시로 저장하고, 상기 메인 메모리 콘트롤러에서 전송되는 메모리 아이들 신호에 의해 상기 메인 메모리와 연결된 시스템 버스가 아이들 상태일때만 전송하는 라이트 버퍼;
    상기 중앙 처리 장치에서 발생하는 라이트 사이클 신호에 따라 상기 저장용 데이터값을 상기 캐시 메모리에 저장하고, 상기 저장용 데이터값과 어드레스값을 상기 라이트 버퍼에 저장하며, 상기 메인 메모리와 연결된 시스템 버스의 상태를 파악하여 아이들 상태이면 상기 라이트 버퍼에 저장된 데이터값과 어드레스값을 메인 메모리에 기록하는 캐시 콘트롤러를 구비하는 것을 특징으로 하는 라이트 버퍼를 이용한 외부 캐시 장치.
KR1019970032768A 1997-07-15 1997-07-15 라이트 버퍼를 이용한 외부 캐시 장치 KR100247424B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970032768A KR100247424B1 (ko) 1997-07-15 1997-07-15 라이트 버퍼를 이용한 외부 캐시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970032768A KR100247424B1 (ko) 1997-07-15 1997-07-15 라이트 버퍼를 이용한 외부 캐시 장치

Publications (2)

Publication Number Publication Date
KR19990010116A KR19990010116A (ko) 1999-02-05
KR100247424B1 true KR100247424B1 (ko) 2000-03-15

Family

ID=19514478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970032768A KR100247424B1 (ko) 1997-07-15 1997-07-15 라이트 버퍼를 이용한 외부 캐시 장치

Country Status (1)

Country Link
KR (1) KR100247424B1 (ko)

Also Published As

Publication number Publication date
KR19990010116A (ko) 1999-02-05

Similar Documents

Publication Publication Date Title
KR930016886A (ko) 컴퓨터 시스템 및 데이타 저장방법
US20040107265A1 (en) Shared memory data transfer apparatus
JPH0679290B2 (ja) コンピュ−タ装置
JPH02113492A (ja) 条件書き込み手段を有するランダム・アクセス・メモリ回路
JPH01237864A (ja) Ｄｍａ転送制御装置
KR100288177B1 (ko) 메모리 액세스 제어 회로
KR880011676A (ko) 캐쉬 메모리를 사용한 블록 액세스 방식
US5557782A (en) Flexible deterministic state machine
KR100247424B1 (ko) 라이트 버퍼를 이용한 외부 캐시 장치
JP2006268753A (ja) Ｄｍａ回路及びコンピュータシステム
JPH0830546A (ja) バス制御装置
JPS6145272B2 (ko)
KR100410986B1 (ko) 디지털신호프로세서 외부메모리의 억세스제어방법
US6304931B1 (en) Access limiting bus control system and method
KR980010803A (ko) 직접 메모리 엑세스 동작을 위해 출력 주변장치를 프리챠징하는 방법
KR100283187B1 (ko) 공통 메모리를 사용하는 시스템에서 공통 메모리 억세스장치 및 방법
JPH064398A (ja) 情報処理装置
JP2002149593A (ja) 階層バスシステム
KR100336743B1 (ko) 데이터처리회로
KR0176464B1 (ko) 다이나믹 랜덤 억세스 메모리장치의 리플레쉬 제어회로
KR100248339B1 (ko) 메모리장치용 중계회로
JPH10105457A (ja) メモリ制御システムおよびメモリ制御回路
KR950010449B1 (ko) 밀결합 다중 프로세서 시스템의 입출력 처리시스템
JPH09198305A (ja) メモリ制御装置
KR19990004231A (ko) 피6 버스를 이용한 컴퓨터 시스템에서 메모리 엑세스 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee