KR950010449B1 - 밀결합 다중 프로세서 시스템의 입출력 처리시스템 - Google Patents

밀결합 다중 프로세서 시스템의 입출력 처리시스템 Download PDF

Info

Publication number
KR950010449B1
KR950010449B1 KR1019920024257A KR920024257A KR950010449B1 KR 950010449 B1 KR950010449 B1 KR 950010449B1 KR 1019920024257 A KR1019920024257 A KR 1019920024257A KR 920024257 A KR920024257 A KR 920024257A KR 950010449 B1 KR950010449 B1 KR 950010449B1
Authority
KR
South Korea
Prior art keywords
input
output
processor
data
shared memory
Prior art date
Application number
KR1019920024257A
Other languages
English (en)
Other versions
KR940015886A (ko
Inventor
이상남
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR1019920024257A priority Critical patent/KR950010449B1/ko
Publication of KR940015886A publication Critical patent/KR940015886A/ko
Application granted granted Critical
Publication of KR950010449B1 publication Critical patent/KR950010449B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G06F15/8015—One dimensional arrays, e.g. rings, linear arrays, buses

Abstract

내용 없음.

Description

밀결합 다중 프로세서 시스템의 입출력 처리시스템
제 1 도는 종래의 입출력 처리시스템의 회로도.
제 2 도는 본 발명의 입출력 처리시스템의 회로도.
제 3 도는 본 발명의 입출력 처리시스템에 의한 입출력 처리부의 테이타 패스로직부의 상태 천이도.
제 4 도는 본 발명의 입출력 처리시스템에 의한 공유메모리의 입출력 처리로직부의 상태 천이도.
* 도면의 주요부분에 대한 부호의 설명
100 : 시스템 버스 200-20N : 프로세서 보드
300 : 공유메모리 301 : 입출력 처리로직부
400 : 전용 입출력 버스 500-50N : 입출력 처리기
500A-50NA : 데이타 패스 로직부 500B-50NB : 데이타 버퍼램
600 : 보조버스 601 : 디스크
602 : 자기테이프 드라이브 603 : 터미널
본 발명은 다수의 프로세서 보드들이 하나의 메모리를 공유하여 사용하는 밀결합 다중 프로세서 시스템에서 프로세서 보드가 디스크의 데이타를 입출력 처리기 및 공유메모리를 통해 리드할 경우에 시스템 버스의 사용률을 줄여 시스템의 동작성능을 향상시킬 수 있도록 하는 밀결합 다중 프로세서 시스템의 입출력 처리 시스템에 관한 것이다.
종래의 입출력 처리시스템은 제 1 도에 도시된 바와같이, 어드레스 버스, 데이타 버스, 인터럽트 버스 및 제어버스의 시스템 버스(10)에 다수의 프로세서 보드(20-2N)와, 공유메모리(30) 및 다수의 입출력 처리기(40-4N)가 연결되고, 입출력 처리기(40-4N)에는 보조버스(50)를 통해 디스크(51), 자기테이프 드라이브(52) 및 터미널(53)등이 연결되어 있다. 이러한 입출력 처리시스템은 공유메모리(30)의 용량을 확장시키는데에는 한계가 있으므로 보조기억장치로 디스크(51)를 사용하게 되는데, 프로세서 보드(20-2N)가 디스크(51)의 데이타 내용을 리드하여 사용할 경우에 먼저 프로세서 보드(20-2N)가 입출력 처리기(40-4N)로 인터럽트 신호를 출력하게 된다.
그러면 입출력 처리기(40-4N)는 보조버스(50)를 통해 디스크(51)에서 명령받은 데이타를 리드하여 내장된 데이타 버퍼 램에 저장한 후 시스템 버스(10)를 통해 공유메모리(30)에 저장하고 입출력 처리기(40-4N)가 프로세서 보드(20-2N)로 인터럽트 신호를 출력함에 따라 프로세서 보드(20-2N)는 공유메모리(30)에 저장된 데이타를 리드하여 사용하게 된다.
그러나 상기와 같은 종래의 입출력 처리시스템은 입출력 처리가 디스크로부터 리드한 데이타를 공유메모리에 저장할 경우에 시스템 버스를 사용하고, 공유메모리에 저장한 데이타를 프로세서 보드가 리드할 경우에 다시 시스템 버스를 사용하므로 많은 프로세서 보드가 빈번하게 디스크의 데이타를 요청할 경우에 시스템 버스의 과부하로 인하여 입출력 처리기가 디스크의 데이타를 신속하게 프로세서 보드로 전송할 수 없게되고, 이로 인하여 시스템의 동작성능이 저하되는 등의 문제점이 있었다.
본 발명은 상기와 같은 종래의 제반 문제점들을 해결하기 위하여 창안한 것으로서, 공유메모리와 입출력 처리기를 별도의 전용 입출력 버스로 연결하여 입출력 처리기가 보조시스템 버스를 통해 공유메모리에 저장하도록 함으로써 시스템 버스의 사용률을 줄여 디스크의 데이타를 신속하게 프로세서 보드로 전송하고, 시스템의 동작 성능을 향상시킬 수 있도록 하는 입출력 처리시스템을 제공하는데 그 목적이 있는 것으로 이를 첨부된 제 2 도 내지 제 4 도의 도면을 참조하여 상세히 설명한다.
제 2 도는 본 발명의 입출력 처리시스템의 회로도로서 이에 도시된 바와같이, 시스템 버스(100)를 통해 하나의 공유메모리(300)를 공유하는 다수의 프로세서 보드(200-20N)와, 상기 공유메모리(300)에 전용 입출력 버스(400)를 통해 연결되어 공유메모리(300)에 테이타를 저장하는 다수의 입출력 처릭(500-50N)와, 상기 입출력 처리기(500-50N)에 보조버스(600)를 통해 연결되어 데이타를 입출력하는 디스크(601), 자기테이프 드라이브(602) 및 터미널(603)로 구성하였다.
그리고 공유메모리(300)에는 데이타의 입출력을 제어하는 입출력 제어로직부(301)를 구비하고, 입출력 처리기(500-50N)에는 데이타의 패스를 제어하는 데이타 패스로직부(500A-50NA)와, 데이타를 일시 저장하는 데이타 버퍼램(500B-500NB)를 구비하고 있다.
이와같이 구성된 본 발명의 입출력 처리시스템은 프로세서 보드(200-20N)가 디스크(601)에 저장된 소정 블록의 데이타를 리드하여 사용할 경우에 프로세서 보드(200-20N)는 시스템 버스(100)를 통해 해당 입출력 처리기(500-50N)로 인터럽트 신호를 출력하게 된다. 그러면 입출력처리기(500-50N)는 인터럽트 신호에 따라 보조버스(600)를 통해 디스크(601)에서 소정블록의 데이타를 리드하여 진용 입출력 버스(400)를 통해 공유메모리(300)에 저장하게 된다. 이때 입출력 처리기(500-50N)는 데이타 패스 로직부(500A-500NA)를 사용하게 되는데, 데이타 패스 로직부(500A-50NA)로 제 3 도에 도시된 바와같이, 준비상태(S0)에 있다가 전용 입출력 버스(400)를 사용할 수 있게 되면, 저장상태(S1)로 천이하여 공유메모리(300)에 데이타를 저장하고, 데이타의 저장이 완료되면, 다시 준비상태(S0)로 천이하게 된다.
그리고 공유메모리(300)는 시스템 버스(100)와 전용 입출력 버스(400)의 사이에 위치되어 프로세서 보드(200-20N)의 서비스와 입출력 처리기(500-50N)의 서비스를 분리하여 처리해야 되는 것으로서 입출력 처리로직부(301)가 수행되게 된다.
즉, 제 4 도에 도시된 바와같이 입출력 처리로직부(301)는 준비상태(S0)에 있다가 프로세서 보드(200-20N)의 서비스 요청이 있을 경우에는 프로세서 보드 서비스 상태(S1)로 천이하여 서비스 동작을 수행한 후 준비상태(S0)로 복귀하고, 입출력 처리기(500-50N)의 서비스 요청이 있을 경우에도 상기와 마찬가지로 입출력 처리기 서비스 상태(S2)로 천이하여 서비스 동작을 수행한 후 준비상태(S0)로 복귀한다.
이와같이 하여 디스크(601)로 데이타가 공유메모리(300)에 저장되면, 입출력 처리기(500-50N)는 프로세 보드(200-20N)로 인터럽트 신호를 출력하고, 출력한 인터럽트 신호에 따라 프로세서 보드(200-20N)는 공유메모리(300)에서 데이타를 리드하여 처리하게 된다.
이상에서와 같이 본 발명은 공유메모리와 입출력 처리기의 사이에 별도의 전용 입출력 버스를 구비하여 디스크의 데이타를 보조시스템 버스를 통해 공유메모리에 저장하고, 공유메모리에 저장한 데이타를 시스템 버스를 통해 프로세서 보드가 리드함으로써 시스템 버스의 사용률을 줄여 디스크의 데이타를 신속하게 프로세서 보드로 전송할 수 있고, 이로 인하여 시스템의 동작 성능이 향상되는 등의 효과가 있다.

Claims (3)

  1. 시스템 버스(100)를 통해 하나의 공유메모리(300)를 공유하는 다수의 프로세서 보드(200-20N)와, 상기 공유메모리(300)에 전용 입출력 버스(400)를 통해 연결되어 공유메모리(300)에 데이타를 저장하는 다수의 입출력 처리기(500-50N)와, 상기 입출력 처리기(500-50N)에 보조버스(600)를 통해 연결되어 데이타를 입출력하는 디스크(601), 자기테이프 드라이브(602) 및 터미널(603)로 구성됨을 특징으로 하는 밀결합 다중 프로세서 시스템의 입출력 처리시스템.
  2. 제 1 항에 있어서, 공유메모리(300)에 구비된 입출력 처리로직부(301)는 준비상태(S0)에 있다가 프로세서 보드(200-20N)의 서비스 요청이 있을 경우에 프로세서 보드 서비스 상태(S1)로 천이하여 서비스 동작을 수행한 후 준비상태(S0)로 복귀하고, 입출력 처리기(500-50N)의 서비스 요청이 있을 경우에도 입출력 처리기 서비스 상태(S2)로 천이하여 서비스 동작을 수행한 후 준비상태(S0)로 복귀함을 특징으로 하는 밀결합 다중 프로세서 시스템의 입출력 처리시스템.
  3. 제 1 항에 있어서, 입출력 처리기(500-50N)의 데이타 패스로직부(500A-50NA)는 준비상태(S0)에서 전용 입출력 버스(400)를 사용할 경우에 저장상태(S1)로 천이하여 공유메모리(300)에 데이타를 저장하고, 저장이 완료될 경우에 준비상태(S0)로 천이함을 특징으로 하는 밀결합 다중 프로세서 시스템의 입출력 처리시스템.
KR1019920024257A 1992-12-15 1992-12-15 밀결합 다중 프로세서 시스템의 입출력 처리시스템 KR950010449B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920024257A KR950010449B1 (ko) 1992-12-15 1992-12-15 밀결합 다중 프로세서 시스템의 입출력 처리시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920024257A KR950010449B1 (ko) 1992-12-15 1992-12-15 밀결합 다중 프로세서 시스템의 입출력 처리시스템

Publications (2)

Publication Number Publication Date
KR940015886A KR940015886A (ko) 1994-07-22
KR950010449B1 true KR950010449B1 (ko) 1995-09-18

Family

ID=19345557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024257A KR950010449B1 (ko) 1992-12-15 1992-12-15 밀결합 다중 프로세서 시스템의 입출력 처리시스템

Country Status (1)

Country Link
KR (1) KR950010449B1 (ko)

Also Published As

Publication number Publication date
KR940015886A (ko) 1994-07-22

Similar Documents

Publication Publication Date Title
US4884192A (en) Information processor capable of data transfer among plural digital data processing units by using an active transmission line having locally controlled storage of data
MY109414A (en) Bus interface logic for computer system having dual bus architecture
JPH01237864A (ja) Ｄｍａ転送制御装置
JPS5960658A (ja) 論理機能を備えた半導体記憶装置
JPH01269142A (ja) 計算機システム
GB1148262A (en) Digital computing system
JPH01124031A (ja) マイクロ・コンピュータ
KR950010449B1 (ko) 밀결합 다중 프로세서 시스템의 입출력 처리시스템
JPH07160574A (ja) 情報処理装置
EP0766180A2 (en) Information handling system having bus to bus translation
CN217588059U (zh) 处理器系统
JP2000227895A (ja) 画像データ転送装置および画像データ転送方法
KR100336743B1 (ko) 데이터처리회로
JP2945525B2 (ja) プロセッサ、メモリ、およびデータ処理装置
KR950020230A (ko) 멀티 프로세서 시스템의 메모리 공유 액세스 제어 장치
JPS60134956A (ja) 情報処理システム
KR830001847B1 (ko) 복수의 마이크로세서를 제어하는 시스템
KR100247424B1 (ko) 라이트 버퍼를 이용한 외부 캐시 장치
JPS5913060B2 (ja) 主記憶装置の記憶容量検出方式
KR950006547Y1 (ko) 프로세서 이중화시 공통메모리 액세스회로
JPS6269321A (ja) プロセススイツチ方式
JPH0285943A (ja) データ処理装置
JPH039431A (ja) 割込み処理方式
JPH11306073A (ja) 情報処理装置
JPS6385842A (ja) 情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971229

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee