JPH01124031A - マイクロ・コンピュータ - Google Patents
マイクロ・コンピュータInfo
- Publication number
- JPH01124031A JPH01124031A JP62283403A JP28340387A JPH01124031A JP H01124031 A JPH01124031 A JP H01124031A JP 62283403 A JP62283403 A JP 62283403A JP 28340387 A JP28340387 A JP 28340387A JP H01124031 A JPH01124031 A JP H01124031A
- Authority
- JP
- Japan
- Prior art keywords
- register
- interrupt
- signal
- writing
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロ・コンピュータ、特に割り込み回路を
有するマイクロ・コンピュータに関スる。
有するマイクロ・コンピュータに関スる。
従来のこの種のマイクロ・コンピュータは第2図に示す
様な回路構成となっている。CPUIはレジスタ5及び
メモリー6に対して演算等の処理を行う。割り込み両回
路2,3.4はそれぞれCPUの処理が必要になった時
点でCPU1に対して割り込み要求信号11,12.1
3を出力する。
様な回路構成となっている。CPUIはレジスタ5及び
メモリー6に対して演算等の処理を行う。割り込み両回
路2,3.4はそれぞれCPUの処理が必要になった時
点でCPU1に対して割り込み要求信号11,12.1
3を出力する。
するとCPU1は割り込み許可信号8または9または1
0を出力し、割り込み処理に入る。この割り込み処理プ
ログラムの中でレジスタ5を書き替える命令が含まれて
いると割り込み処理から復帰した時に、レジスタ5の内
容は書き変ってしまうので割り込み処理前の処理をその
まま実行することはできない。このため割り込み処理の
最初のルーチンでレジスタ5の内容をブツシュ命令マた
はストア命令によりメモリー6に退避して、割り込み処
理の終了する前にメモリー6からポツプ命令、またはロ
ード命令によりレジスタ5へ以前の内容を復帰させるこ
とが行われる。
0を出力し、割り込み処理に入る。この割り込み処理プ
ログラムの中でレジスタ5を書き替える命令が含まれて
いると割り込み処理から復帰した時に、レジスタ5の内
容は書き変ってしまうので割り込み処理前の処理をその
まま実行することはできない。このため割り込み処理の
最初のルーチンでレジスタ5の内容をブツシュ命令マた
はストア命令によりメモリー6に退避して、割り込み処
理の終了する前にメモリー6からポツプ命令、またはロ
ード命令によりレジスタ5へ以前の内容を復帰させるこ
とが行われる。
しかし、従来のこの割り込み処理の前後でレジスタの内
容をメモリーに退避させ、復帰させることは処理の時間
がかかり、高速処理には適さず、また、割り込み処理プ
ログラムも処理が複雑になるのでソフトウェアの生産性
がよくないという欠点を有する。
容をメモリーに退避させ、復帰させることは処理の時間
がかかり、高速処理には適さず、また、割り込み処理プ
ログラムも処理が複雑になるのでソフトウェアの生産性
がよくないという欠点を有する。
本発明は、CPU及び周辺回路を制御するためのレジス
タ及び複数の割り込み回路を有するマイクロ・コンピュ
ータで、それぞれの割り込み回路と一対一に対応する複
数のレジスタと、それぞれの割り込みが発生した時点で
CPUからアクセスするレジスタを切り替える回路を有
している。
タ及び複数の割り込み回路を有するマイクロ・コンピュ
ータで、それぞれの割り込み回路と一対一に対応する複
数のレジスタと、それぞれの割り込みが発生した時点で
CPUからアクセスするレジスタを切り替える回路を有
している。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック図である。
第1図において割り込み回路19,20.21のいずれ
からも割り込み要求信号30,31゜32がない時、C
PU18はレジスタ22゜23.24は読み書きせずに
、レジスタ41に対して読み書きする。このレジスタ2
2,23゜24.41はまったく同一のものであって、
それぞれレジスタ書き込み信号33,35.37゜39
及びレジスタ読み出し信号34,36゜38.40が相
異なるだけである。レジスタ切り替え回路44はCPU
18からのレジスタ書き込み信号45及びレジスタ読み
出し信号46と、CPU5の割り込み許可信号27,2
8.29によりレジスタ22,23,24,4.1の内
どのレジスタに書き込みまたは読み出しを行うか決定す
る。
からも割り込み要求信号30,31゜32がない時、C
PU18はレジスタ22゜23.24は読み書きせずに
、レジスタ41に対して読み書きする。このレジスタ2
2,23゜24.41はまったく同一のものであって、
それぞれレジスタ書き込み信号33,35.37゜39
及びレジスタ読み出し信号34,36゜38.40が相
異なるだけである。レジスタ切り替え回路44はCPU
18からのレジスタ書き込み信号45及びレジスタ読み
出し信号46と、CPU5の割り込み許可信号27,2
8.29によりレジスタ22,23,24,4.1の内
どのレジスタに書き込みまたは読み出しを行うか決定す
る。
たとえば割り込み許可信号27が出力されているときは
レジスタ22が読み書きさせ、割り込み許可信号28が
出力されているときはレジスタ23が読み書きさせ、割
り込み許可信号29が出力されているときはレジスタ2
4が読み書きさせ、割り込み許可信号27,28.29
のいずれもが出力されていないときはレジスタ41が読
み書きさせる。
レジスタ22が読み書きさせ、割り込み許可信号28が
出力されているときはレジスタ23が読み書きさせ、割
り込み許可信号29が出力されているときはレジスタ2
4が読み書きさせ、割り込み許可信号27,28.29
のいずれもが出力されていないときはレジスタ41が読
み書きさせる。
以上説明したように本発明は、CPUが割り込み処理を
実行するかしないか、また、どの割り込み処理を実行す
るかによってレジスタを自動的に切り換えるので、ソフ
トウェア処理で割り込み処理実行時のレジスタの退避及
び復帰を行う必要がなく、割り込み処理の高速でしかも
ソフトウェアの生産性が高いという利点を有する。
′
実行するかしないか、また、どの割り込み処理を実行す
るかによってレジスタを自動的に切り換えるので、ソフ
トウェア処理で割り込み処理実行時のレジスタの退避及
び復帰を行う必要がなく、割り込み処理の高速でしかも
ソフトウェアの生産性が高いという利点を有する。
′
第1図は本発明のブコック図、第2図は従来のマイクロ
・コンピュータのブロック図である。第2図は従来例を
示す図である。 1.18・・・・・・CPU、2,3,4,19゜20
.21・・・・・・割り込み回路、5,22,23゜2
4.41・・・・・・レジスタ、6.25・・・・・・
メモリー、7.25・・・・・・メモリー、7.26・
・・・・・バス、8゜9.10,27,28.29・・
・・・・割り込み許可信号、11,12,13,30,
31.32・・・・・・割り込み要求信号、14,33
,35,37゜39.45・・・・・・レジスタ書き込
み信号、15゜34.36,38,40.46・・・・
・・レジスタ読み出し信号、16.42・・・・・・メ
モリー書き込み信号、17.43・・・・・・メモリー
読み出し信号、44・旧・・レジスタ切り替え回路。 代理人 弁理士 内 原 音
・コンピュータのブロック図である。第2図は従来例を
示す図である。 1.18・・・・・・CPU、2,3,4,19゜20
.21・・・・・・割り込み回路、5,22,23゜2
4.41・・・・・・レジスタ、6.25・・・・・・
メモリー、7.25・・・・・・メモリー、7.26・
・・・・・バス、8゜9.10,27,28.29・・
・・・・割り込み許可信号、11,12,13,30,
31.32・・・・・・割り込み要求信号、14,33
,35,37゜39.45・・・・・・レジスタ書き込
み信号、15゜34.36,38,40.46・・・・
・・レジスタ読み出し信号、16.42・・・・・・メ
モリー書き込み信号、17.43・・・・・・メモリー
読み出し信号、44・旧・・レジスタ切り替え回路。 代理人 弁理士 内 原 音
Claims (1)
- CPU及び周辺回路を制御するためのレジスタ及び複
数の割り込み回路を有するマイクロ・コンピュータでそ
れぞれの割り込み回路と一対一に対応する複数のレジス
タを持ち、それぞれの割り込みが発生した時点でCPU
からアクセスするレジスタを切り替える回路を有するこ
とを特徴とするマイクロ・コンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62283403A JPH01124031A (ja) | 1987-11-09 | 1987-11-09 | マイクロ・コンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62283403A JPH01124031A (ja) | 1987-11-09 | 1987-11-09 | マイクロ・コンピュータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01124031A true JPH01124031A (ja) | 1989-05-16 |
Family
ID=17665074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62283403A Pending JPH01124031A (ja) | 1987-11-09 | 1987-11-09 | マイクロ・コンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01124031A (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019022567A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022554A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022564A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022563A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022549A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022561A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022569A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022568A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022562A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022570A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022548A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022565A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022566A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2020022900A (ja) * | 2019-11-22 | 2020-02-13 | 株式会社三洋物産 | 遊技機 |
-
1987
- 1987-11-09 JP JP62283403A patent/JPH01124031A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019022567A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022554A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022564A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022563A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022549A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022561A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022569A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022568A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022562A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022570A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022548A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022565A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2019022566A (ja) * | 2017-07-23 | 2019-02-14 | 株式会社三洋物産 | 遊技機 |
JP2020022900A (ja) * | 2019-11-22 | 2020-02-13 | 株式会社三洋物産 | 遊技機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4163280A (en) | Address management system | |
US4514808A (en) | Data transfer system for a data processing system provided with direct memory access units | |
JPH01124031A (ja) | マイクロ・コンピュータ | |
US5291605A (en) | Arrangement and a method for handling interrupt requests in a data processing system in a virtual machine mode | |
JPH0472255B2 (ja) | ||
US4627035A (en) | Switching circuit for memory devices | |
JPS629926B2 (ja) | ||
JPS59218569A (ja) | マイクロ・コンピユ−タ | |
JPS59229662A (ja) | 共有メモリ制御回路 | |
JPS61127026A (ja) | 光デイスク制御装置 | |
JPS60134956A (ja) | 情報処理システム | |
JPH01116702A (ja) | シーケンスコントローラ | |
KR950010449B1 (ko) | 밀결합 다중 프로세서 시스템의 입출력 처리시스템 | |
JPH03282667A (ja) | コンピュータ装置 | |
JPH0258648B2 (ja) | ||
JPH01266651A (ja) | 半導体メモリ装置 | |
JPH06301641A (ja) | 電子計算機 | |
JPH04296939A (ja) | 割り込み処理方式 | |
JPH04128961A (ja) | マルチプロセッサ制御方式 | |
JPH04130917A (ja) | 電子ディスク装置 | |
JPH0232444A (ja) | データ処理装置 | |
JPH01304565A (ja) | データ交換方式 | |
JPS63129427A (ja) | 割り込み応答論理変換回路 | |
JPS63141135A (ja) | 仮想計算機システム | |
JPS6155741A (ja) | 演算処理装置 |