JPH01304565A

JPH01304565A - データ交換方式

Info

Publication number: JPH01304565A
Application number: JP13462088A
Authority: JP
Inventors: Mitsuo Saijo; 西城　光男; Motohiro Sakurai; 桜井　基宏
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-06-01
Filing date: 1988-06-01
Publication date: 1989-12-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明はデータ交換方式に間し、特に複数のマイクロプ
ロセッサ間のデータ交換方式に関する。

従来技術従来、この種のデータ交換方式には、複数のマイクロプ
ロセッサが各々保有しているデータを池のマイクロプロ
セッサとの間でデータ交換を行うために、複数のマイク
ロプロセッサ間をデータ転送回線で接続し、相互間にお
いてデータ転送を行ってデータ交換を行う方法と、マイ
クロプロセッサ各々に接続されている記憶部に対して他
のマイクロプロセッサから直接アクセスするＤ　Ｍ　Ａ
　（ダイレクトメモリアクセス）方式によってデータ交
換を行う方法とがある。

このようなモ゛（来のデータ交換方式において、マイク
ロプロセンサ相互間でデータ転送を行ってデータ交換を
行う場合には、マイクロプロセッサ間でデータ転送を行
うため、マイクロプロセッサ各々においてデータ転送を
実行するための専用の処理か必要となり、データ交換に
要する時間がマイクロプロセッサ間でのデータ転送時間
によって制限されるという欠点がある。

また、ＤＭＡ方式によってデータ交換を行う場合には、
他のマイクロプロセッサに接続されている記憶部を直接
アクセスするために、池のマイクロプロセッサに対して
ホールド要求を行う必要があるので、その間曲のマイク
ロプロセッサが停止状態となって処理能力が低下すると
いう欠点がある。

したがって、複数のマイクロプロセッサ間においてデー
タ交換を行う場合には、マイクロプロセッサ各々の処理
能力が低下するという欠点がある。

発明の目的本発明は上記のような従来のものの欠点を除去すべくな
されたもので、データ交換時におけるマイクロプロセッ
サ各々の処理能力の低下を防止することができるデータ
交換方式の提供を目的とする。

北ルす１風本発明によるデータ交換方式は、複数のマイクロプロセ
ッサ間でメモリを介してデータ転送か行われる情報処理
システムのデータ交換方式であって、前記メモリを、デ
ータを格納するデータ格納領域と、プログラムを格納す
るプログラム格納領域とに分超し、前記データ格納領域
および前記プログラム格納領域を各々独立にアクセス自
在とし、前記複数のマイクロプロセッサのうち一つから
前記データ格納領域へのアクセスと他のマイクロプロセ
ッサから前記データ格納領域へのアクセスとを切換える
切換え手段を設け、前記複数のマイクロプロセッサの一
つにおいて前記データ格納領域が未使用で、前記プログ
ラム格納領域の使用を含む処理動作が実行されていると
き、前記切換え手段により前記曲のマイクロプロセッサ
から前記データ格納領域へのアクセスに切換えて、前記
複数のマイクロプロセッサの一つと前記曲のマイクロプ
ロセッサとの間のデータ転送を行わせるようにしたこと
を特徴とする。

実施例次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る４図において、本発明の一実施例にょる留報処理シス
テム１．２は夫々、マイクロプロセッサ１１．２１と、
記憶部１２．２２と、記憶部アクセス回路１３．２３と
、切換え部１４，２４とを含んで構成されている。

記憶部１２．２２は夫々プログラム蓄積用記憶部１２ａ
、２２ａとデータ蓄積用記憶部１２ｂ。

２２ｂとに分離されている。このうちデータ蓄積用記憶
部１２ｂ、２２ｂは夫々自系のマイクロプロセッサ１１
．２１との間のバス１０１．２０１と他系の記・瞳部ア
クセス回路２３．１３との間のバス２０２．１０２とを
切換え部１４．２４で切換えて、バス１０１、１０２．
２０１．２０２を介して入出力されるアドレスやデータ
、および制御信号により自系のマイクロプロセッサ１１
．２１または他系のマイクロプロセッサ２１．１１のい
ずれからもアクセス可能となっている。

切換え部１４．２４においては、自系のマイクロプロセ
ッサ１１．２１におけるインストラクションフェッチサ
イクルまたは入出力命令時のＩ１０リードライトサイク
ル実行中に出力される切換え信号１０３．２０３により
、自系のマイクロプロセッサ１１．２１との間のバス１
０１．２０１から他系の記憶部アクセス回路２３．１３
との間のバス２０２，１０２に切換えられ、白系のデー
タＭ積用記憶部１２ｂ、２２ｂが他系の記憶部アクセス
回路２３．１３に接続される。

記憶部アクセス回路１３．２３においては、他系のデー
タ蓄積用記憶部２２ｂ、１２ｂとの間で必要なデータの
授受が完了すると、自系のマイクロプロセッサ１１，２
１にデータ交換完了信号１０４．２０４を出力してデー
タ交換の完了を通知する。

次に、第１図を用いて本発明の一実施例の動作について
説明する。

たとえば、・清報処理システム１のマイクロプロセンサ
１１が情報処理システム２のマイクロプロセッサ２１が
保有しているデータを参照しようとした場合には、マイ
クロプロセッサ１１は記憶部アクセス回路１３に参照す
るデータのアドレスを設定する。

記憶部アクセス回路１３では情報処理システム２の切換
え部２４に対してバス１０２を介してアドレスおよび制
御信号を出力する。切換え部２１１では記憶部アクセス
回路１３からのアドレスおよび制御信号により、マイク
ロプロセッサ２１からインストラクションフェッチサイ
クルまたは入出力命令時のＩ１０リードライｉ〜サイク
ル実行中に出力される切換え信号２０３が入力されると
、情報処理システム２のマイクロプロセッサ２１との間
のバス２０１　と情報処理システム１の記憶部アクセス
回路１３との間のバス１０２とを切換える。

これにより、記憶部アクセス回路１３は情報処理システ
ム２のデータ蓄積用記憶部２２ｂに接続されるので、マ
イクロプロセンサ１１によって設定された参照するデー
タのアドレスによりデータ蓄積用記憶部２２ｂから必要
なデータを読出して内部に蓄積する。

上述の処理動作と同様の処理動作を、参照しようとする
データの全アドレス分繰返し行った後に、記憶部アクセ
ス回路１３からマイクロプロセッサ１１にデータ交換完
了信号１０４を出力し、必要なデータのデータ交換が完
了したことを通知する。

また、情報処理システム２のマイクロプロセッサ２１か
情報処理システム１のマイクロプロセｙす１１に保有さ
れているデータを参照しようとした場合にも、上述の処
理動作と同様に自系の記憶部アクセス回路２３と他系の
切換え部１４とによりデータの参照が行われる。

このように、情報処理システム１．２の記憶部１２．２
２を夫々プログラム蓄積用記憶部１２ａ。

２２ａとデータ蓄積用記憶部１２ｂ、２２ｂとに分離し
、自系のマイクロプロセッサ１１．２１においてインス
トラクションフェッチサイクルまたは入出力命令時のＩ
１０リードライトサイクルのようにプログラム蓄積用記
憶部１２ａ、２２ａの使用を含む処理の実行中に、デー
タ蓄積用記憶部１２ｂ、２２ｂを他系のマイクロプロセ
ッサ２１゜１１からアクセス可能な状態とすることによ
って、マイクロプロセッサ１１．２１間のデータ交換に
おいてホールド要求を行うことなくデータ交換が可能と
なり、データ交換におけるマイクロプロセッサ１１．２
１の処理能力の低下を防止することかできる。

また、マイクロプロセッサ１１．２１間のデータ交換が
記憶部１２．２２を経由して行われるので、高速にデー
タ交換を行うことができる。

尚、本発明の一実施例ではマイクロプロセッサ１１．２
１に記憶部１２．２２が夫々接続されている場合につい
て述べたが、記憶部がマイクロプロセッサ１１．２１に
共通して接続されている場合にも適用できることは明白
であり、これらに限定されない。

発明の詳細な説明したように本発明によれば、メモリを、データを
格納するデータ格納領域と、プログラムを格納するプロ
グラム格納領域とに分難し、これらデータ格納領域およ
びプログラム格納領域を各々独立にアクセス自在とし、
複数のマイクロプロセッサの一つにおいてデータ格納領
域が未使用で、プログラム格納領域の使用を含む処理動
作が実行されているときに池のマイクロプロセッサから
データ格納領域にアクセスすることにより、複数のマイ
クロプロセッサの一つと前記他のマイクロプロセッサと
の間のデータ交換を行わせるようにすることによって、
データ交換時におけるマイクロプロセッサ各々の処理能
力の低下を防止することができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図であ
る。主要部分の符号の説明１１、．２１・・・・・・マイクロプロセッサ１２．２
２・・・・・・記憶部１２ａ、２２ａ・・・・・・プロクラム蓄積用記憶部１
２ｂ、２２ｂ・・・・・・データ蓄積用記憶部１３．２
３・・・・・・記憶部アクセス回路１４．２４・・・・
・・切換え部

Claims

【特許請求の範囲】

（１）複数のマイクロプロセッサ間でメモリを介してデ
ータ転送が行われる情報処理システムのデータ交換方式
であって、前記メモリを、データを格納するデータ格納
領域と、プログラムを格納するプログラム格納領域とに
分離し、前記データ格納領域および前記プログラム格納
領域を各々独立にアクセス自在とし、前記複数のマイク
ロプロセッサのうち一つから前記データ格納領域へのア
クセスと他のマイクロプロセッサから前記データ格納領
域へのアクセスとを切換える切換え手段を設け、前記複
数のマイクロプロセッサの一つにおいて前記データ格納
領域が未使用で、前記プログラム格納領域の使用を含む
処理動作が実行されているとき、前記切換え手段により
前記池のマイクロプロセッサから前記データ格納領域へ
のアクセスに切換えて、前記複数のマイクロプロセッサ
の一つと前記他のマイクロプロセッサとの間の前記デー
タ転送を行わせるようにしたことを特徴とするデータ交
換方式。