JPS62262104A - プログラマブルコントロ−ラの並列運転制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 °この発明は入出力装置を共有した２台のプログラマブ
ルコントローラから成るプログラマブルコントローラの
並列運転系における並列運転制御装置に係り、特に先発
のプログラマブルコントローラによる従前の処理を中断
させることなく先発のプログラマブルコントローラのデ
ータメモリの内容を後発のプログラマブルコントローラ
のデータメモリに転写させるのに好適なプログラマブル
コントローラの並列運転制御装置に関するものである。

〔従来の技術とその問題点〕

従来、第１図に示すような入出力装置３を共有した２台
のプログラマブルコントローラ１．２による並列運転系
の構成方法の一つに、同一プログラム・同一データに基
づくものがある。

すなわち、同一プログラムによる同一データの処理結果
はまた同一であるはずという原理に基づいている。ただ
し、ここでデータとは入出力データと内部データとをい
い、物理的にはデータメモリ５と呼ばれる記憶装置５に
格納される。

なお、第１図中４はプログラムメモリ、６は入出力制御
装置、７は入出力機器である。

プログラムについては、あらかじめ両プログラマブルコ
ントローラ１．２に書き込んでおけばよい。一方、デー
タについてはプログラマブルコントローラが入出力・演
算を実行している間常に更新されるものである。したが
って、並列運転始動に際して、後発のプログラマブルコ
ントローラは先発のプログラマブルコントローラのデー
タメモリの内容を転写する必要がある。

従来の方法ではこの転写にあたって、先発のプログラマ
ブルコントローラは一旦その従前の処理を中断しなけれ
ばならないという欠点があった。

転写に要する時間、すなわち先発プログラマブルコント
ローラの停止時間は、転写するデータの量に依存するが
、一般に定周期サンプル値制御系を構成している場合に
は支障となるほか、甚だしい場合には制御そのものの一
旦停止ともなる。

第２図は従来方式によるプログラマブルコントローラの
並列運転始動時の両プログラマブルコントローラの動作
の一例を示すタイムチャートである。この図で１ｔ−１
，時間だけ入出力・演算の処理が中断されている。

そこでこの発明は、２台のプログラマブルコントローラ
から成るプログラマブルコントローラの並列運転系にお
いて、その並列運転始動時に、先発のプログラマブルコ
ントローラの従前の動作を中断させることなく、先発の
プログラマブルコントローラのデータメモリの内容を後
発のプログラマブルコントローラのデータメモリに転写
できるプログラマブルコントローラの並列運転始動方式
を提供しようとするものである。

〔問題点を解決するための手段〕

この発明は上記の問題点を解決するためになされたもの
で、２台のプログラマブルコントローラを入出力装置を
介して接続した並列運転制御装置において、各プログラ
マブルコントローラに夫々中央処理装置によって制御さ
れるバス切替回路とデータメモリを制御する書込信号切
替回路を設け、前記入出力装置にはバス切替回路と入出
力データ切替回路とを設け、並列運転始動時に必要な先
発プログラマブルコントローラから後発プログラマブル
コントローラへのデータメモリの内容の転写を、先発プ
ログラマブルコントローラによる従前の処理を中断させ
ることなく実行させることを特徴とするプログラマブル
コントローラの並列運転制御方式である。

〔実施例〕

第３図はこの発明の一実施例を示すもので、１０及び２
０は同一仕様のプログラマブルコントローラであって、
中央処理装置１１．２１、プログラムメモリ１２．２−
２、データメモリ１３゜２３、バス切替回路１４．２４
および書込信号切替回路１５．２５などから構成される
。

３０は両プログラマブルコントローラ１０゜２０が共用
する入出力装置であって、入出力制御装置３１および入
出力機器３３から構成される。

入出力制御装置３１は入出力処理装置３２、バス切替回
路３４および入出力データ切替回路３５などから構成さ
れる。

つぎに、第４図のタイムチャートに従って動作を説明す
る。なお、図中■は入出力・演算、■′データ転写要求
信号、■はデータ転写完了信号である。

まず、先発のプログラマブルコントローラは定周期Ｔで
もって入出力・演算をくりかえし実行している。入出力
・演算に要する時間■　はＴより短かいものとする。こ
の差の分子−■は待機状態にあって、通常自己診断など
が行なわれる。

後発のプログラマブルコントローラは、入出力処理装置
３２を介して、先発のプログラマブルコントローラに対
してデータ転写要求信号■を発してデータの送信を要求
するとともに、自己の有するバス切替回路（第３図にお
ける１４またば２４）により自己のデータメモリ１３　
（または２３）を切り離す。

入出力処理装置３２はバス切替回路３４により後発のプ
ログラマブルコントローラのデータメモリを先発のプロ
グラマブルコントローラの制御下に置く。

後発のプログラマブルコントローラのデータメモリ書込
信号は、第３図における書込信号切替回路１５または２
５により先発のプログラマブルコントローラから与えら
れるように設定される。

以上の準備が完了すると、先発のプログラマブルコント
ローラは第４図における■°の状態にはいり自己のデー
タメモリに書き込むデータは同時に並行して後発のプロ
グラマブルコントローラのデータメモリに対しても書き
込みが行なわれる。

また、以降の待機状態に相当する時間はデータ送信■に
とってかえられ、先発のプログラマブルコントローラの
データメモリの全データを倍周期の■で小出しにして後
発のプログラマブルコントローラのデータメモリに書き
込んでゆく。

上記の方法で全データの転写が完了すると、先発のプロ
グラマブルコントローラはデータ転写完了信号■を発し
て後発のプログラマブルコントローラにデータ転写が完
了したことを通知し、再びつぎの周期の開始まで待機状
態となる。

入出力処理装置３２はバス切替回路３４により、両プロ
グラマブルコントローラのデータメモリ１３または２３
を切り離し、かつ後発プログラマブルコントローラのデ
ータメモリ書込信号切替回路１５または２５により同メ
モリを後発プログラマブルコントローラの制御下に置く
。

後発のプログラマブルコントローラは、（ｌ■を受は取
ると、バス切替回路１４または２４を切り替えてデータ
メモリを自己の制御下に置く。

次の周期の開始とともに両プログラマブルコントローラ
は並列運転を開始する。

〔発明の効果〕　　・ この発明による効果を挙げるとつぎのとおりである。

（１）並列運転始動時、先発のプログラマブルコントロ
ーラの運転状態に関しては実質的に何等影響を及ぼさな
い。

（２）シたがって、並列運転の開始は任意時刻に可能で
ある。

（３）データの転写は実行時と待機状態にあるべきとき
に行なわれるのでデータメモリの容量に依存しない。

従って、この発明によれば、記憶容量に関係なく稼動継
続のままデータの転写を実行することが可能となり大容
量コントローラに有用である。

【図面の簡単な説明】

第１図は従来のプログラマブルコントローラの構成を示
すブロック図、第２図は従来方式におけるプログラマブ
ルコントローラの動作を示すタイムチャート、第３図は
この発明の実施例のブロック図、第４図は本発明方式に
おけるプログラマブルコントローラの動作を示すタイム
チャートである。 １・・・プログラマブルコントローラ１２・・・プログ
ラマブルコントローラ２３・・・入出力装置 ４・・・プログラムメモリ ５・・・データメモリ ６・・・入出力制御装置 ７・・・入出力機器 １０・・・プログラマブルコントローラ１２０・・・プ
ログラマブルコントローラ２１１．２１・・・中央処理
装置 １２．２２・・・プログラムメモリ １３．２３・・・データメモリ １４．２４・・・バス切替回路 １５．２５・・・書込信号切替回路 ３０・・・入出力装置 ３１・・・入出力制御装置 ３２・・・入出力処理装置 ３３・・・入出力機器 ３４・・・バス切替回路

Claims (1)

【特許請求の範囲】
1. ２台のプログラマブルコントローラを入出力装置を介し
   て接続した並列運転制御装置において、各プログラマブ
   ルコントローラに夫々中央処理装置によって制御される
   バス切替回路と、データメモリを制御する書込信号切替
   回路を設け、前記入出力装置にはバス切替回路と入出力
   データ切替回路とを設け、並列運転始動時に必要な先発
   プログラマブルコントローラから後発プログラマブルコ
   ントローラへのデータメモリの内容の転写を、先発プロ
   グラマブルコントローラによる従前の処理を中断させる
   ことなく実行させることを特徴とするプログラマブルコ
   ントローラの並列運転制御方式。