JPH07319592A - データ入出力制御方式 - Google Patents

データ入出力制御方式

Info

Publication number
JPH07319592A
JPH07319592A JP11103794A JP11103794A JPH07319592A JP H07319592 A JPH07319592 A JP H07319592A JP 11103794 A JP11103794 A JP 11103794A JP 11103794 A JP11103794 A JP 11103794A JP H07319592 A JPH07319592 A JP H07319592A
Authority
JP
Japan
Prior art keywords
input
output
data
register
physical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11103794A
Other languages
English (en)
Inventor
Motoharu Taura
元治 田浦
義二 ▲はま▼
Yoshiji Hama
Masaru Umeoka
大 梅岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11103794A priority Critical patent/JPH07319592A/ja
Publication of JPH07319592A publication Critical patent/JPH07319592A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【目的】 1点毎に入出力方向を択一的に割り付け可能
とし、任意の入出力装置の任意の点を自由に組み合わせ
たグループ編成による同期入出力を可能とする。 【構成】 入力動作は、ソフトウェアから物理入力レジ
スタ5dに対応する入力を行うことで、入力制御信号に
より入出力情報線6の全点の状態が物理入力レジスタ5
dに保持されるとともに、CPUに返送される。出力動
作は、ソフトウェアから物理出力レジスタ5eに対する
出力を行うことで、出力制御信号(図示しない)により
物理出力レジスタ5eに保持されるとともに、出力回路
5bを通じて入出力情報線6に状態が出力される。 【効果】 1入出力点毎に入出力方向が制御可能な入出
力共有手段を備えることにより、入出力選択と配置及び
点数の拡張を柔軟に行うことができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はデータ入出力制御方式、
特に外部機器接続または自身の対向接続で同時に処理す
る複数の入出力点を一つのグループとして扱い、データ
の入出力を行う方式に関する。
【0002】
【従来の技術】図12には従来のデータ入出力方式にお
けるシステム構成図が示されている。図において、1は
データ入出力装置、2は例えば16ビットの入出力バ
ス、3はCPU、4aは例えば16点の入力情報線、4
bは例えば16点の出力情報線であり、入力情報線4a
からデータを入力し、出力情報線4bからデータ出力を
行う。一方、図13にはデータ入出力装置1の内部構成
が示されている。図において、1aは入力回路、1bは
出力回路、1cは入力データレジスタ、1dは出力デー
タレジスタ、1e、1fは制御信号である。
【0003】次に動作について説明する。
【0004】入力動作はCPU3から入力データレジス
タ1cに対して読み出しを行うことにより、入力情報線
4aの状態が入力回路1aを介して制御信号1eにより
入力データレジスタ1cに取り込まれ、かつCPU3へ
のデータ返送が行われる。
【0005】一方、出力動作は、CPU3から出力デー
タレジスタ1dに対し書き込みを行うことにより、制御
信号1fにより出力データレジスタ1dに状態データが
セットされ、出力回路1bを介して出力情報線4bへ状
態出力される。
【0006】
【発明が解決しようとする課題】従来のデータ入出力制
御方式は以上のように構成されており、入出力装置毎に
16点等の単位で入出力方向、入出力点数が物理的に固
定されており、これを一つのグループとして扱ってい
た。従って、1グループの最大点数は入出力装置1枚の
容量に限定されてしまい、異なるグループの同期処理が
できない、あるいは余剰な空き点が生じ易い等のシステ
ム構築上の柔軟性に欠ける問題があった。
【0007】本発明は上記従来の課題を解消するために
なされたものであり、1点毎に入出力方向を択一的に割
り付け可能とし、また、任意の入出力装置の任意の点を
自由に組み合わせたグループ編成による同期入出力を可
能とすることで、システム構築上の柔軟性を持たせるこ
とが可能なデータ入出力制御方式を提供することを目的
とする。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、請求項1記載のデータ入出力制御方式は、外部機器
接続または自身の対向接続で同時に処理する複数の入力
点及び出力点を一つのグループとして扱いデータの入出
力を行うデータ入出力制御方式において、入出力方向の
制御可能な入出力共有手段と、前記入出力共有手段を入
力点とするか出力点とするかを設定する設定手段と、前
記入出力共有手段が入力点として機能する場合に入力デ
ータを内部処理手段に転送し、前記入出力共有手段が出
力点として機能する場合に内部処理手段からの出力デー
タを前記入出力共有手段に転送する転送手段とを有する
ことを特徴とする。
【0009】また、上記目的を達成するために、請求項
2記載のデータ入出力制御方式は、請求項1記載のデー
タ入出力制御方式において、前記設定手段は、入力また
は出力を示す論理データを用いて前記入出力共有手段の
設定を行うことを特徴とする。
【0010】また、上記目的を達成するために、請求項
3記載のデータ入出力制御方式は、請求項1記載のデー
タ入出力制御方式において、前記設定手段は設定スイッ
チを含み、この設定スイッチの切り替えにより前記入出
力共有手段の設定を行うことを特徴とする。
【0011】また、上記目的を達成するために、請求項
4記載のデータ入出力制御方式は、請求項1または請求
項2または請求項3記載のデータ入出力制御方式におい
て、前記転送手段は物理形式のデータを論理形式のデー
タに変換する変換手段を有し、前記入出力共有手段が入
力点として機能する場合に物理形式の入力データを所定
の論理形式のデータに変換して内部処理手段に転送し、
前記入出力共有手段が出力点として機能する場合に内部
処理手段から所定の論理形式で出力されたデータを物理
形式に変換して前記入出力共有手段に転送することを特
徴とする。
【0012】また、上記目的を達成するために、請求項
5記載のデータ入出力制御方式は、請求項4記載のデー
タ入出力制御方式において、複数の装置が同期制御線で
接続され、かつ、各装置の前記入出力共有手段の入出力
タイミングを同期させる同期制御手段を有することを特
徴とする。
【0013】また、上記目的を達成するために、請求項
6記載のデータ入出力制御方式は、請求項5記載のデー
タ入出力制御方式において、前記複数の装置は一つのマ
スタ装置と複数のスレーブ装置から構成され、マスタ装
置の前記同期制御手段から出力される同期信号により入
出力タイミングが決定されることを特徴とする。
【0014】さらに、上記目的を達成するために、請求
項7記載のデータ入出力制御方式は、請求項5または請
求項6記載のデータ入出力制御方式において、さらに、
各装置の前記入出力共有手段のグループ編成及び管理を
行う管理手段を有することを特徴とする。
【0015】
【作用】請求項1乃至請求項3記載のデータ入出力制御
方式では、1入出力点毎に入出力方向が制御可能な入出
力共有手段を備えることにより、入出力選択と配置及び
点数の拡張を柔軟に行うことができる。
【0016】また、請求項4記載のデータ入出力制御方
式では、請求項1乃至請求項3と同様に入出力選択と配
置及び点数の拡張を柔軟に行うことができるとともに、
物理形式データを論理形式に変換し、論理形式データを
物理形式データに変換する変換手段を備えることによ
り、ソフトウェアからは物理的な配置を意識する必要が
なくなる。
【0017】また、請求項5乃至請求項6記載のデータ
入出力制御方式では、同期制御手段を備えて入出力装置
相互を接続することにより、複数の装置にまたがるグル
ープ編成と同期入出力処理を行うことができる。
【0018】さらに、請求項7記載のデータ入出力制御
方式では、例えばマスクレジスタ等の管理手段を備える
ことにより、変換対象点と物理出力レジスタ保持を個々
の点毎に設定可能とするので、より柔軟で無駄のないシ
ステムを構築できる。
【0019】
【実施例】以下、図面に基づき本発明の実施例について
説明する。なお、従来と同一部材については同一符号を
付し、その説明は省略する。
【0020】実施例1 図1には本実施例のシステム構成図が示されている。図
において、5はデータ装置であり、入出力バス2を介し
て内部処理手段としてのCPU3に接続される。
【0021】また、6は16点の情報線である。一方、
図2にはデータ入出力装置5の内部構成が示されてい
る。図において、5aは入力回路、5bは出力回路、5
cは入出力設定レジスタ、5dは物理入力レジスタ、5
eは物理出力レジスタであり、出力回路5bは入出力設
定レジスタ5cから供給される設定情報により入出力情
報線6を駆動し、または高インピーダンス状態にできる
ように構成されている。すなわち、本実施例では、入力
回路5a、出力回路5b、情報線6が入出力共有手段を
構成し、入出力設定レジスタ5cが設定手段を構成し、
物理入力レジスタ5d及び物理出力レジスタ5eが転送
手段を構成している。また、図3には各レジスタの状態
の一例が示されており、図中(A)は入出力設定レジス
タ5cの状態、(B)は物理入力レジスタ5dの状態、
(C)は物理出力レジスタ5eの状態である。なお、各
レジスタの電源投入時の初期値は論理“0”である。
【0022】次に動作について説明する。
【0023】まず、ソフトウェアから出力に設定する点
を論理“1”、入力設定及び未割付け点を“0”とし
て、入出力設定レジスタ5cに入出力設定が行われる。
これにより、出力回路5bの対応する点が非高インピー
ダンス状態となり、その時の物理出力レジスタの論理が
出力状態情報として駆動される。
【0024】入力動作は、ソフトウェアから物理入力レ
ジスタ5dに対応する入力を行うことで、入力制御信号
(図示せず)により入出力情報線6の全点の状態が物理
入力レジスタ5dに保持されるとともに、CPU3に返
送される。図3においては、入出力設定レジスタ5cが
論理データ“0”のときに物理入力レジスタ5dに入力
データが保持される状態が“*”で表されている。この
とき、物理出力レジスタ5eは不定状態であり、“−”
で表されている。
【0025】出力動作は、ソフトウェアから物理出力レ
ジスタ5eに対する出力を行うことで、出力制御信号
(図示しない)により物理出力レジスタ5eに保持され
るとともに、出力回路5bを通じて入出力情報線6に状
態が出力される。図3においては、入出力設定レジスタ
5cが論理データ“1”のときに物理出力レジスタ5e
に出力データが保持される状態が“*”で表されてい
る。このとき、物理入力レジスタ5dは不定状態であ
り、“−”で表されている。
【0026】このように、本実施例では1入出力点毎に
入出力方向が制御可能な入出力共有手段を備えることに
より、入出力選択と配置及び点数の拡張を柔軟に行うこ
とができる効果がある。
【0027】なお、本実施例では入出力設定をソフトウ
ェアからの論理データにより行ったが、装置上にスイッ
チを設けてこのスイッチを適宜切り替えて入出力設定を
行ってもよく、同様の効果を得ることができる。
【0028】実施例2 図4には本実施例のデータ入出力装置5の内部構成が示
されている。図において、5fは変換回路、5gは論理
入力レジスタ、5hは論理出力レジスタであり、これら
が図2の構成に新たに追加された部材である。変換回路
5fは物理入力レジスタ5dから論理入力レジスタ5g
への変換、及び論理出力レジスタ5hから物理出力レジ
スタ5eへの変換を行う。そして、本実施例では、これ
ら物理入力レジスタ5d、物理出力レジスタ5e、論理
入力レジスタ5g、論理出力レジスタ5h、及び変換回
路5fが転送手段を構成している。また、図5には各レ
ジスタの状態の一例が示されており、実施例1における
図3に対応するものである。さらに、図6には本実施例
における入出力バス2とデータ入出力装置5の動作状態
の一例がタイミングチャートで示されている。
【0029】次に本実施例の動作について説明する。
【0030】実施例1と同様に、まず入出力設定レジス
タ5cに入出力設定が行われる。入力動作は、図6の入
力動作に示すように、ソフトウェアから論理入力レジス
タ5gに対する入力を行うことで、入力動作の始まりで
入出力情報線6の全点の状態が物理入力レジスタ5dに
保持される。次に、変換回路5fにより、図5に示すよ
うにシフト処理で論理データに変換されてCPU3に返
送され、入力動作の終りで論理入力レジスタ5gの論理
データが保持される。
【0031】出力動作は、図6の出力動作に示すよう
に、ソフトウェアから論理出力レジスタ5hに対する出
力を行うことで、出力動作の始まりで論理出力レジスタ
5hに論理データが保持される。次に、変換回路5fに
より、図5に示すようにシフト処理で物理データに変換
された出力情報が、出力動作の終わりで物理出力レジス
タ5eに保持されるとともに、出力回路5bを通じて入
出力情報線6に状態が出力される。
【0032】このように、本実施例では入出力選択と配
置及び点数の拡張を柔軟に行うことができるとともに、
物理形式データを論理形式に変換し、論理形式データを
物理形式データに変換する変換手段を備えることによ
り、ソフトウェアからは物理的な配置を意識する必要が
ないという効果がある。
【0033】実施例3 図7には本実施例のデータ入出力装置5の内部構成が示
されている。図において、5iは同期回路、7a及び7
bは同期制御線であり、これらが新たに追加された部材
である。また、図8には同期回路5iの内部構成が示さ
れている。図において、SWは1点の選択スイッチであ
り、マスタとなる装置は予め閉状態に設定され、スレー
ブとなる装置は開状態に設定される。このスイッチSW
と電源Vccに接続された抵抗器Ra 及び同期制御線7
a、7bのドライバに接続された抵抗器Rb により、同
期制御線7a、7bの駆動はマスタ装置のみが行いスレ
ーブ装置は常に高インピーダンス状態に維持される。ま
た、同期制御線7a、7bは入出力バス2とは独立した
ケーブル接続によりマスタ・スレーブ装置間でバス状に
接続される。なお、入力同期信号及び出力同期信号は同
期制御線7a、7bを介してスレーブ装置に出力される
とともに、その一部が自身に出力される構成である。ま
た、図9には入出力バス2とデータ入出力装置5、及び
同期制御線7a、7bの動作状態の一例がタイミングチ
ャートで示されている。
【0034】次に本実施例の動作について説明する。
【0035】実施例1と同様に、まず入出力設定レジス
タ5cに入出力設定が行われる。入力動作は、図9の入
力動作に示すように、まず、ソフトウェアからマスタ装
置の論理入力レジスタ5gに対する入力を行うことで、
同期制御線7aに入力同期信号が出力される。この入力
同期信号は、各スレーブ装置に入力されるとともに、マ
スタ装置自身にも入力される(図8参照)。入力同期信
号を入力したマスタ装置及びスレーブ装置は、この信号
の前縁(立ち下がり)で一斉に物理入力レジスタ5dに
入出力情報線の状態を保持する。
【0036】次に、マスタ装置では、変換回路5fによ
り論理データ変換が行われてCPU3へ返送され、入力
動作の終わりで論理入力レジスタ5gの論理データが保
持される。そして、マスタ装置の入力動作終了後、スレ
ーブ装置に対する入力が順次行われる。スレーブ装置入
力時は入力同期信号は発生せず、マスタ装置アクセス時
に保持された物理入力レジスタの内容に対して変換回路
5fで論理データへの変換が行なわれ、CPU3への返
送と論理入力レジスタ5gの保持が行われる。出力動作
は、図9の出力動作に示すように、まずソフトウェアか
らスレーブ装置の論理出力レジスタ5hに対する出力を
順次行うことで、出力動作の始まりで論理出力レジスタ
5hが保持され、変換回路5fにより物理データへ変換
される。この場合、物理出力レジスタ5eへの保持は保
留される。そして、最後にマスタ装置の論理出力レジス
タ5hに対する出力を行うことで、同期制御線7bに出
力同期信号が出力される。出力同期信号は、各スレーブ
装置に入力されるとともに、マスタ装置自身にも入力さ
れる。出力同期信号を入力したマスタ装置及びスレーブ
装置は、この信号の後縁(立ち上がり)で一斉に物理入
力レジスタ5eに入出力情報線の状態を保持し、これに
より一斉に出力情報の変更が行われる。
【0037】このように、本実施例では、同期制御回路
を備え、かつ、同期制御線で入出力装置相互を接続する
ことにより、複数の装置にまたがるグループ編成と同期
入出力処理を行うことができる。
【0038】なお、本実施例において、マスタ装置の設
定はスイッチSWのON、OFFにより行ったが、ショ
ートピンもしくはソフトウェアからの設定により行うこ
ともできる。
【0039】実施例4 図10には本実施例のデータ入出力装置5の内部構成が
示されている。図において、5jはマスクレジスタであ
り、マスクレジスタ5jに基づく変換対象点のマスクと
物理出力レジスタ保持を個々の点毎に可能とする構成で
ある。なお、図11にはグループ編成テーブル、論理デ
ータテーブル、及びマスクデータテーブルの一例が示さ
れている。
【0040】次に動作について説明する。
【0041】上述した実施例1と同様に、まず入出力レ
ジスタ5cに入出力設定が行われる。入力動作は、まず
その入力グループのマスクデータを各装置のマスクレジ
スタ5jに順次セットした後、上述した実施例3と同じ
手順で入力が行われる。すなわち、ソフトウェアからマ
スタ装置の論理入力レジスタ5gに対する入力を行うこ
とで、同期制御線7aに入力同期信号が出力される。入
力同期信号を入力したマスタ装置及びスレーブ装置は、
この信号の前縁(立ち下がり)で一斉に物理入力レジス
タ5dに入出力情報線の状態を保持する。次に、マスタ
装置では、変換回路5fにより論理データ変換が行われ
てCPU3へ返送され、入力動作の終わりで論理入力レ
ジスタ5gの論理データが保持される。そして、マスタ
装置の入力動作終了後、スレーブ装置に対する入力が順
次行われ、マスタ装置アクセス時に保持された物理入力
レジスタの内容に対して変換回路5fで論理データへの
変換が行なわれ、CPU3への返送と論理入力レジスタ
5gの保持が行われる。但し、本実施例では、物理入力
データの論理データ変換はマスクレジスタ5jの論理
“1”で示される点に対してのみ行われ、ソフトウェア
のデータテーブルに格納される。
【0042】出力動作は、まずその出力グループのマス
クデータを各装置のマスクレジスタ5jに順次セットし
た後、実施例3と同様の手順で論理データテーブルを用
いて出力が行われる。すなわち、まずソフトウェアから
スレーブ装置の論理出力レジスタ5hに対する出力を順
次行うことで、出力動作の始まりで論理出力レジスタ5
hが保持され、変換回路5fにより物理データへ変換さ
れる。この場合、物理出力レジスタ5eへの保持は保留
される。そして、最後にマスタ装置の論理出力レジスタ
5hに対する出力を行うことで、同期制御線7bに出力
同期信号が出力される。出力同期信号を入力したマスタ
装置及びスレーブ装置は、この信号の後縁(立ち上が
り)で一斉に物理入力レジスタ5eに入出力情報線の状
態を保持する。但し、マスクレジスタ5jの論理“1”
で示される点に対してのみ、論理出力データの物理デー
タ変換と論理出力レジスタの保持が行われる。
【0043】このように、本実施例では、マスクレジス
タを用いることにより変換対象点のマスクと物理出力レ
ジスタ保持を個々の点毎に可能とするので、柔軟で無駄
のないシステムを構築できる。
【0044】
【発明の効果】以上説明したように、請求項1乃至請求
項7記載のデータ入出力制御方式によれば、入出力選択
と配置及び点数の拡張を自由に行うことができる。
【0045】特に、請求項4記載のデータ入出力制御方
式によれば、物理形式のデータと論理形式のデータを相
互に変換可能としたので、ソフトウェアからは物理的な
配置を意識する必要がない効果を奏する。
【0046】また、請求項5、請求項6及び請求項7記
載のデータ入出力制御方式によれば、、複数の装置にま
たがったグループ編成と同期入出力処理が可能となり、
これにより、より柔軟で点数の無駄のない効率的なシス
テム構築を行うことができる。
【図面の簡単な説明】
【図1】 本発明の実施例1のシステム構成図である。
【図2】 同実施例のデータ入出力装置の内部構成図で
ある。
【図3】 同実施例の各レジスタのフォーマット説明図
である。
【図4】 本発明の実施例2のデータ入出力装置の内部
構成図である。
【図5】 同実施例の各レジスタのフォーマット説明図
である。
【図6】 同実施例の動作タイミングチャートである。
【図7】 本発明の実施例3のデータ入出力装置の内部
構成図である。
【図8】 同実施例の同期回路の回路図である。
【図9】 同実施例の動作タイミングチャートである。
【図10】 本発明の実施例4のデータ入出力装置の内
部構成図である。
【図11】 同実施例の各テーブルのフォーマット説明
図である。
【図12】 従来のシステム構成図である。
【図13】 従来のデータ入出力装置の内部構成図であ
る。
【符号の説明】
1,5 データ入出力装置、2 入出力バス、3 CP
U、4a、4b 入力情報線及び出力情報線、5a,5
b 入力回路及び出力回路、5c 入出力設定レジス
タ、5d,5e 物理入力レジスタ及び物理出力レジス
タ、5f 変換回路、5g,5h 論理入力レジスタ及
び論理出力レジスタ、5i 同期回路、5j マスクレ
ジスタ、7a,7b 入力同期制御線及び出力同期制御
線。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 外部機器接続または自身の対向接続で同
    時に処理する複数の入力点及び出力点を一つのグループ
    として扱いデータの入出力を行うデータ入出力制御方式
    において、 入出力方向の制御可能な入出力共有手段と、 前記入出力共有手段を入力点とするか出力点とするかを
    設定する設定手段と、 前記入出力共有手段が入力点として機能する場合に入力
    データを内部処理手段に転送し、前記入出力共有手段が
    出力点として機能する場合に内部処理手段からの出力デ
    ータを前記入出力共有手段に転送する転送手段と、 を有することを特徴とするデータ入出力制御方式。
  2. 【請求項2】 請求項1記載のデータ入出力制御方式に
    おいて、 前記設定手段は、入力または出力を示す論理データを用
    いて前記入出力共有手段の設定を行うことを特徴とする
    データ入出力制御方式。
  3. 【請求項3】 請求項1記載のデータ入出力制御方式に
    おいて、 前記設定手段は設定スイッチを含み、この設定スイッチ
    の切り替えにより前記入出力共有手段の設定を行うこと
    を特徴とするデータ入出力制御方式。
  4. 【請求項4】 請求項1または請求項2または請求項3
    記載のデータ入出力制御方式において、 前記転送手段は物理形式のデータを論理形式のデータに
    変換する変換手段を有し、 前記入出力共有手段が入力点として機能する場合に物理
    形式の入力データを所定の論理形式のデータに変換して
    内部処理手段に転送し、前記入出力共有手段が出力点と
    して機能する場合に内部処理手段から所定の論理形式で
    出力されたデータを物理形式に変換して前記入出力共有
    手段に転送することを特徴とするデータ入出力制御方
    式。
  5. 【請求項5】 請求項4記載のデータ入出力制御方式に
    おいて、 複数の装置が同期制御線で接続され、かつ、各装置の前
    記入出力共有手段の入出力タイミングを同期させる同期
    制御手段を有することを特徴とするデータ入出力制御方
    式。
  6. 【請求項6】 請求項5記載のデータ入出力制御方式に
    おいて、 前記複数の装置は一つのマスタ装置と複数のスレーブ装
    置から構成され、マスタ装置の前記同期制御手段から出
    力される同期信号により入出力タイミングが決定される
    ことを特徴とするデータ入出力制御方式。
  7. 【請求項7】 請求項5または請求項6記載のデータ入
    出力制御方式において、 さらに、各装置の前記入出力共有手段のグループ編成及
    び管理を行う管理手段を有することを特徴とするデータ
    入出力制御方式。
JP11103794A 1994-05-25 1994-05-25 データ入出力制御方式 Pending JPH07319592A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11103794A JPH07319592A (ja) 1994-05-25 1994-05-25 データ入出力制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11103794A JPH07319592A (ja) 1994-05-25 1994-05-25 データ入出力制御方式

Publications (1)

Publication Number Publication Date
JPH07319592A true JPH07319592A (ja) 1995-12-08

Family

ID=14550811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11103794A Pending JPH07319592A (ja) 1994-05-25 1994-05-25 データ入出力制御方式

Country Status (1)

Country Link
JP (1) JPH07319592A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951991B1 (ko) * 2005-09-12 2010-04-08 샤프 가부시키가이샤 메모리 카드용 입출력 장치 및 그 제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951991B1 (ko) * 2005-09-12 2010-04-08 샤프 가부시키가이샤 메모리 카드용 입출력 장치 및 그 제어 방법

Similar Documents

Publication Publication Date Title
JPH07319592A (ja) データ入出力制御方式
JPH01224857A (ja) データ転送制御装置
JPH06503669A (ja) マルチプロセッサデジタル通信の方法および装置
US4583167A (en) Procedure and apparatus for conveying external and output data to a processor system
JPS62182857A (ja) 入出力制御装置
JPH05282242A (ja) バス制御方式
JP4134371B2 (ja) 入出力バスブリッジ装置
JPS60160461A (ja) デ−タ転送制御回路
JPS62219153A (ja) Dmaコントロ−ラ
JPS61289448A (ja) バツフア記憶装置
JPH0237425A (ja) ディジタル信号処理装置
JPH03132841A (ja) データ転送方式
JPH0267665A (ja) インタフェイス回路
JPH04209059A (ja) 半導体集績回路
JPH04346150A (ja) データ転送処理システム
JPH11328103A (ja) バス接続によるデバイス装置及びその接続方法
JPH0567035A (ja) Dma転送におけるデータアライメント方式
JPH01159756A (ja) 演算装置
JPH01113848A (ja) メモリアクセス制御方式
JPH02136949A (ja) 入出力制御装置
JPH02307149A (ja) 直接メモリアクセス制御方式
JP2001084217A (ja) Dma(ダイレクトメモリアクセス)回路
JPH10289196A (ja) コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法
JPH01217532A (ja) Dma製御装置
JP2000215321A (ja) ジオメトリ・エンジン及びそれを有する並列描画処理装置