KR100951991B1

KR100951991B1 - 메모리 카드용 입출력 장치 및 그 제어 방법

Info

Publication number: KR100951991B1
Application number: KR1020077025251A
Authority: KR
Inventors: 히사시 구로다; 히로끼 다나베
Original assignee: 샤프 가부시키가이샤
Priority date: 2005-09-12
Filing date: 2006-08-24
Publication date: 2010-04-08
Also published as: KR20080009702A; EP1936473A1; JP4158935B2; US20080250167A1; JP2007079660A; CN101213501A; CN100568159C; WO2007032189A1; HK1122881A1

Abstract

호스트 컨트롤러가 각 데이터 신호에 대해 전송 방향을 제어할 때에 생성되는 디렉션 신호의 구성을 간소화할 수 있는 메모리 카드용 입출력 장치를 제공한다. 호스트 컨트롤러(1)로부터 입력된 데이터 신호를 메모리 카드(3)에 출력하는 드라이버 회로(24)와, 메모리 카드(3)로부터 입력된 데이터 신호를 호스트 컨트롤러(1)에 출력하는 드라이버 회로(25)와, 드라이버 회로(24)에의 데이터 신호의 입력 및 드라이버 회로(25)로부터의 데이터 신호의 출력에 공통적으로 사용되는 2 이상의 입출력 단자를 통해 각각 전송되는 데이터 신호에 대해, 각 데이터 신호의 전송 방향을 절환하는 전송 방향 제어부(27)와, 전송 방향 정보를 재기입 가능하게 기억하는 모드 레지스터(29)를 구비하고, 전송 방향 제어부(27)가, 호스트 컨트롤러(1)로부터의 디렉션 신호 및 전송 방향 정보에 기초하여 데이터 신호의 전송 방향을 절환하도록 구성된다.

드라이버 회로, 메모리 카드, 호스트 컨트롤러, 모드 레지스터, 전송 방향 제어부

Description

메모리 카드용 입출력 장치 및 그 제어 방법{MEMORY CARD INPUT/OUTPUT APPARATUS AND CONTROL METHOD THEREOF}

본 발명은, 메모리 카드용 레벨 시프터 및 그 제어 방법에 관한 것으로, 더 상세하게는 메모리 카드형 인터페이스를 갖는 입출력 장치와 호스트 컨트롤러 사이에서 전송되는 신호의 입출력을 행하는 레벨 시프터 등의 메모리 카드용 입출력 장치의 개량에 관한 것이다.

최근, LCD 컨트롤러를 제어하거나, 메모리 카드에 대해 읽고 쓰기를 행하는 호스트 컨트롤러는, 처리 속도의 고속화나 소비 전력 저감의 요구로부터 동작 전압의 저전압화가 도모되어 있다. 한편，SD(Secure Digital : 등록 상표) 카드 등의 메모리 카드나, 그 주변 기기용의 입출력 카드는 다양한 기기와의 호환성을 확보한다고 하는 관점으로부터, 호스트 컨트롤러의 동작 전압보다도 높은 신호 전압으로 동작하도록 규격화되어 있는 경우가 적지 않다. 이 때문에, 신호 전압을 변환하기 위한 레벨 시프터가 종래부터 이용되고 있다. 통상적으로, 메모리 카드 및 입출력 카드는 호스트 컨트롤러로부터 공급되는 클럭 신호에 기초하여 동작하고, 레벨 시프터에서는 호스트 컨트롤러로부터 입력된 클럭 신호를 전압 변환하여 메모리 카드 또는 입출력 카드에 출력하는 동작이 행해진다.

호스트 컨트롤러가 메모리 카드에 데이터를 기입할 때에는, 클럭 신호와 함께, 호스트 컨트롤러로부터의 제어 신호 및 데이터 신호가 레벨 시프터에 의해 전압 변환(승압)되어 메모리 카드에 출력된다. 또한, 호스트 컨트롤러가 메모리 카드 내에 저장되어 있는 데이터를 읽어낼 때에는, 메모리 카드로부터의 제어 신호 및 데이터 신호가 레벨 시프터에 의해 전압 변환(강압)되어 호스트 컨트롤러에 출력된다. 이와 같이 메모리 카드 및 호스트 컨트롤러간의 레벨 시프터 내에서는, 데이터 신호를 양방향으로 전송해야만 하므로, 데이터 신호의 전송 방향을 절환하는 제어가 행해진다.

구체적으로는, 데이터 신호를 전송하는 신호선을 드라이브하는 드라이버 회로가 전송 방향에 따라서 설치되고, 각 드라이버 회로가 데이터 단위로의 전송 방향을 규정하는 호스트 컨트롤러로부터의 디렉션 신호에 기초하여 절환된다.

또한, 특허 문헌 1에는, 외부로부터의 지시를 필요로 하지 않고, 동작 모드를 설정하기 위한 동작 모드 설정 신호를 취입할 수 있는 LSI가 기재되어 있다. 이 특허 문헌 1에 기재된 LSI에는, 메모리 제어부로부터의 제어 신호에 기초하여 양방향 버퍼의 입출력 방향을 절환하는 기술이 개시되어 있다.

특허 문헌 1 : 일본 특허 공개 평11-273380호 공보

<발명의 개시>

<발명이 해결하고자 하는 과제>

일반적으로, SD 카드 등의 메모리 카드에서는, 그 규격에 의해 데이터 신호의 입출력 단자마다의 입출력 방향 제어가 상이한 복수의 동작 모드가 규정되어 있 다. 예를 들면, SD 카드에는 데이터를 1 비트로 입출력하는 모드나 4 비트로 입출력하는 모드가 있고, SDIO 카드(주변 기기용의 입출력 카드)에는, 또한 리드 웨이트(Read Wait) 기능 대응 모드나 비대응 모드가 있다. 이 리드 웨이트 기능은, 호스트 컨트롤러가 입출력 카드로부터 데이터를 읽어낼 때, 입출력 카드에 데이터의 출력을 일시 정지시키는 기능이며, 출력 정지를 지시하기 위한 제어 신호가 호스트 컨트롤러로부터 입출력 카드에 전송된다. 이 제어 신호는, 데이터 신호를 전송하기 위한 신호선의 하나를 사용하여, 다른 신호선에서의 데이터 신호의 전송 방향과는 무관계로 전송된다. 이 때문에, 상술한 바와 같은 종래의 레벨 시프터 등의 메모리 카드용 입출력 장치에서는, 메모리 카드나 입출력 카드에서의 복수의 동작 모드 중 어느 것에도 대응시킬 필요가 있으므로, 데이터 신호마다 디렉션 신호를 준비해야만 한다고 하는 문제가 있었다. 즉, 호스트 컨트롤러는 메모리 카드에 대한 데이터의 읽고 쓰기에 따라서 변화하는 디렉션 신호를 비트마다의 각 데이터 신호에 대해 생성해야만 한다고 하는 문제가 있었다. 또한, 데이터 신호마다의 디렉션 신호를 메모리 카드용 입출력 장치에 입력하는 경우, 메모리 카드용 입출력 장치의 단자수가 증가한다고 하는 문제가 있었다.

본 발명은, 상기 사정을 감안하여 이루어진 것으로, 호스트 컨트롤러가 비트마다의 각 데이터 신호에 대해 전송 방향을 제어할 때에 생성되는 디렉션 신호의 구성을 간소화할 수 있는 메모리 카드용 입출력 장치 및 그 제어 방법을 제공하는 것을 목적으로 하고 있다.

<과제를 해결하기 위한 수단>

본 발명에 따른 메모리 카드용 입출력 장치는, 메모리 카드형 인터페이스를 갖는 입출력 장치와 호스트 컨트롤러 사이에서 전송되는 신호의 입출력을 행하는 메모리 카드용 입출력 장치로서, 호스트 컨트롤러로부터 입력된 데이터 신호를 입출력 장치에 출력하는 제1 드라이버 회로와, 상기 입출력 장치로부터 입력된 데이터 신호를 상기 호스트 컨트롤러에 출력하는 제2 드라이버 회로와, 상기 제1 드라이버 회로에의 데이터 신호의 입력 및 상기 제2 드라이버 회로로부터의 데이터 신호의 출력에 공통적으로 사용되는 2 이상의 입출력 단자를 통해 각각 전송되는 상기 데이터 신호에 대해, 각 데이터 신호의 전송 방향을 절환하는 전송 방향 제어 수단과, 전송 방향 정보를 재기입 가능하게 기억하는 전송 방향 정보 기억 수단을 구비하고, 상기 전송 방향 제어 수단이, 상기 호스트 컨트롤러로부터의 디렉션 신호 및 상기 전송 방향 정보에 기초하여, 데이터 신호의 전송 방향을 절환하도록 구성된다. 여기서, 메모리 카드형 인터페이스란, 메모리 카드와 동일한 구조 또는 동일한 프로토콜에 의해 동작하는 인터페이스이다. 그와 같은 인터페이스를 갖는 입출력 장치로서, 예를 들면 SDIO 카드(Secure Digital Input/Output Card) 등의 주변 기기용의 입출력 카드나, HDD(Hard Disk Drive) 등의 대용량 메모리 디바이스를 이용할 수 있다.

이 메모리 카드용 입출력 장치에서는, 제1 드라이버 회로에 의해 호스트 컨트롤러로부터 입력된 데이터 신호가 입출력 장치에 출력되고, 제2 드라이버 회로에 의해 입출력 장치로부터 입력된 데이터 신호가 호스트 컨트롤러에 출력된다. 그 때, 각 드라이버 회로에 대한 데이터 신호의 입출력에 사용되는 복수의 입출력 단 자를 통해 각각 전송되는 데이터 신호에 대해, 호스트 컨트롤러로부터의 디렉션 신호와, 재기입 가능하게 기억되는 전송 방향 정보에 기초하여 각 데이터 신호의 전송 방향이 절환된다. 이와 같은 구성에 의해, 메모리 카드나 입출력 카드의 동작 모드에 따른 전송 방향 정보를 미리 기억시켜 둠으로써, 비트마다의 각 데이터 신호에 대해, 특정한 동작 모드에서는 데이터에 따라서 전송 방향을 절환할 필요가 없는 데이터 신호의 전송 방향을 전송 방향 정보에 의해 지정할 수 있으므로, 데이터 신호마다의 디렉션 신호를 필요로 하지 않고, 전송 방향을 절환할 수 있다. 따라서, 호스트 컨트롤러가 비트마다의 각 데이터 신호에 대해 전송 방향을 제어할 때에 생성되는 디렉션 신호의 구성을 간소화할 수 있다. 또한, 호스트 컨트롤러가 데이터 신호마다의 디렉션 신호를 준비하고 있는 경우에도, 메모리 카드용 입출력 장치에 입력하는 디렉션 신호의 수를 줄일 수 있다.

본 발명에 따른 메모리 카드용 입출력 장치는, 상기 구성 외에, 상기 제1 드라이버 회로가, 신호 전압을 승압하는 전압 변환 회로로 이루어지고, 상기 제2 드라이버 회로가, 신호 전압을 강압하는 전압 변환 회로로 이루어지도록 구성된다.

또한, 본 발명에 따른 메모리 카드용 입출력 장치는, 상기 구성 외에, 상기 호스트 컨트롤러로부터 입력되는 전송 방향 정보 갱신 데이터에 기초하여, 상기 전송 방향 정보를 재기입하는 전송 방향 정보 재기입 수단을 구비하여 구성된다. 여기서, 상기 전송 방향 정보 갱신 데이터는, 예를 들면 시리얼 인터페이스를 통해 호스트 컨트롤러로부터 입력된다. 혹은, 시리얼 인터페이스 대신에, 패러렐 버스를 통해 입력되는 것이어도 된다.

본 발명에 따른 메모리 카드용 입출력 장치의 제어 방법은, 호스트 컨트롤러로부터 입력된 데이터 신호를 메모리 카드에 출력하는 제1 드라이버 회로와, 상기 메모리 카드로부터 입력된 데이터 신호를 상기 호스트 컨트롤러에 출력하는 제2 드라이버 회로로 이루어지는 메모리 카드용 입출력 장치의 제어 방법으로서, 상기 호스트 컨트롤러로부터 입력된 전송 방향 정보 갱신 데이터에 기초하여, 레지스터에 전송 방향 정보를 기입하는 전송 방향 정보 기입 스텝과, 상기 제1 드라이버 회로에의 데이터 신호의 입력 및 상기 제2 드라이버 회로로부터의 데이터 신호의 출력에 공통적으로 사용되는 2 이상의 입출력 단자를 통해 각각 전송되는 상기 데이터 신호에 대해, 상기 호스트 컨트롤러로부터의 디렉션 신호 및 상기 전송 방향 정보에 기초하여, 각 데이터 신호의 전송 방향을 절환하는 전송 방향 절환 스텝으로 이루어지도록 구성된다.

<발명의 효과>

본 발명에 따른 메모리 카드용 입출력 장치 및 그 제어 방법에 따르면, 데이터 신호마다의 디렉션 신호를 필요로 하지 않고, 전송 방향을 절환할 수 있으므로, 호스트 컨트롤러가 비트마다의 각 데이터 신호에 대해 전송 방향을 제어할 때에 생성되는 디렉션 신호의 구성을 간소화할 수 있다. 또한, 호스트 컨트롤러가 데이터 신호마다의 디렉션 신호를 준비하고 있는 경우에도, 메모리 카드용 입출력 장치에 입력하는 디렉션 신호의 수를 줄일 수 있다.

도 1은 본 발명의 실시 형태에 따른 메모리 카드용 입출력 장치를 포함하는 데이터 전송 시스템의 개략 구성의 일례를 도시한 블록도이다.

도 2는 도 1의 데이터 전송 시스템의 주요부에서의 구성예를 도시한 회로도로, 레벨 시프터(2)가 도시되어 있다.

도 3은 도 2의 레벨 시프터에서의 동작의 일례를 도시한 도면으로, 데이터 신호 DAT0∼DAT3에 관한 전송 방향의 제어 패턴의 일례가 도시되어 있다.

도 4는 도 2의 레벨 시프터에 접속되는 메모리 카드에 대해, 각 모드에서의 DAT0∼DAT3의 단자 상태의 일례가 도시되어 있다.

도 5는 도 2의 레벨 시프터에서의 동작의 일례를 도시한 도면으로, 메모리 카드의 동작 모드마다의 전송 방향의 제어 방법의 일례가 도시되어 있다.

도 6은 도 2의 레벨 시프터에서의 동작의 다른 예를 도시한 도면으로, 4 비트(RW 있음) 모드 생략 시의 신호 상태가 도시되어 있다.

도 7은 도 1의 데이터 전송 시스템에서의 동작의 일례를 도시한 플로우차트이다.

<부호의 설명>

1 : 호스트 컨트롤러

2 : 레벨 시프터

3 : 메모리 카드

21∼25 : 드라이버 회로

21a, 22a, 23b, 24a, 25b : 입력 버퍼

21b, 22b, 23a, 24b, 25a : 출력 버퍼

26, 27 : 전송 방향 제어부

27a∼27c : 전송 방향 절환부

28 : 전송 방향 정보 재기입부

29 : 모드 레지스터

29a∼29c : 모드 레지스터

101∼109, 201∼206 : 입출력 단자

<발명을 실시하기 위한 최량의 형태>

도 1은, 본 발명의 실시 형태에 따른 메모리 카드용 입출력 장치를 포함하는 데이터 전송 시스템의 개략 구성의 일례를 도시한 블록도이다. 이 도면에는, 메모리 카드용 입출력 장치의 일례로서의 레벨 시프터(2)와, 이 레벨 시프터(2)를 통해 서로 통신을 행하는 호스트 컨트롤러(1) 및 메모리 카드(3)로 이루어지는 시스템 전체가 도시되어 있다. 본 실시 형태에 따른 레벨 시프터(2)는, LCD(Liquid Crystal Display : 액정 디스플레이) 컨트롤러 등의 어플리케이션 칩 내에 설치되고, 메모리 카드(3) 및 호스트 컨트롤러(1)간에서 전송되는 신호의 입출력을 행하고 있다.

호스트 컨트롤러(1)는, 메모리 카드(3)에 대해 데이터의 읽어내기 및 기입을 행하는 제어 장치이며, 클럭 신호 CLK, 커맨드 신호 CMD, 데이터 신호 DAT0∼DAT3, 커맨드 디렉션 신호 CMDDIR, 데이터 디렉션 신호 DATDIR 및 전송 방향 정보 갱신 데이터의 생성을 행하고 있다.

호스트 컨트롤러(1)에 의해 생성되는 클럭 신호 CLK는, 메모리 카드(3)가 호 스트 컨트롤러(1)와의 사이에서 커맨드 신호 CMD, 데이터 신호 DAT0∼DAT3의 송수신을 행하기 위해 호스트 컨트롤러(1)로부터 공급되는 동기 신호이다. 또한, 호스트 컨트롤러(1)가 메모리 카드(3)와의 사이에서 송수신을 행하는 커맨드 신호 CMD로서, 호스트 컨트롤러(1)로부터 메모리 카드(3)에는 동작 모드의 절환, 데이터의 기입 및 읽어내기 등을 지시하는 제어 신호가 송신되고, 메모리 카드(3)로부터 호스트 컨트롤러(1)에는 호스트 컨트롤러(1)로부터의 지시에 대한 리스폰스 신호 및 메모리 카드 정보가 송신된다. 커맨드 디렉션 신호 CMDDIR은, 커맨드 신호 CMD의 전송 방향을 지시하는 제어 신호이다.

각 데이터 신호 DAT0∼DAT3은, 메모리 카드(3)에 기입되거나 메모리 카드(3)로부터 읽어내어진 데이터를 전송하는 신호이며, 비트마다 설치되어 있다. 데이터 디렉션 신호 DATDIR은, 각 데이터 신호의 전송 방향을 지시하기 위한 제어 신호이며, 데이터 단위로의 전송 방향을 규정한다. 전송 방향 정보 갱신 데이터는, 레벨 시프터(2)가 설치되어 있는 어플리케이션 칩 내의 레지스터, 예를 들면 LCD 표시의 제어 정보를 저장하는 레지스터에 데이터를 설정하기 위한 신호로서 생성된다. 이 전송 방향 정보 갱신 데이터는, 예를 들면 시리얼 데이터로서 생성되고, 시리얼 인터페이스를 통해 호스트 컨트롤러(1)로부터 레벨 시프터(2)에 입력된다. 또한, 시리얼 인터페이스 대신에, 패러렐 버스를 통해 전송 방향 정보 갱신 데이터를 레벨 시프터(2)에 전송하는 것이어도 된다.

메모리 카드(3)는, 착탈 가능한 소형의 불휘발성 기억 장치이며, 호스트 컨트롤러(1)로부터 공급되는 클럭 신호 CLK 및 커맨드 신호 CMD에 기초하여 동작한 다. 예를 들면, SD(Secure Digital : 등록 상표) 카드 등의 반도체 메모리 내장의 카드가 메모리 카드(3)로서 이용되고, 필요에 따라서 레벨 시프터(2)에 장착된다. 여기서는, 메모리 카드(3)에 대해 데이터의 읽어내기 및 기입이 행해지는 경우의 예에 대해 설명하지만, 메모리 카드형 인터페이스를 갖는 입출력 장치이면, 특히 메모리 카드일 필요는 없다. 여기서 말하는 메모리 카드형 인터페이스란, 메모리 카드와 동일한 구조 또는 프로토콜에 의해 동작하는 인터페이스이다. 그와 같은 인터페이스를 갖는 입출력 장치로서는 메모리 카드 외에, 예를 들면 SDIO 카드 등의 주변 기기용의 입출력 카드나, HDD(Hard Disk Drive) 등의 대용량 메모리 디바이스를 이용할 수 있다. 이와 같은 입출력 장치에 대해 데이터의 읽어내기 및 기입을 행하는 경우에 대해서도 마찬가지인 것으로 한다.

레벨 시프터(2)는, 호스트 컨트롤러(1) 및 메모리 카드(3) 사이에서 전송되는 신호의 신호 전압을 변환하는 전압 변환 장치이며, 복수의 드라이버 회로(21∼25), 전송 방향 제어부(26, 27), 전송 방향 정보 재기입부(28) 및 모드 레지스터(29)로 이루어진다. 호스트 컨트롤러(1)는, 예를 들면 1.8V의 동작 전압으로 동작한다. 한편, 메모리 카드(3)는, 예를 들면 3.0V의 신호 전압으로 동작하도록 규격화되어 있다. 따라서, 호스트 컨트롤러(1) 및 메모리 카드(3) 사이에 신호 전압의 변환을 행하는 레벨 시프터(2)를 설치함으로써, 호스트 컨트롤러(1) 및 메모리 카드(3)간의 통신이 가능하게 된다.

드라이버 회로(21)는, 신호 전압을 승압하는 전압 변환 회로로 이루어지고, 호스트 컨트롤러(1)로부터 입력된 클럭 신호 CLK를 승압하여 메모리 카드(3)에 출 력하는 동작을 행하고 있다. 드라이버 회로(22)는, 호스트 컨트롤러(1)로부터 입력된 커맨드 신호 CMD를 승압하여 메모리 카드(3)에 출력한다. 드라이버 회로(23)는, 메모리 카드(3)로부터 입력된 커맨드 신호를 강압하여 호스트 컨트롤러(1)에 출력하는 동작을 행하고 있다. 드라이버 회로(24)는, 호스트 컨트롤러(1)로부터 입력된 데이터 신호를 승압하여 메모리 카드(3)에 출력한다. 드라이버 회로(25)는, 메모리 카드(3)로부터 입력된 데이터 신호를 강압하여 호스트 컨트롤러(1)에 출력하는 동작을 행하고 있다. 드라이버 회로(24, 25)는, 데이터 신호 DAT0∼DAT3마다 설치되어, 비트마다의 데이터 신호를 각각 드라이브한다.

모드 레지스터(29)는, 전송 방향 정보를 재기입 가능하게 기억하는 기억 수단이다. 이 전송 방향 정보는, 메모리 카드(3) 또는 입출력 카드의 동작 모드를 지정하는 모드 지정 정보로 이루어지고, 여기서는 전송 방향 정보 재기입부(28)에 의해 필요에 따라서 재기입된다. 전송 방향 정보 재기입부(28)는, 호스트 컨트롤러(1)로부터 입력되는 전송 방향 정보 갱신 데이터에 기초하여, 모드 레지스터(29)의 전송 방향 정보를 재기입하는 동작을 행하고 있다.

전송 방향 제어부(27)는, 모드 레지스터(29)의 전송 방향 정보와, 호스트 컨트롤러(1)로부터 입력된 데이터 디렉션 신호 DATDIR에 기초하여, 각 데이터 신호 DAT0∼DAT3의 전송 방향을 절환하는 제어를 행하고 있다. 여기서는, 메모리 카드(3) 또는 입출력 카드의 동작 모드로서, 데이터를 1 비트로 입출력하는 모드와, 4 비트로 입출력하는 모드가 있는 것으로 한다. 데이터를 1 비트로 입출력하는 경우, 데이터 신호 DAT0만 전송 방향이 데이터 단위로 절환되고, 다른 데이터 신호 DAT1∼DAT3에 대해서는 전송 방향이 지정된다. 또한, 데이터를 4 비트로 입출력하는 경우에는, 각 데이터 신호 DAT0∼DAT3의 전송 방향이 데이터 단위로 일제히 절환되는 경우도 있다. 이 경우, 데이터 신호마다의 전송 방향이 모두 동일한 방향으로 되도록 절환이 행해진다. 또한, 전송 방향 제어부(26)는 호스트 컨트롤러(1)로부터 입력된 커맨드 디렉션 신호 CMDDIR에 기초하여, 커맨드 신호 CMD의 전송 방향을 절환하는 제어를 행하고 있다.

여기서는, 전송 방향 정보를 재기입하기 위한 전송 방향 정보 갱신 데이터가, 메모리 카드(3) 또는 입출력 카드의 장착 시나 호스트 컨트롤러(1)의 기동 시에, 해당 카드로부터 읽어내어진 카드 정보에 기초하여 생성되고, 미리 정해진 제어 수순에 기초하여 갱신되는 것으로 한다.

도 2는, 도 1의 데이터 전송 시스템의 주요부에서의 구성예를 도시한 회로도로, 레벨 시프터(2)가 도시되어 있다. 이 레벨 시프터(2)는, 신호의 전송 방향마다 설치된 입력 버퍼 및 출력 버퍼와, 전송 방향 정보 재기입부(28)와, 데이터 신호 DAT1∼DAT3의 전송로마다 설치된 전송 방향 절환부(27a∼27c) 및 모드 레지스터(29a∼29c)와, 입출력 단자(101∼109, 201∼206)로 이루어진다. 각 버퍼는, 입력 신호에 기초하여 출력 신호선을 드라이브하는 드라이버 회로이다.

클럭 신호의 입력 단자(101)에 호스트 컨트롤러로부터 입력된 클럭 신호 H-CLK는, 입력 버퍼(21a) 및 출력 버퍼(21b)를 통해 출력 단자(201)에 전송되어, 메모리 카드에 출력된다. 커맨드 신호의 입출력 단자(103)에 호스트 컨트롤러로부터 입력된 커맨드 신호 H-CMD는, 입력 버퍼(22a) 및 출력 버퍼(22b)를 통해 입출력 단 자(202)에 전송되어, 메모리 카드에 출력된다. 한편, 메모리 카드로부터 입출력 단자(202)에 입력된 커맨드 신호 C-CMD는, 입력 버퍼(23b) 및 출력 버퍼(23a)를 통해 입출력 단자(103)에 전송되어, 호스트 컨트롤러에 출력된다. 이 커맨드 신호의 전송 방향은, 호스트 컨트롤러로부터 입력 단자(102)를 통해 입력되는 커맨드 디렉션 신호 CMDDIR에 기초하여 절환된다. 이 커맨드 디렉션 신호 CMDDIR은, 커맨드 신호의 전송 방향을 지시하기 위한 제어 신호이다. 여기서는, 커맨드 신호의 전송 방향에 따라서 신호 레벨의 하이(high) 및 로우(low)가 절환되어, 커맨드 디렉션 신호가 출력 버퍼(22b)에 입력됨과 함께, 해당 디렉션 신호의 반전 신호가 출력 버퍼(23a)에 입력되는 것으로 한다. 각 출력 버퍼(22b, 23a)를 디렉션 신호의 하이 또는 로우에 따라서 온 오프시킴으로써, 커맨드 신호 CMD의 전송 방향이 절환된다.

데이터 신호 H-DAT0의 입출력 단자(105)에 호스트 컨트롤러로부터 입력된 데이터 신호는, 입력 버퍼(24a) 및 출력 버퍼(24b)를 통해 입출력 단자(203)에 전송되어, 메모리 카드에 출력된다. 한편, 메모리 카드로부터 입출력 단자(203)에 입력된 데이터 신호 C-DAT0은, 입력 버퍼(25b) 및 출력 버퍼(25a)를 통해 입출력 단자(105)에 전송되어, 호스트 컨트롤러에 출력된다. 이 데이터 신호 DAT0의 전송 방향은, 호스트 컨트롤러로부터 입력 단자(104)를 통해 입력되는 데이터 디렉션 신호 DATDIR0에 기초하여 절환된다. 여기서는, 데이터 신호의 전송 방향에 따라서 신호 레벨의 하이(high) 및 로우(low)가 절환되어, 데이터 디렉션 신호가 출력 버퍼(24b)에 입력됨과 함께, 해당 디렉션 신호의 반전 신호가 출력 버퍼(25a)에 입력되는 것으로 한다. 각 출력 버퍼(24b, 25a)를 디렉션 신호의 하이 또는 로우에 따 라서 온 오프시킴으로써, 데이터 신호 DAT0의 전송 방향이 절환된다.

데이터 신호 H-DAT1의 입출력 단자(106)에 호스트 컨트롤러로부터 입력된 데이터 신호는, 입력 버퍼(24a) 및 출력 버퍼(24b)를 통해 입출력 단자(204)에 전송되어, 메모리 카드에 출력된다. 메모리 카드로부터 입출력 단자(204)에 입력된 데이터 신호 C-DAT1은, 입력 버퍼(25b) 및 출력 버퍼(25a)를 통해 입출력 단자(106)에 전송되어, 호스트 컨트롤러에 출력된다. 이 데이터 신호 DAT1의 전송 방향은, 전송 방향 절환부(27a)로부터 출력되는 제어 신호에 기초하여 절환된다. 여기서는, 데이터 신호의 전송 방향에 따라서 신호 레벨의 하이(high) 및 로우(low)가 절환되어, 상기 제어 신호가 출력 버퍼(24b)에 입력됨과 함께, 해당 제어 신호의 반전 신호가 출력 버퍼(25a)에 입력되는 것으로 한다.

전송 방향 절환부(27a)는, 데이터 디렉션 신호 DATDIR0과 모드 레지스터(29a)에 설정되어 있는 전송 방향 정보에 기초하여, 데이터 신호 DAT1의 전송 방향을 절환하는 전송 방향 제어부이다.

데이터 신호 H-DAT2의 입출력 단자(108)에 호스트 컨트롤러로부터 입력된 데이터 신호는, 입력 버퍼(24a) 및 출력 버퍼(24b)를 통해 입출력 단자(205)에 전송되어, 메모리 카드에 출력된다. 메모리 카드로부터 입출력 단자(205)에 입력된 데이터 신호 C-DAT2는, 입력 버퍼(25b) 및 출력 버퍼(25a)를 통해 입출력 단자(108)에 전송되어, 호스트 컨트롤러에 출력된다. 이 데이터 신호 DAT2의 전송 방향은, 전송 방향 절환부(27b)로부터 출력되는 제어 신호에 기초하여 절환된다.

전송 방향 절환부(27b)는, 호스트 컨트롤러로부터 입력 단자(107)를 통해 입 력되는 데이터 디렉션 신호 DATDIR2와, 데이터 디렉션 신호 DATDIR0 및 모드 레지스터(29b)에 설정되어 있는 전송 방향 정보에 기초하여, 데이터 신호 DAT2의 전송 방향을 절환하는 전송 방향 제어부이다.

데이터 신호 H-DAT3의 입출력 단자(109)에 호스트 컨트롤러로부터 입력된 데이터 신호는, 입력 버퍼(24a) 및 출력 버퍼(24b)를 통해 입출력 단자(206)에 전송되어, 메모리 카드에 출력된다. 메모리 카드로부터 입출력 단자(206)에 입력된 데이터 신호 C-DAT3은, 입력 버퍼(25b) 및 출력 버퍼(25a)를 통해 입출력 단자(109)에 전송되어, 호스트 컨트롤러에 출력된다. 이 데이터 신호 DAT3의 전송 방향은, 전송 방향 절환부(27c)로부터 출력되는 제어 신호에 기초하여 절환된다.

전송 방향 절환부(27c)는, 데이터 디렉션 신호 DATDIR0과 모드 레지스터(29c)에 설정되어 있는 전송 방향 정보에 기초하여, 데이터 신호 DAT3의 전송 방향을 절환하는 전송 방향 제어부이다.

전송 방향 정보 재기입부(28)는, 입력 단자(110)를 통해 호스트 컨트롤러로부터 입력되는 전송 방향 정보 갱신 데이터에 기초하여, 각 모드 레지스터(29a∼29c)에 전송 방향 정보를 기입하거나, 이미 설정되어 있는 전송 방향 정보를 재기입하는 동작을 행하고 있다.

도 3은, 도 2의 레벨 시프터에서의 동작의 일례를 도시한 도면으로, 입출력 단자마다의 데이터 신호 DAT0∼DAT3에 관한 전송 방향의 제어 패턴의 일례가 도시되어 있다. 각 데이터 신호 DAT0∼DAT3의 전송 방향은, 데이터 단위로의 절환과는 달리, 메모리 카드의 동작 모드에 따라서 절환된다. 데이터 신호 DAT0의 전송 방 향에 대해서는, 데이터 디렉션 신호 DATDIR0에 기초하는 데이터 단위로의 절환만이 행해진다.

「케이스 1」에는, 데이터 신호 DAT0∼DAT3의 전송 방향을 데이터 디렉션 신호 DATDIR0에 의해 제어하는 경우가 기재되고, 「케이스 2」에는, 데이터 신호 DAT0, DAT1 및 DAT3의 전송 방향을 데이터 디렉션 신호 DATDIR0에 의해 제어하고, 데이터 신호 DAT2의 전송 방향을 데이터 디렉션 신호 DATDIR2에 의해 제어하는 경우가 기재되어 있다.

또한, 「케이스 3」에는, 데이터 신호 DAT0의 전송 방향을 데이터 디렉션 신호 DATDIR0에 의해 제어함과 함께, 데이터 신호 DAT2의 전송로의 전송 방향을 데이터 디렉션 신호 DATDIR2에 의해 제어하고, 데이터 신호 DAT1 및 DAT3의 전송 방향에 대해서는, 각각의 모드 레지스터에 의해 지정되는 방향으로 전송 방향을 고정하는 경우가 기재되어 있다. 또한, 「케이스 4」에는, 데이터 신호 DAT0의 전송 방향을 데이터 디렉션 신호 DATDIR0에 의해 제어하고, 데이터 신호 DAT1∼DAT3의 전송 방향을 각각의 모드 레지스터에 의해 지정되는 방향으로 고정하는 경우가 기재되어 있다.

이와 같이 구성하면, 메모리 카드의 규격에 의해 요구되는 복수의 동작 모드에 따른 각 데이터 신호 DAT0∼DAT3의 전송 방향을, 2개의 데이터 디렉션 신호 DATDIR0 및 DATDIR2에 의해 적절하게 절환할 수 있다.

도 4는, SD 카드 및 SDIO 카드의 각 모드에서의 DAT0∼DAT3의 단자 상태의 일례가 도시되어 있다. 이 예에서는，SD 카드의 2개의 동작 모드와, SDIO 카드의 4개의 동작 모드가 도시되어 있다. 또한, 도 5에서는, 도 4에서 도시된 SD 카드 및 SDIO 카드의 각 모드 시에서의 레벨 시프터(2) 내의 DAT0∼DAT3의 전송 방향의 제어 방법의 일례가 도시되어 있다.

SD 카드의 동작 모드는, 「1 비트 모드」 및 「4 비트 모드」가 있고, 「1 비트 모드」에서는 메모리 카드의 인터페이스에서의 데이터 신호 DAT0의 신호선이 데이터의 양방향 통신에 사용되고, 그 밖의 데이터 신호 DAT1∼DAT3의 신호선은 하이 임피던스 상태로 된다. 이 동작 모드에서는, 데이터 신호 DAT0의 전송 방향이 데이터 디렉션 신호 DATDIR0에 의해 절환되고, 그 밖의 데이터 신호 DAT1∼DAT3에 대해서는 전송 방향이 입력 고정으로 되어 있다. 여기서는, 신호가 항상 메모리 카드로부터 호스트 컨트롤러에 전송되는 방향으로 고정되어 있는 경우를 입력 고정으로 칭하고, 신호가 항상 호스트 컨트롤러로부터 메모리 카드에 전송되는 방향으로 고정되어 있는 경우를 출력 고정으로 칭하는 것으로 한다.

한편，SD 카드의 「4 비트 모드」에서는, 메모리 카드의 인터페이스에서의 데이터 신호 DAT0∼DAT3의 신호선이 데이터의 양방향 통신에 사용된다. 이 동작 모드에서는, 각 데이터 신호의 전송 방향이 모두 데이터 디렉션 신호 DATDIR0에 의해 절환된다.

SDIO 카드의 동작 모드는, 「1 비트 모드」 및 「4 비트 모드」가 있고, 각각 또한 「리드 웨이트 기능 있음」 및 「리드 웨이트 기능 없음」의 동작 모드가 있다. 여기서 말하는 리드 웨이트(RW) 기능은, SDIO의 규격(Specification)에 규정되어 있는 기능이다. 「1 비트 모드」의 「리드 웨이트 기능 있음」에서는, 카드측 인터페이스에서의 데이터 신호 DAT0의 신호선이 데이터의 양방향 통신에 사용되고, 데이터 신호 DAT1의 신호선은 인터럽트 신호의 출력에 사용된다. 또한, 데이터 신호 DAT2의 신호선은 리드 웨이트 신호의 입력에 사용되고, 데이터 신호 DAT3의 신호선은 하이 임피던스 상태로 된다. 이 동작 모드에서는, 데이터 신호 DAT0의 전송 방향이 데이터 디렉션 신호 DATDIR0에 의해 절환됨과 함께, 데이터 신호 DAT2의 전송 방향이 데이터 디렉션 신호 DATDIR2에 의해 절환된다. 그 밖의 데이터 신호 DAT1 및 DAT3에 대해서는, 전송 방향이 입력 고정으로 되어 있다.

인터럽트(interrupt) 신호는, SDIO 카드에 탑재되어 있는 「Bluetooth(등록 상표)」등의 기능부가, 호스트 컨트롤러에 대해 출력하는 제어 신호(인터럽트 신호)이다. 리드 웨이트(Read Wait) 신호는, 호스트 컨트롤러가 입출력 카드로부터 데이터를 읽어낼 때, 입출력 카드에 데이터 출력을 일시 정지시키기 위해 생성되는 제어 신호이다. 이들 제어 신호는 데이터 출력 후에, 소정의 타이밍에서 출력된다.

「1 비트 모드」의 「리드 웨이트 기능 없음」에서는, 카드측 인터페이스에서의 데이터 신호 DAT0의 신호선이 데이터의 양방향 통신에 사용되고, 데이터 신호 DAT1의 신호선은 인터럽트 신호의 출력에 사용된다. 또한, 데이터 신호 DAT2의 신호선 및 데이터 신호 DAT3의 신호선은 하이 임피던스 상태로 된다. 이 동작 모드에서는, 데이터 신호 DAT0의 전송 방향이 데이터 디렉션 신호 DATDIR0에 의해 절환됨과 함께, 데이터 신호 DAT2의 전송 방향이 데이터 디렉션 신호 DATDIR2에 의해 절환된다. 그 밖의 데이터 신호 DAT1 및 DAT3에 대해서는, 전송 방향이 입력 고정 으로 되어 있다.

한편, 「4 비트 모드」의 「리드 웨이트 기능 있음」에서는, 카드측 인터페이스에서의 데이터 신호 DAT0의 신호선 및 데이터 신호 DAT3의 신호선이 데이터의 양방향 통신에 사용되고, 데이터 신호 DAT1의 신호선은 인터럽트 신호의 출력 및 데이터의 양방향 통신에 사용된다. 또한, 데이터 신호 DAT2의 신호선은 리드 웨이트 신호의 입력 및 데이터의 양방향 통신에 사용된다. 이 동작 모드에서는, 데이터 신호 DAT0, DAT1 및 DAT3의 전송 방향이 데이터 디렉션 신호 DATDIR0에 의해 절환됨과 함께, 데이터 신호 DAT2의 전송 방향이 데이터 디렉션 신호 DATDIR2에 의해 절환된다.

「4 비트 모드」의 「리드 웨이트 기능 없음」에서는, 카드측 인터페이스에서의 데이터 신호 DAT0의 신호선, 데이터 신호 DAT2의 신호선 및 데이터 신호 DAT3의 신호선이 데이터의 양방향 통신에 사용되고, 데이터 신호 DAT1의 신호선은 인터럽트 신호의 출력 및 데이터의 양방향 통신에 사용된다. 이 동작 모드에서는, 데이터 신호 DAT0, DAT1 및 DAT3의 전송 방향이 데이터 디렉션 신호 DATDIR0에 의해 절환됨과 함께, 데이터 신호 DAT2의 전송 방향이 데이터 디렉션 신호 DATDIR2에 의해 절환된다.

이와 같이 하여 각 데이터 신호의 전송 방향을 절환함으로써, 신호선마다 데이터 디렉션 신호가 필요하였던 종래의 레벨 시프터에 비해, 데이터 디렉션 신호의 구성을 간소화할 수 있다. 이 예에서는，2개의 데이터 디렉션 신호에 의해 전송 방향을 적절하게 절환할 수 있다. 이에 의해, 호스트 컨트롤러에서의 데이터 디렉 션 신호의 출력 단자나, 레벨 시프터에서의 데이터 디렉션 신호의 입력 단자를 삭감할 수 있다.

도 6은, 도 2의 레벨 시프터에서의 동작의 다른 예를 도시한 도면으로, SDIO 카드의 4 비트(리드 웨이트 기능 있음) 모드가 불필요한 경우의 동작 모드마다의 DAT0∼DAT3의 전송 방향의 제어 방법의 일례가 도시되어 있다. 이 예에는, SDIO 카드의 「1 비트 모드」에서의 「리드 웨이트 기능 있음」 및 「리드 웨이트 기능 없음」의 동작 모드와, 「4 비트 모드」에서의 「리드 웨이트 기능 없음」의 동작 모드가 도시되어 있다. 또한，SD 카드의 2개의 동작 모드에 대해서는, 도 5의 경우와 마찬가지이다.

이 예에서는，SDIO 카드의 「1 비트 모드」의 각 동작 모드 모두, 데이터 신호 DAT0의 전송 방향이 데이터 디렉션 신호 DATDIR0에 의해 절환되고, 그 밖의 데이터 신호에 대해서는 입력 또는 출력 고정으로 되어 있다. 구체적으로는, 「1 비트 모드」의 「리드 웨이트 기능 있음」에 대해, 데이터 신호 DAT1 및 DAT3의 전송 방향이 입력 고정으로 되어 있고, 데이터 신호 DAT2의 전송 방향이 출력 고정으로 되어 있다. 또한, 「1 비트 모드」의 「리드 웨이트 기능 없음」에 대해서는, 데이터 신호 DAT1∼DAT3의 전송 방향이 입력 고정으로 되어 있다.

또한, 「4 비트 모드」의 「리드 웨이트 기능 없음」에 대해서는, 데이터 신호 DAT0∼DAT3의 전송 방향이 데이터 디렉션 신호 DATDIR0에 의해 절환된다. 이와 같은 경우에는, 1개의 데이터 디렉션 신호에 의해 각 데이터 신호의 전송 방향을 적절하게 절환할 수 있다.

도 7의 스텝 S101∼S109는, 도 1의 데이터 전송 시스템에서의 동작의 일례를 도시한 플로우차트이다. 우선, 호스트 컨트롤러(1)는 메모리 카드(3), 입출력 카드, 혹은 메모리 카드와 동일한 인터페이스를 가진 입출력 장치가 접속되어 있는 것을 확인한다(스텝 S101). 호스트 컨트롤러(1)는 접속이 확인된 카드 혹은 장치 사이에서 데이터 전송을 개시하기 위해 각 디바이스마다 미리 정해진 전송 방향 정보를 생성하고, 시리얼 혹은 패러렐 데이터로서 레벨 시프터(2)에 출력한다(스텝 S102). 레벨 시프터(2)의 전송 방향 정보 재기입부(28)는, 호스트 컨트롤러(1)로부터 입력된 데이터에 기초하여 모드 레지스터(29)의 전송 방향 정보를 재기입한다(스텝 S103). 전송 방향 제어부(27)는, 갱신 후의 전송 방향 정보에 기초하여 각 데이터 신호의 전송 방향의 절환을 행한다(스텝 S104).

다음으로, 호스트 컨트롤러(1)는 레벨 시프터(2)를 통해 카드 혹은 장치 정보를 읽어내고, 읽어낸 정보에 기초하여 해당 카드 혹은 장치가 천이할 동작 모드를 판별하여 레벨 시프터(2)의 전송 방향 정보를 재기입할 것인지의 여부를 판단한다(스텝 S105, S106).

호스트 컨트롤러(1)는 메모리 카드, 입출력 카드, 혹은 메모리 카드와 동일한 인터페이스를 가진 입출력 장치의 동작 모드를 변경하고, 레벨 시프터(2)의 전송 방향 정보를 갱신할 필요가 있으면, 전송 방향 정보의 갱신용 데이터를 생성하고, 시리얼 혹은 패러렐 데이터로서 레벨 시프터(2)에 출력한다(스텝 S107). 레벨 시프터(2)의 전송 방향 정보 재기입부(28)는, 호스트 컨트롤러(1)로부터 갱신용 데이터가 입력되면, 갱신용 데이터에 기초하여 모드 레지스터(29)의 전송 방향 정보 를 재기입한다(스텝 S108).

전송 방향 제어부(27)는, 갱신 후의 전송 방향 정보에 기초하여 각 데이터 신호의 전송 방향의 절환을 행한다(스텝 S109).

본 실시 형태에 따르면, 메모리 카드나 입출력 카드, 혹은 메모리 카드와 동일한 인터페이스를 가진 입출력 장치의 동작 모드에 따른 전송 방향 정보를 미리 기억시켜 둠으로써, 비트마다의 각 데이터 신호에 대해, 특정한 동작 모드에서는 데이터에 따라서 전송 방향을 절환할 필요가 없는 데이터 신호의 전송 방향을 전송 방향 정보에 의해 지정할 수 있으므로, 데이터 신호마다의 데이터 디렉션 신호를 필요로 하지 않고, 전송 방향을 항상 적절하게 절환할 수 있다. 따라서, 호스트 컨트롤러가 비트마다의 각 데이터 신호에 대해 전송 방향을 제어할 때에 생성되는 데이터 디렉션 신호의 구성을 간소화할 수 있다.

이 출원은, 일본에서의 2005년 9월 12일의 특허 출원(일본 특허 출원 제2005-263211)에 기초하는 파리 조약에 의한 우선권을 주장하고, 해당 특허 출원의 모든 내용을 참조하여 여기에 인용한다.

Claims

메모리 카드형 인터페이스를 갖는 입출력 장치와 호스트 컨트롤러 사이에서 전송되는 신호의 입출력을 행하는 메모리 카드용 입출력 장치로서,

호스트 컨트롤러로부터 입력된 데이터 신호를 입출력 장치에 출력하는 2 이상의 제1 드라이버 회로와,

상기 입출력 장치로부터 입력된 데이터 신호를 상기 호스트 컨트롤러에 출력하는 2 이상의 제2 드라이버 회로와,

한 쌍의 상기 제1 드라이버 회로 및 상기 제2 드라이버 회로로 이루어지는 양방향 회로에 각각 대응하여 설치되고, 제1 드라이버 회로에의 데이터 신호의 입력 및 제2 드라이버 회로로부터의 데이터 신호의 출력에 공통적으로 사용되는 2 이상의 입출력 단자와,

상기 각 입출력 단자를 통해 전송되는 데이터 신호의 전송 방향을 제어하는 전송 방향 제어 수단과,

상기 각 입출력 단자에서의 데이터 신호의 전송 방향을 지정하는 전송 방향 정보를 재기입 가능하게 기억하는 전송 방향 정보 기억 수단을 구비하고,

상기 전송 방향 제어 수단은, 상기 전송 방향 정보에 기초하여 전송 방향의 절환 대상으로 하는 입출력 단자를 결정하고, 상기 호스트 컨트롤러로부터 입력되는 디렉션 신호에 기초하여 데이터 신호의 전송 방향을 절환하는 것을 특징으로 하는 메모리 카드용 입출력 장치.
제1항에 있어서,

상기 제1 드라이버 회로는 신호 전압을 승압하는 전압 변환 회로로 이루어지 고, 상기 제2 드라이버 회로는 신호 전압을 강압하는 전압 변환 회로로 이루어지는 것을 특징으로 하는 메모리 카드용 입출력 장치.
제1항에 있어서,

상기 호스트 컨트롤러로부터 입력되는 전송 방향 정보 갱신 데이터에 기초하여, 상기 전송 방향 정보를 재기입하는 전송 방향 정보 재기입 수단을 구비한 것을 특징으로 하는 메모리 카드용 입출력 장치.
제3항에 있어서,

상기 전송 방향 정보 갱신 데이터는, 시리얼 인터페이스를 통해 입력되는 것을 특징으로 하는 메모리 카드용 입출력 장치.
호스트 컨트롤러로부터 입력된 데이터 신호를 메모리 카드에 출력하는 2 이상의 제1 드라이버 회로와, 상기 메모리 카드로부터 입력된 데이터 신호를 상기 호스트 컨트롤러에 출력하는 2 이상의 제2 드라이버 회로와, 한 쌍의 상기 제1 드라이버 회로 및 상기 제2 드라이버 회로로 이루어지는 양방향 회로에 각각 대응하여 설치되고, 제1 드라이버 회로에의 데이터 신호의 입력 및 제2 드라이버 회로로부터의 데이터 신호의 출력에 공통적으로 사용되는 2 이상의 입출력 단자로 이루어지는 메모리 카드용 입출력 장치의 제어 방법으로서,

상기 각 입출력 단자에서의 데이터 신호의 전송 방향을 지정하는 전송 방향 정보를 상기 호스트 컨트롤러로부터 입력되는 전송 방향 정보 갱신 데이터에 기초하여 레지스터에 기입하는 전송 방향 정보 기입 스텝과,

상기 각 입출력 단자를 통해 전송되는 데이터 신호의 전송 방향을 제어하고, 상기 전송 방향 정보에 기초하여 전송 방향의 절환 대상으로 하는 입출력 단자를 결정함과 함께, 상기 호스트 컨트롤러로부터 입력되는 디렉션 신호에 기초하여 데이터 신호의 전송 방향을 절환하는 전송 방향 절환 스텝으로 이루어지는 것을 특징으로 하는 메모리 카드용 입출력 장치의 제어 방법.