JP5060803B2 - 直列インタフェース回路 - Google Patents
直列インタフェース回路 Download PDFInfo
- Publication number
- JP5060803B2 JP5060803B2 JP2007058093A JP2007058093A JP5060803B2 JP 5060803 B2 JP5060803 B2 JP 5060803B2 JP 2007058093 A JP2007058093 A JP 2007058093A JP 2007058093 A JP2007058093 A JP 2007058093A JP 5060803 B2 JP5060803 B2 JP 5060803B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- output
- address
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Description
そして、前記シフトレジスタは、並列に与えられる前記データ信号をそれぞれ保持する複数のフリップフロップと、前記各フリップフロップの入力側に設けられ、前記ロード信号に基づき、前記データ信号をシフトさせるか、または、前記データ信号を取り込むかの切り替えを行う複数の第1のセレクタと、前記各第1のセレクタの入力側に設けられ、前記選択信号によって前記データ信号のシフト方向を切り換える複数の第2のセレクタと、前記複数のフリップフロップのうち、前記データ信号を最下位ビットから順番に出力する第1の前記フリップフロップの出力側と前記データ信号を最上位ビットから順番に出力する第2の前記フリップフロップの出力側とに設けられ、前記選択信号によって前記第1または第2のフリップフロッの出力信号を選択する第3のセレクタとを有することを特徴としている。
この直列インタフェース回路は、システムバス2に接続され、CPU1から出力されるデータDTを直列データSOに変換して出力するもので、このCPU1から与えられるアドレス信号ADを解読するアドレスデコーダ(DEC)11を有している。
信号DTの“1010”が出力されると、アドレスデコーダ11から出力される信号AD
Xは“1”となる。このとき、信号ADYは“0”である。更に、書き込み制御信号WT
が“1”になると、AND13の出力信号は“1”となり、送信バッファ14に並列デー
タ信号DTが保持される。また、FF15には信号ADYが保持され、このFF15から
出力される選択信号SLとなる。
(1) 送信するデータ信号DTを送信バッファ14に書き込むときに、書き込み先のアドレスを“X”または“Y”で指定するだけで、その後、シフトレジスタ20から出力される直列データの方向を制御することができる。特に、アドレス“X”やアドレス“Y”がアドレス領域“X”やアドレス領域“Y”として指定したい場合には、この領域を指示するアドレスデータの上位ビットに基づいて、信号ADXあるいは信号ADYを“1”とするようにすることで対応可能である。
(2) システムバス2の配線は、一般的なインタフェース回路と同様であるので、ファンアウトは増加しない。このため、システムバス2のスピードの劣化がない。
(3) シフト方向を設定するためのレジスタに対する制御情報の書き込みや、並列データの送信順序を反転させるためにデータを並べ替えるプログラムが不要であるので、既存のアプリケーション・ソフトウエアを最小限の変更で流用することができる。
(a) シフトレジスタ20の構成は、図2に例示したものに限定されない。例えば、モトローラ社のCMOSロジックIC“MC40104”(4ビット双方向汎用シフトレジスタ)等を用いても良い。
(b) ロード制御部16で生成するロード信号LDのタイミングを適切に設定すれば、送信バッファ14を介さずに、データバス2dから並列に出力されるデータ信号DTを直接、シフトレジスタ20にロードすることができる。
12 OR
13 AND
14 送信バッファ
15 FF
16 ロード制御部
17 シフト制御部
20 シフトレジスタ
Claims (1)
- アドレス信号で第1アドレスが指定されたときに第1信号を出力し、第2アドレスが指定されたときには第2信号を出力するアドレスデコーダと、
前記第1信号または前記第2信号と共に書き込み制御信号が与えられたときに、並列に与えられるデータ信号を、前記データ信号の並び順を入れ替えずに元の配列に従って保持する第1バッファと、
前記第1信号または前記第2信号と共に前記書き込み制御信号が与えられたときに、前記第2信号を保持して選択信号として出力する第2バッファと、
前記第1信号または前記第2信号と共に前記書き込み制御信号が与えられたときに、ロード信号を出力するロード制御部と、
前記第1バッファに保持された前記データ信号を前記ロード信号に基づき、前記データ信号の並び順を入れ替えずに元の配列に従って取り込んで最下位ビットまたは最上位ビットから順番に直列データとして出力するシフトレジスタとを備え、
前記シフトレジスタは、
並列に与えられる前記データ信号をそれぞれ保持する複数のフリップフロップと、
前記各フリップフロップの入力側に設けられ、前記ロード信号に基づき、前記データ信号をシフトさせるか、または、前記データ信号を取り込むかの切り替えを行う複数の第1のセレクタと、
前記各第1のセレクタの入力側に設けられ、前記選択信号によって前記データ信号のシフト方向を切り換える複数の第2のセレクタと、
前記複数のフリップフロップのうち、前記データ信号を最下位ビットから順番に出力する第1の前記フリップフロップの出力側と前記データ信号を最上位ビットから順番に出力する第2の前記フリップフロップの出力側とに設けられ、前記選択信号によって前記第1または第2のフリップフロップの出力信号を選択する第3のセレクタと、
を有することを特徴とする直列インタフェース回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007058093A JP5060803B2 (ja) | 2007-03-08 | 2007-03-08 | 直列インタフェース回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007058093A JP5060803B2 (ja) | 2007-03-08 | 2007-03-08 | 直列インタフェース回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008217733A JP2008217733A (ja) | 2008-09-18 |
JP5060803B2 true JP5060803B2 (ja) | 2012-10-31 |
Family
ID=39837658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007058093A Active JP5060803B2 (ja) | 2007-03-08 | 2007-03-08 | 直列インタフェース回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5060803B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9658643B2 (en) | 2014-10-24 | 2017-05-23 | Samsung Electronics Co., Ltd. | Data interface and data transmission method |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5541571A (en) * | 1978-09-19 | 1980-03-24 | Nec Corp | Serial input/output device |
JPH0782423B2 (ja) * | 1987-09-16 | 1995-09-06 | 三洋電機株式会社 | データ入出力回路 |
JPH01128152A (ja) * | 1987-11-12 | 1989-05-19 | Mitsubishi Electric Corp | シリアルi/o回路 |
JPH0485064A (ja) * | 1990-07-30 | 1992-03-18 | Ricoh Co Ltd | 両面プリンタ |
JP3150005B2 (ja) * | 1992-03-13 | 2001-03-26 | 日本電気株式会社 | シリアルインタフェース回路 |
JPH07245566A (ja) * | 1994-03-04 | 1995-09-19 | Tokyo Electron Ltd | デジタル信号の転送方式変換装置 |
JP2004362035A (ja) * | 2003-06-02 | 2004-12-24 | Sony Corp | データ入出力装置とデータ処理装置 |
-
2007
- 2007-03-08 JP JP2007058093A patent/JP5060803B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008217733A (ja) | 2008-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100595720C (zh) | 用于基于集线器的存储系统中直接存储器访问的设备和方法 | |
US5416909A (en) | Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor | |
US5619722A (en) | Addressable communication port expander | |
US20110149116A1 (en) | Imaging device and method for sharing memory among chips | |
WO2002077835A1 (fr) | Dispositif a semi-conducteurs de commande de communication et systeme d'interface | |
US20050144338A1 (en) | Data transfer apparatus | |
US11343065B2 (en) | Serial bidirectional communication circuit and method thereof | |
JP5060803B2 (ja) | 直列インタフェース回路 | |
JP2001127827A (ja) | データ転送方式 | |
US20060288131A1 (en) | Memory device capable of communicating with host at different speeds, and data communication system using the memory device | |
US11169947B2 (en) | Data transmission system capable of transmitting a great amount of data | |
JP2589821B2 (ja) | 情報処理システムの中央処理ユニット | |
JP2002044162A (ja) | データ送信装置、データ転送システムおよび方法 | |
EP0382342B1 (en) | Computer system DMA transfer | |
JP2008040575A (ja) | シリアルデータ転送装置及びシリアルデータ転送方法 | |
KR100361511B1 (ko) | 다기능 직렬 통신 인터페이스 장치 | |
JP3119618B2 (ja) | データ処理装置 | |
CN114968892B (zh) | 一种调度硬件电路及调度方法 | |
KR20050064568A (ko) | 온-칩 직렬 주변장치 버스 시스템 및 그 운용방법 | |
US20060101173A1 (en) | Pin sharing system | |
JPH06202775A (ja) | バスインタフェース回路 | |
JPH0554667A (ja) | 直列データ・並列データ相互変換機能付きメモリ素子 | |
US7714871B2 (en) | System and method for controlling display of mobile terminal | |
JP7265953B2 (ja) | 通信制御システムおよび情報処理装置 | |
JP4931727B2 (ja) | データ通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080811 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090107 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120806 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5060803 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |