JP2008217733A - 直列インタフェース回路 - Google Patents
直列インタフェース回路 Download PDFInfo
- Publication number
- JP2008217733A JP2008217733A JP2007058093A JP2007058093A JP2008217733A JP 2008217733 A JP2008217733 A JP 2008217733A JP 2007058093 A JP2007058093 A JP 2007058093A JP 2007058093 A JP2007058093 A JP 2007058093A JP 2008217733 A JP2008217733 A JP 2008217733A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- address
- output
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
【解決手段】アドレス信号ADでアドレス“X”を指定してデータ信号DTを出力すると、書き込み制御信号WTのタイミングで送信バッファ14にデータ信号DTが保持されると共に、FF15には“0”の信号ADYが保持され、選択信号SLは“0”となる。これにより、シフトレジスタ20からはデータ信号DTのLSBから順番に直列データSOが出力される。アドレス信号ADでアドレス“Y”を指定すると、FF15には“1”の信号ADYが保持され、選択信号SLは“1”となる。これにより、シフトレジスタ20からはデータ信号DTのMSBから順番に直列データSOが出力される。
【選択図】図1
Description
この直列インタフェース回路は、システムバス2に接続され、CPU1から出力されるデータDTを直列データSOに変換して出力するもので、このCPU1から与えられるアドレス信号ADを解読するアドレスデコーダ(DEC)11を有している。
(1) 送信するデータ信号DTを送信バッファ14に書き込むときに、書き込み先のアドレスを“X”または“Y”で指定するだけで、その後、シフトレジスタ20から出力される直列データの方向を制御することができる。特に、アドレス“X”やアドレス“Y”がアドレス領域“X”やアドレス領域“Y”として指定したい場合には、この領域を指示するアドレスデータの上位ビットに基づいて、信号ADXあるいは信号ADYを“1”とするようにすることで対応可能である。
(2) システムバス2の配線は、一般的なインタフェース回路と同様であるので、ファンアウトは増加しない。このため、システムバス2のスピードの劣化がない。
(3) シフト方向を設定するためのレジスタに対する制御情報の書き込みや、並列データの送信順序を反転させるためにデータを並べ替えるプログラムが不要であるので、既存のアプリケーション・ソフトウエアを最小限の変更で流用することができる。
(a) シフトレジスタ20の構成は、図2に例示したものに限定されない。例えば、モトローラ社のCMOSロジックIC“MC40104”(4ビット双方向汎用シフトレジスタ)等を用いても良い。
(b) ロード制御部16で生成するロード信号LDのタイミングを適切に設定すれば、送信バッファ14を介さずに、データバス2dから並列に出力されるデータ信号DTを直接、シフトレジスタ20にロードすることができる。
12 OR
13 AND
14 送信バッファ
15 FF
16 ロード制御部
17 シフト制御部
20 シフトレジスタ
Claims (2)
- アドレス信号で第1アドレスが指定されたときに第1信号を出力し、第2アドレスが指定されたときには第2信号を出力するアドレスデコーダと、
前記第1信号または第2信号と共に書き込み制御信号が与えられたときに、並列に与えられるデータ信号を保持する第1バッファと、
前記第1信号または第2信号と共に書き込み制御信号が与えられたときに、該第2信号を保持して選択信号として出力する第2バッファと、
前記第1バッファに保持されたデータ信号を並列に取り込み、前記選択信号が第1論理値のときには、シフトクロック信号に従って該データ信号を最下位ビットから順番に直列データとして出力し、該選択信号が第2論理値のときには、該シフトクロック信号に従って該データ信号を最上位ビットから順番に直列データとして出力するシフトレジスタとを、
備えたことを特徴とする直列インタフェース回路。 - アドレス信号で第1アドレスが指定されたときに第1信号を出力し、第2アドレスが指定されたときには第2信号を出力するアドレスデコーダと、
前記第1信号または第2信号と共に書き込み制御信号が与えられたときに、該第2信号を保持して選択信号として出力するバッファと、
前記第1信号または第2信号と共に書き込み制御信号が与えられたときに、ロード信号を出力するロード制御部と、
並列に与えられるデータ信号を前記ロード信号に従って取り込み、前記選択信号が第1論理値のときには、シフトクロック信号に従って該データ信号を最下位ビットから順番に直列データとして出力し、該選択信号が第2論理値のときには、該シフトクロック信号に従って該データ信号を最上位ビットから順番に直列データとして出力するシフトレジスタとを、
備えたことを特徴とする直列インタフェース回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007058093A JP5060803B2 (ja) | 2007-03-08 | 2007-03-08 | 直列インタフェース回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007058093A JP5060803B2 (ja) | 2007-03-08 | 2007-03-08 | 直列インタフェース回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008217733A true JP2008217733A (ja) | 2008-09-18 |
JP5060803B2 JP5060803B2 (ja) | 2012-10-31 |
Family
ID=39837658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007058093A Active JP5060803B2 (ja) | 2007-03-08 | 2007-03-08 | 直列インタフェース回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5060803B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9658643B2 (en) | 2014-10-24 | 2017-05-23 | Samsung Electronics Co., Ltd. | Data interface and data transmission method |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5541571A (en) * | 1978-09-19 | 1980-03-24 | Nec Corp | Serial input/output device |
JPS6474615A (en) * | 1987-09-16 | 1989-03-20 | Sanyo Electric Co | Data input/output circuit |
JPH01128152A (ja) * | 1987-11-12 | 1989-05-19 | Mitsubishi Electric Corp | シリアルi/o回路 |
JPH0485064A (ja) * | 1990-07-30 | 1992-03-18 | Ricoh Co Ltd | 両面プリンタ |
JPH0628313A (ja) * | 1992-03-13 | 1994-02-04 | Nec Corp | シリアルインタフェース回路 |
JPH07245566A (ja) * | 1994-03-04 | 1995-09-19 | Tokyo Electron Ltd | デジタル信号の転送方式変換装置 |
JP2004362035A (ja) * | 2003-06-02 | 2004-12-24 | Sony Corp | データ入出力装置とデータ処理装置 |
-
2007
- 2007-03-08 JP JP2007058093A patent/JP5060803B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5541571A (en) * | 1978-09-19 | 1980-03-24 | Nec Corp | Serial input/output device |
JPS6474615A (en) * | 1987-09-16 | 1989-03-20 | Sanyo Electric Co | Data input/output circuit |
JPH01128152A (ja) * | 1987-11-12 | 1989-05-19 | Mitsubishi Electric Corp | シリアルi/o回路 |
JPH0485064A (ja) * | 1990-07-30 | 1992-03-18 | Ricoh Co Ltd | 両面プリンタ |
JPH0628313A (ja) * | 1992-03-13 | 1994-02-04 | Nec Corp | シリアルインタフェース回路 |
JPH07245566A (ja) * | 1994-03-04 | 1995-09-19 | Tokyo Electron Ltd | デジタル信号の転送方式変換装置 |
JP2004362035A (ja) * | 2003-06-02 | 2004-12-24 | Sony Corp | データ入出力装置とデータ処理装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9658643B2 (en) | 2014-10-24 | 2017-05-23 | Samsung Electronics Co., Ltd. | Data interface and data transmission method |
Also Published As
Publication number | Publication date |
---|---|
JP5060803B2 (ja) | 2012-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101329850B1 (ko) | 반도체 장치 및 데이터 처리 시스템 | |
CN100568187C (zh) | 一种用于对调试消息进行掩码的方法和装置 | |
US5416909A (en) | Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor | |
US20070136502A1 (en) | SPI device | |
WO2002077835A1 (fr) | Dispositif a semi-conducteurs de commande de communication et systeme d'interface | |
JP2002328879A (ja) | Pci延伸機能インタフェース及びそれを使用したpci装置 | |
US20190197007A1 (en) | Dual i2c and spi slave for fpga and asic implementation | |
US20050144338A1 (en) | Data transfer apparatus | |
US6301182B1 (en) | Semiconductor memory device | |
JPH0342732A (ja) | 半導体集積回路 | |
JP5060803B2 (ja) | 直列インタフェース回路 | |
JP2008041022A (ja) | I/o装置、通信装置、サーボモータ制御装置、制御システムおよびロボットシステム | |
US8321609B2 (en) | Power-saving control circuit and method | |
US11169947B2 (en) | Data transmission system capable of transmitting a great amount of data | |
JP2006238350A (ja) | データ処理モジュール及びその受信メッセージの格納位置決定方法 | |
KR20070060854A (ko) | 멀티 채널 직접 메모리 접근 제어기 | |
KR960008323B1 (ko) | 병렬 데이타 포트 선택 장치 | |
JP2002044162A (ja) | データ送信装置、データ転送システムおよび方法 | |
JP2008040575A (ja) | シリアルデータ転送装置及びシリアルデータ転送方法 | |
US20070005834A1 (en) | Memory chips with buffer circuitry | |
EP0382342B1 (en) | Computer system DMA transfer | |
JP2008046983A (ja) | 半導体装置 | |
US8446789B2 (en) | Global line sharing circuit of semiconductor memory device | |
KR100361511B1 (ko) | 다기능 직렬 통신 인터페이스 장치 | |
US7714871B2 (en) | System and method for controlling display of mobile terminal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080811 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090107 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120806 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5060803 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |