JP2002328879A - Ｐｃｉ延伸機能インタフェース及びそれを使用したｐｃｉ装置 - Google Patents

Ｐｃｉ延伸機能インタフェース及びそれを使用したｐｃｉ装置

Info

Publication number
JP2002328879A
JP2002328879A JP2002060074A JP2002060074A JP2002328879A JP 2002328879 A JP2002328879 A JP 2002328879A JP 2002060074 A JP2002060074 A JP 2002060074A JP 2002060074 A JP2002060074 A JP 2002060074A JP 2002328879 A JP2002328879 A JP 2002328879A
Authority
JP
Japan
Prior art keywords
pci
function interface
extension function
circuit
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002060074A
Other languages
English (en)
Inventor
Hsin-Min Wang
欣民 王
Huan-Tang Hsieh
煥堂 謝
Chang-Lien Wu
昌▲れん▼ 呉
Jen-Che Tsai
仁哲 蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of JP2002328879A publication Critical patent/JP2002328879A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【課題】 ＰＣＩ延伸機能インタフェース及びそれを使
用したＰＣＩ装置の提供。 【解決手段】 ＰＣＩ延伸機能インタフェースは一つの
マスタ装置と少なくとも一つのスレーブ装置を具えたＰ
ＣＩ装置に応用される。このＰＣＩ延伸機能インタフェ
ースは少なくとも一つのポートと一組の第１回路を具
え、そのうち、一つのスレーブ装置は対応する一つのポ
ートに連接され、ＰＣＩ延伸機能インタフェースがこの
ポートを経由して信号を伝送し対応するスレーブ装置の
操作を制御する。上述の第１回路はこのＰＣＩ装置のコ
ンフィグレーション空間の値を設定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＰＣＩインタフェー
ス及び装置に係り、特に一種のＰＣＩ延伸機能インタフ
ェース及びそれを使用したＰＣＩ装置に関する。
【０００２】
【従来の技術】現在使用されているＰＣＩ装置に設けら
れた集積回路（ＩＣ）はいずれもこのＩＣ中の一つのコ
ンフィグレーション空間（ｃｏｎｆｉｇｕｒａｔｉｏｎ
ｓｐａｃｅ）を経由することによりこのＩＣの支援で
きる機能（ｆｕｎｃｔｉｏｎ）或いはその関係の情報を
提供する。しかし、このコンフィグレーション空間内に
含まれる情報、特にその支援する機能に関する部分は、
通常更新不能である。このため、多数の異なる機能を支
援するＩＣが同一のＰＣＩ装置に取り付けられる時に
は、必ず二つのＩＣの間にＰＣＩブリッジ（ｂｒｉｄｇ
ｅ）を構築しなければならない。このようにして、ＰＣ
Ｉホスト（或いは仲裁器：ａｒｂｉｔｒａｔｏｒ）があ
る一つの機能を必要とする時、まず信号をＰＣＩ装置中
の第１個のＩＣに伝送し、もし必要な機能がこのＩＣの
提供するものでなければ、信号をこのＰＣＩ装置上のＰ
ＣＩブリッジに沿って次のＩＣに伝送する。
【０００３】しかし、このような設計は、一つのＰＣＩ
装置が多種類の機能を提供できるようにするが、全体構
造上、却ってその欠点を有することとなった。まず、Ｉ
Ｃのコンフィグレーション空間内容を変動させられず、
このため二つのＩＣの間をＰＣＩブリッジで仲介せねば
ならない。さに、二つのＩＣの間にＰＣＩブリッジの存
在があるために、多機能のＰＣＩ装置の必要とする回路
設計及び製造コストが増加した。
【０００４】
【発明が解決しようとする課題】このことから、本発明
は一種のＰＣＩ装置の延伸機能インタフェース及びこの
延伸機能インタフェースを使用したＰＣＩ装置を提供す
る。本発明の提供するＰＣＩ装置の延伸機能インタフェ
ースはＩＣコンフィグレーション空間内の内容を変更で
きる。この延伸機能インタフェースを使用したＰＣＩ装
置は、ＩＣコンフィグレーション空間内の内容を改変で
きることにより多機能のＰＣＩ装置を提供する上での設
計上の複雑度を低くし、各ＩＣの間のＰＣＩブリッジ構
造を省略し、これにより回路設計と装置製造のコストを
減らすことができる。
【０００５】
【課題を解決するための手段】請求項１の発明は、一つ
のマスタ装置と少なくとも一つのスレーブ装置を具えた
ＰＣＩ装置に適用されるＰＣＩ延伸機能インタフェース
において、該ＰＣＩ延伸機能インタフェースは、該ＰＣ
Ｉ装置のコンフィグレーション空間の値を設定するのに
用いられる第１回路を具えていることを特徴とする、Ｐ
ＣＩ延伸機能インタフェースとしている。請求項２の発
明は、請求項１に記載のＰＣＩ延伸機能インタフェース
において、更に少なくとも一つのポートを具え、スレー
ブ装置が対応する一つの該ポートに連接され、該ＰＣＩ
延伸機能インタフェースが該ポートを経由して信号を伝
送して対応する該スレーブ装置の操作を制御することを
特徴とする、ＰＣＩ延伸機能インタフェースとしてい
る。請求項３の発明は、請求項２に記載のＰＣＩ延伸機
能インタフェースにおいて、前記ポートが伝送する信号
がＲＥＱ信号、ＧＮＴ信号とＩＤＳＥＬ信号を含み、前
記第１回路の設定するコンフィグレーション空間の値
が、マルチ機能ビットを含むことを特徴とする、ＰＣＩ
延伸機能インタフェースとしている。請求項４の発明
は、ＰＣＩ延伸機能インタフェースを使用したＰＣＩ装
置において、延伸機能インタフェースとＰＣＩインタフ
ェースロジック回路を具えた、マスタ装置と、少なくと
も一つのスレーブ装置と、を具え、そのうち、該延伸機
能インタフェースが各スレーブ装置に対応するポートを
具え、該延伸機能インタフェースが即ち該ポートを透過
して対応するスレーブ装置を制御することを特徴とす
る、ＰＣＩ延伸機能インタフェースを使用したＰＣＩ装
置としている。請求項５の発明は、請求項４に記載のＰ
ＣＩ延伸機能インタフェースを使用したＰＣＩ装置にお
いて、前記延伸機能インタフェースが更に第１回路を具
え、これを以て該ＰＣＩ装置のコンフィグレーション空
間の値を設定し、並びに該第１回路が一つの記憶装置内
に保存された値に基づき該ＰＣＩ装置のコンフィグレー
ション空間の値を設定することを特徴とする、ＰＣＩ延
伸機能インタフェースを使用したＰＣＩ装置としてい
る。請求項６の発明は、請求項４に記載のＰＣＩ延伸機
能インタフェースを使用したＰＣＩ装置において、前記
延伸機能インタフェースが更に第１回路を具え、これを
以て該ＰＣＩ装置のコンフィグレーション空間の値を設
定し、並びに該第１回路が一つの第２回路が入力する値
に基づき該ＰＣＩ装置のコンフィグレーション空間の値
を設定することを特徴とする、ＰＣＩ延伸機能インタフ
ェースを使用したＰＣＩ装置としている。請求項７の発
明は、ＰＣＩ延伸機能インタフェースを使用したＰＣＩ
装置において、一つのスレーブ装置に対して対応する一
つのポートを具え、該ポートを透過して対応する該スレ
ーブ装置を制御する、延伸機能インタフェースと、該Ｐ
ＣＩ装置を単一機能装置とマルチ機能装置のいずれか一
方に定義する一つの定義ビットを設定し、並びに該ＰＣ
Ｉ装置の一つの機能に対応する一つの機能ナンバーを設
定するのに用いられる、コンフィグレーション装置と、
を具え、該定義ビットと該機能ナンバーのうち、少なく
とも一方の内容を変更可能であることを特徴とする、Ｐ
ＣＩ延伸機能インタフェースを使用したＰＣＩ装置とし
ている。請求項８の発明は、請求項７に記載のＰＣＩ延
伸機能インタフェースを使用したＰＣＩ装置において、
更に、定義ビットを保存するためのビットレジスタと、
機能ナンバーを保存するための機能設定レジスタとを具
えたことを特徴とする、ＰＣＩ延伸機能インタフェース
を使用したＰＣＩ装置としている。
【０００６】
【発明の実施の形態】本発明は一種のＰＣＩ延伸インタ
フェースを提供し、このＰＣＩ延伸インタフェースは一
つのマスタ装置と少なくとも一つのスレーブ装置を具え
たＰＣＩ装置に適用される。このＰＣＩ延伸機能インタ
フェースは少なくとも一つのポート及び一組の第１回路
を具え、ＰＣＩ延伸機能インタフェースがこのポートを
経由して信号を伝送して対応するスレーブ装置の操作を
制御する。上述の第１回路はこのＰＣＩ装置のコンフィ
グレーション空間の値を設定するのに用いられ、マスタ
装置に延伸機能インタフェースを経由してスレーブ装置
と正確で適当な相互動作を形成させる。
【０００７】延伸機能インタフェースは以下の特徴を有
する。第１に、第１回路或いは各スレーブ装置に対応す
るポートを経由し、正確且つ適当にマスタ装置のコンフ
ィグレーション空間の内容を調整する。第２に、もし必
要であれば、仲裁の機能を有し、マスタ装置とスレーブ
装置のいずれかがバスマスタ（ｂｕｓ ｍａｓｔｅｒ）
となる時の正確で適当な動作を獲得させる。
【０００８】本発明はさらにＰＣＩ延伸機能インタフェ
ースを使用したＰＣＩ装置を提供し、このＰＣＩ装置は
一つのマスタ装置と少なくとも一つのスレーブ装置とを
具えている。そのうち、マスタ装置は一つの延伸機能イ
ンタフェースと一つのＰＣＩインタフェースロジック回
路とを具え、スレーブ装置は一つのＰＣＩインタフェー
スロジック回路を具えている。延伸機能インタフェース
は各一つのスレーブ装置に対応する一つのポートを具
え、延伸機能インタフェースはこのポートを透過して対
応するスレーブ装置を制御する。
【０００９】このほか、本発明はさらにＰＣＩ延伸機能
インタフェースを使用してＰＣＩ装置を提供し、このＰ
ＣＩ装置は一つの延伸機能インタフェースと、コンフィ
グレーション装置を具えている。この延伸機能インタフ
ェースは一つのスレーブ装置に対して対応する一つのポ
ートを具え、且つこの延伸機能インタフェースはこのポ
ートを透過して対応するスレーブ装置を制御する。コン
フィグレーション装置はこのＰＣＩ装置を単一機能装置
或いはマルチ機能装置に定義する一つの定義ビットを設
定するのに用いられる。
【００１０】以上を総合すると、本発明はＩＣの内容を
設定することにより、ＰＣＩ装置を設計上、更なる弾性
を有するものとなす。且つ機能ナンバーにより使用が必
要とされる機能を判定し、こうして周知の技術における
ＰＣＩブリッジによる仲介による信号伝送を不要とし、
これによりシステムの複雑度と製造コストを減らすこと
ができる。
【００１１】
【実施例】図１は周知のＰＣＩ装置のＩＣ中のコンフィ
グレーション空間レジスタのデータ形態を示す。そのう
ち、アドレス０Ｃｈ、０Ｄｈ、０Ｅｈと０Ｆｈの四つの
バイトが保存するデータはそれぞれキャッチラインサイ
ズ、遅延タイマ、ヘッダタイプとビルトインセルフテス
ト（ＢＩＳＴ）の変数である。そのうち、バイト０Ｅｈ
の含むヘッダ形式は、予め定義されたヘッダ（ｐｒｅｄ
ｅｆｉｎｅｄ ｈｅａｄｅｒ、コンフィグレーション空
間内の１０ｈより開始する部分）の中の変数配列方式を
用いる。そのうち、ヘッダ形式内の最高ビット（ｂｉｔ
７、以下定義ビットと称する）はこのＰＣＩ装置が単
一機能装置であるかマルチ機能装置であるかを判定する
のに用いられる。例えば、この最高ビットが０の時に
は、このＰＣＩ装置は単一機能装置とされる。この最高
ビットが１の時には、このＰＣＩ装置は多重機能装置と
される。
【００１２】続いて図２を参照されたい。図２は本発明
による好ましい実施例の回路ブロック図である。ＰＣＩ
装置２０は、一つのマスタ装置２２、及び複数のスレー
ブ装置２０４−２０６を含む。図２に示されるように、
マスタ装置２２は一つのＰＣＩインタフェース２２２を
具え、マスタ装置２２とＰＣＩバス２４の間の信号コミ
ュニケーションに便利である。スレーブ装置２０４−２
０６はＰＣＩバス２４との間で信号コミュニケーション
を行うならば、さらにＰＣＩインタフェースを有するも
のとされる。本実施例中では説明しやすいように、この
スレーブ装置２０４−２０６中のＰＣＩインタフェース
を省略している。しかし、これは本発明の制限条件では
ない。このほか、マスタ装置２２中にはさらに一つのＰ
ＣＩ延伸機能インタフェース２２０がある。ＰＣＩ延伸
機能インタフェース２２０は、スレーブ装置２０４−２
０６にそれぞれ対応するポートＰｏｒｔ １−Ｐｏｒｔ
ｎを提供している。そのうち、ＰＣＩ延伸機能インタフ
ェース２２０はポートＰｏｒｔ １を透過し、信号伝送
線２６０を経由して各種の制御信号を伝送しスレーブ装
置２０４を制御する。同様に、ＰＣＩ延伸機能インタフ
ェース２２０はポートＰｏｒｔ ｎを透過し、信号伝送
線２６２を経由して各種の信号を伝送してスレーブ装置
２０６を制御する。当然、任意の一つのスレーブ装置は
ある特定の機能ナンバーに対して反応を発生するよう設
定することができ、これにより対応するポートを省略す
ることができる。スレーブ装置２０４と２０６を制御す
る制御信号は大抵、ＲＥＱ信号（Ｒｅｑｕｅｓｔ：要求
信号）、ＧＮＴ信号（Ｇｒａｎｔ：許可信号）、ＩＤＳ
ＥＬ信号（Ｉｎｉｔｉａｌｉｚａｔｉｏｎ Ｄｅｖｉｃ
ｅ Ｓｅｌｅｃｔ：開始装置選択信号）、及びその他の
信号を含む。
【００１３】スレーブ装置２０４或いは２０６がバスマ
スタとして用いられる時、対応する信号伝送線２６０或
いは２６２は少なくともＲＥＱ信号、ＧＮＴ信号とＩＤ
ＳＥＬ信号を有して制御に供する。スレーブ装置２０４
或いは２０６がバスマスタとして使用されない時、その
対応する信号伝送線２６０或いは２６２は設計の弾性を
更に有する。例えば、スレーブ装置２０４がバスマスタ
として使用されうる時、信号伝送線２６０は必ずＲＥＱ
信号、ＧＮＴ信号とＩＤＳＥＬ信号を伝送できなければ
ならず、これによりＰＣＩ延伸機能インタフェース２２
０がポートＰｏｒｔ １を透過しそれに対する制御を行
う。もしスレーブ装置２０６がバスマスタとして使用さ
れない時には、信号伝送線２６２は数種類の設計方法を
有する。このような設計方法の一種類はＲＥＱ信号、Ｇ
ＮＴ信号を伝送する必要がなく、即ち、信号伝送線２６
２は上述の三種類の信号中、僅かにＩＤＳＥＬ信号を伝
送するラインを保留しているだけでよい。もう一種の設
計方法は、信号伝送線２６２のうちに、依然として上述
の三種類の信号を伝送するラインが保留されるが、しか
し、そのうちＲＥＱ信号、ＧＮＴ信号を伝送するライン
は一つの固定された電位を保持し変動不能とされる。
【００１４】さらにＰＣＩ装置２０中にさらに一つのコ
ンフィグレーション回路２０２が設けられ、このコンフ
ィグレーション回路２０２はＰＣＩ装置２０の操作変数
を提供する。例えば図１中に示されるコンフィグレーシ
ョン空間中のキャッシュライン寸法、遅延タイマ、ヘッ
ダ形式とビルトインセルフテスト等の変数、或いはこれ
らの操作変数を改変する時に必要な修正値の入力ソース
を提供する。このような一つのコンフィグレーション回
路２０２は各種変数を保存することのできる保存装置で
あり、また、外部入力信号に基づき出力内容を改変する
ハードウエア回路でもある。
【００１５】図３は本発明の好ましい実施例中、コンフ
ィグレーション空間中の変数設定時に使用する電気回路
のブロック図である。延伸機能インタフェース３００の
うち、ビットレジスタ３１０は前述のコンフィグレーシ
ョン空間のヘッダ形式内の定義ビットの値を保存するの
に用いられる。前述したように、この定義ビットが０の
時は、このＰＣＩ装置が単一機能装置であり、この定義
ビットが１の時は、このＰＣＩ装置がマルチ機能装置で
あることを代表する。機能設定レジスタ３２０の保存す
るのは、このＰＣＩ装置の提供する機能に対応する機能
ナンバーである。本実施例中にあって、ＰＣＩホスト
（図示せず）、或いはＰＣＩ仲裁器（ａｒｂｉｔｒａｔ
ｏｒ）（図示せず）は、先にビットレジスタ３１０中に
保存された値を読み取り、並びにそれによりこのＰＣＩ
装置が単一機能装置がマルチ機能装置であるかを判定す
る。このＰＣＩ装置２０がマルチ機能装置である時、Ｐ
ＣＩホストはＰＣＩのコンフィグレーションサイクル中
にあって、アドレスデータ中の一つの或いは複数ビット
を以て使用が必要な機能を指定する。
【００１６】例えば、このＰＣＩ装置がマルチ機能を支
援するなら、即ちビットレジスタ３１０中に保存された
値は１に該当する。ＰＣＩ装置中に一つ或いは複数の、
それぞれ一つの機能を支援する装置（例えば図２中のス
レーブ装置２０４と２０６）が存在する時、機能設定レ
ジスタ３２０はそれぞれ一つの装置が保存する一つの対
応する機能ナンバーに対応する。コンフィグレーション
サイクル内にある時、ＰＣＩホストはアドレスデータの
うち、例えばＡＤ〔１０：８〕のように、実行を必要と
する機能を指定し、アドレスデータが指定する機能ナン
バーはデコードされ、並びに機能設定レジスタ３２０中
に保存された機能ナンバーと対比される。対比して同じ
機能ナンバーである時、使用を必要とする機能が対応す
る装置より提供される。
【００１７】このほか、本実施例中にあって、コンフィ
グレーション装置はビット設定ロジック回路３１５と機
能設定ロジック回路３２５を含む。そのうち、ビット設
定ロジック回路３１５は、それぞれ電圧ＶＤＤとＧＮＤ
に連接された二つの抵抗を具え、機能設定ロジック回路
３２５は複数の抵抗対を具え、各一つの抵抗対は電圧Ｖ
ＤＤとＧＮＤの間に直列に連接された二つの抵抗を含
む。注意すべきは、このような回路設計は固定されて不
変というわけではない、ということである。この技術に
詳しい者であれば、同じ機能を有するように行うハード
ウエア構造上で設計変更可能である。本実施例中にあっ
ては、ビットレジスタ３１０中に保存された値は、ビッ
ト制御ロジック回路３１３によりビット設定ロジック回
路３１５の提供する電圧に基づき設定される。機能設定
レジスタ３２０に保存された機能ナンバーは、機能ナン
バー設定ロジック回路３２３により、機能設定ロジック
回路３２５の提供する電圧信号に基づき決定される。
【００１８】当然、図３中に示される回路構造は本発明
が使用する唯一の電気回路ではない。前述したように、
設定装置は一種の保存装置、例えばＥＥＰＲＯＭとされ
うる。このような保存装置中に保存されたデータを読み
取ることにより、直接必要な操作変数を提供するか或い
は操作変数に対して改修の動作を行えるように、この技
術に習熟した者は実際の状況に応じて実際の回路設計を
変更できる。
【００１９】
【発明の効果】総合すると、本発明の優れた所は以下の
とおりである。本発明はＰＣＩ装置中に延伸機能インタ
フェースを加入させ、これにより、ＰＣＩ装置を、簡単
に、同時に多種類の機能を有するものとなすことがで
き、これによりＰＣＩ装置の設計上の弾性を増進し、並
びに多くの製造コストを節約できるようにする。なお、
以上の実施例は本発明の実施範囲を限定するものではな
く、本発明に基づき本発明の属する技術の分野における
通常の知識を有する者が容易になしうる細部の修飾或い
は改変は、いずれも本発明の請求範囲に属するものとす
る。
【図面の簡単な説明】
【図１】周知のＰＣＩ装置のＩＣ中のコンフィグレーシ
ョン空間レジスタのデータ形態表示図である。
【図２】本発明による好ましい実施例の回路ブロック図
である。
【図３】本発明によるもう一つの好ましい実施例におけ
るコンフィグレーション空間設定時に使用される回路の
回路ブロック図である。
【符号の説明】
２０ ＰＣＩ装置 ２２ マスタ装置 ２４ ＰＣＩバス ２０４−２０６ スレー
ブ装置 ２２０、３００ ＰＣＩ延伸機能インタフェース ２６０、２６２ 信号伝送線 ３１０ ビットレジスト ３１３ ビット制御ロ
ジック回路 ３１５ ビット設定ロジック回路 ３２０ 機能設定レジスタ ３２３ 機能ナンバ
ー設定ロジック回路 ３２５ 機能設定ロジック回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 謝 煥堂 台湾新竹科學園區工業東九路２號 (72)発明者 呉 昌▲れん▼ 台湾新竹科學園區工業東九路２號 (72)発明者 蔡 仁哲 台湾新竹科學園區工業東九路２號 Ｆターム(参考） 5B014 FB03 FB04 GA02 GA07 GA22 GA38 GD05 GD22 GD32 GE04

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 一つのマスタ装置と少なくとも一つのス
    レーブ装置を具えたＰＣＩ装置に適用されるＰＣＩ延伸
    機能インタフェースにおいて、該ＰＣＩ延伸機能インタ
    フェースは、該ＰＣＩ装置のコンフィグレーション空間
    の値を設定するのに用いられる第１回路を具えているこ
    とを特徴とする、ＰＣＩ延伸機能インタフェース。
  2. 【請求項２】 請求項１に記載のＰＣＩ延伸機能インタ
    フェースにおいて、更に少なくとも一つのポートを具
    え、スレーブ装置が対応する一つの該ポートに連接さ
    れ、該ＰＣＩ延伸機能インタフェースが該ポートを経由
    して信号を伝送して対応する該スレーブ装置の操作を制
    御することを特徴とする、ＰＣＩ延伸機能インタフェー
    ス。
  3. 【請求項３】 請求項２に記載のＰＣＩ延伸機能インタ
    フェースにおいて、前記ポートが伝送する信号がＲＥＱ
    信号、ＧＮＴ信号とＩＤＳＥＬ信号を含み、前記第１回
    路の設定するコンフィグレーション空間の値が、マルチ
    機能ビットを含むことを特徴とする、ＰＣＩ延伸機能イ
    ンタフェース。
  4. 【請求項４】 ＰＣＩ延伸機能インタフェースを使用し
    たＰＣＩ装置において、 延伸機能インタフェースとＰＣＩインタフェースロジッ
    ク回路を具えた、マスタ装置と、 少なくとも一つのスレーブ装置と、 を具え、そのうち、該延伸機能インタフェースが各スレ
    ーブ装置に対応するポートを具え、該延伸機能インタフ
    ェースが即ち該ポートを透過して対応するスレーブ装置
    を制御することを特徴とする、ＰＣＩ延伸機能インタフ
    ェースを使用したＰＣＩ装置。
  5. 【請求項５】 請求項４に記載のＰＣＩ延伸機能インタ
    フェースを使用したＰＣＩ装置において、 前記延伸機能インタフェースが更に第１回路を具え、こ
    れを以て該ＰＣＩ装置のコンフィグレーション空間の値
    を設定し、並びに該第１回路が一つの記憶装置内に保存
    された値に基づき該ＰＣＩ装置のコンフィグレーション
    空間の値を設定することを特徴とする、ＰＣＩ延伸機能
    インタフェースを使用したＰＣＩ装置。
  6. 【請求項６】 請求項４に記載のＰＣＩ延伸機能インタ
    フェースを使用したＰＣＩ装置において、 前記延伸機能インタフェースが更に第１回路を具え、こ
    れを以て該ＰＣＩ装置のコンフィグレーション空間の値
    を設定し、並びに該第１回路が一つの第２回路が入力す
    る値に基づき該ＰＣＩ装置のコンフィグレーション空間
    の値を設定することを特徴とする、ＰＣＩ延伸機能イン
    タフェースを使用したＰＣＩ装置。
  7. 【請求項７】 ＰＣＩ延伸機能インタフェースを使用し
    たＰＣＩ装置において、 一つのスレーブ装置に対して対応する一つのポートを具
    え、該ポートを透過して対応する該スレーブ装置を制御
    する、延伸機能インタフェースと、 該ＰＣＩ装置を単一機能装置とマルチ機能装置のいずれ
    か一方に定義する一つの定義ビットを設定し、並びに該
    ＰＣＩ装置の一つの機能に対応する一つの機能ナンバー
    を設定するのに用いられる、コンフィグレーション装置
    と、 を具え、該定義ビットと該機能ナンバーのうち、少なく
    とも一方の内容を変更可能であることを特徴とする、Ｐ
    ＣＩ延伸機能インタフェースを使用したＰＣＩ装置。
  8. 【請求項８】 請求項７に記載のＰＣＩ延伸機能インタ
    フェースを使用したＰＣＩ装置において、 更に、定義ビットを保存するためのビットレジスタと、 機能ナンバーを保存するための機能設定レジスタとを具
    えたことを特徴とする、ＰＣＩ延伸機能インタフェース
    を使用したＰＣＩ装置。
JP2002060074A 2001-03-19 2002-03-06 Ｐｃｉ延伸機能インタフェース及びそれを使用したｐｃｉ装置 Pending JP2002328879A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW090106306 2001-03-19
TW090106306A TW499795B (en) 2001-03-19 2001-03-19 PCI extended function interface and the PCI device using the same

Publications (1)

Publication Number Publication Date
JP2002328879A true JP2002328879A (ja) 2002-11-15

Family

ID=21677678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002060074A Pending JP2002328879A (ja) 2001-03-19 2002-03-06 Ｐｃｉ延伸機能インタフェース及びそれを使用したｐｃｉ装置

Country Status (3)

Country Link
US (1) US6978338B2 (ja)
JP (1) JP2002328879A (ja)
TW (1) TW499795B (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7003591B2 (en) * 2003-08-20 2006-02-21 Hewlett-Packard Development Company, L.P. Configurable mapping of devices to bus functions
US7043590B2 (en) * 2004-05-28 2006-05-09 Realtek Semiconductor Corp. Interface apparatus using single driver, computer system including interface apparatus using single driver, and related method
US7054966B2 (en) * 2004-06-14 2006-05-30 General Electric Company Data processing system
US20050283554A1 (en) * 2004-06-22 2005-12-22 General Electric Company Computer system and method for queuing interrupt messages in a device coupled to a parallel communication bus
US20050283555A1 (en) * 2004-06-22 2005-12-22 General Electric Company Computer system and method for transmitting interrupt messages through a parallel communication bus
TWI258086B (en) * 2004-09-17 2006-07-11 Via Tech Inc Integrated PCI interface card
US8639858B2 (en) 2010-06-23 2014-01-28 International Business Machines Corporation Resizing address spaces concurrent to accessing the address spaces
US8505032B2 (en) 2010-06-23 2013-08-06 International Business Machines Corporation Operating system notification of actions to be taken responsive to adapter events
US8566480B2 (en) 2010-06-23 2013-10-22 International Business Machines Corporation Load instruction for communicating with adapters
US8650335B2 (en) 2010-06-23 2014-02-11 International Business Machines Corporation Measurement facility for adapter functions
US9213661B2 (en) 2010-06-23 2015-12-15 International Business Machines Corporation Enable/disable adapters of a computing environment
US8572635B2 (en) 2010-06-23 2013-10-29 International Business Machines Corporation Converting a message signaled interruption into an I/O adapter event notification
US8478922B2 (en) 2010-06-23 2013-07-02 International Business Machines Corporation Controlling a rate at which adapter interruption requests are processed
US8645767B2 (en) 2010-06-23 2014-02-04 International Business Machines Corporation Scalable I/O adapter function level error detection, isolation, and reporting
US8645606B2 (en) 2010-06-23 2014-02-04 International Business Machines Corporation Upbound input/output expansion request and response processing in a PCIe architecture
US8504754B2 (en) 2010-06-23 2013-08-06 International Business Machines Corporation Identification of types of sources of adapter interruptions
US8468284B2 (en) 2010-06-23 2013-06-18 International Business Machines Corporation Converting a message signaled interruption into an I/O adapter event notification to a guest operating system
US8650337B2 (en) 2010-06-23 2014-02-11 International Business Machines Corporation Runtime determination of translation formats for adapter functions
US8683108B2 (en) 2010-06-23 2014-03-25 International Business Machines Corporation Connected input/output hub management
US9342352B2 (en) 2010-06-23 2016-05-17 International Business Machines Corporation Guest access to address spaces of adapter
US8621112B2 (en) 2010-06-23 2013-12-31 International Business Machines Corporation Discovery by operating system of information relating to adapter functions accessible to the operating system
US8918573B2 (en) 2010-06-23 2014-12-23 International Business Machines Corporation Input/output (I/O) expansion response processing in a peripheral component interconnect express (PCIe) environment
US8549182B2 (en) 2010-06-23 2013-10-01 International Business Machines Corporation Store/store block instructions for communicating with adapters
US8745292B2 (en) 2010-06-23 2014-06-03 International Business Machines Corporation System and method for routing I/O expansion requests and responses in a PCIE architecture
US8510599B2 (en) 2010-06-23 2013-08-13 International Business Machines Corporation Managing processing associated with hardware events
US8615645B2 (en) 2010-06-23 2013-12-24 International Business Machines Corporation Controlling the selectively setting of operational parameters for an adapter
US8635430B2 (en) 2010-06-23 2014-01-21 International Business Machines Corporation Translation of input/output addresses to memory addresses
US8626970B2 (en) 2010-06-23 2014-01-07 International Business Machines Corporation Controlling access by a configuration to an adapter function
US8615622B2 (en) 2010-06-23 2013-12-24 International Business Machines Corporation Non-standard I/O adapters in a standardized I/O architecture
US9195623B2 (en) 2010-06-23 2015-11-24 International Business Machines Corporation Multiple address spaces per adapter with address translation
US8751777B2 (en) 2011-01-28 2014-06-10 Honeywell International Inc. Methods and reconfigurable systems to optimize the performance of a condition based health maintenance system
US8990770B2 (en) 2011-05-25 2015-03-24 Honeywell International Inc. Systems and methods to configure condition based health maintenance systems
US8726084B2 (en) 2011-10-14 2014-05-13 Honeywell International Inc. Methods and systems for distributed diagnostic reasoning
US8832649B2 (en) * 2012-05-22 2014-09-09 Honeywell International Inc. Systems and methods for augmenting the functionality of a monitoring node without recompiling
US8832716B2 (en) 2012-08-10 2014-09-09 Honeywell International Inc. Systems and methods for limiting user customization of task workflow in a condition based health maintenance system
US9037920B2 (en) 2012-09-28 2015-05-19 Honeywell International Inc. Method for performing condition based data acquisition in a hierarchically distributed condition based maintenance system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4768149A (en) * 1985-08-29 1988-08-30 International Business Machines Corporation System for managing a plurality of shared interrupt handlers in a linked-list data structure
US5960213A (en) * 1995-12-18 1999-09-28 3D Labs Inc. Ltd Dynamically reconfigurable multi-function PCI adapter device
US5987590A (en) * 1996-04-02 1999-11-16 Texas Instruments Incorporated PC circuits, systems and methods
US6170048B1 (en) * 1997-03-24 2001-01-02 Texas Instruments Incorporated PC circuits, systems and methods
US6073253A (en) * 1997-12-19 2000-06-06 International Business Machines Corporation Enhanced reset and built-in self-test mechanisms for single function and multifunction input/output devices
US6023736A (en) * 1997-12-19 2000-02-08 International Business Machines Corporation System for dynamically configuring I/O device adapters where a function configuration register contains ready/not ready flags corresponding to each I/O device adapter
US6148361A (en) * 1998-12-17 2000-11-14 International Business Machines Corporation Interrupt architecture for a non-uniform memory access (NUMA) data processing system
US6738846B1 (en) * 1999-02-23 2004-05-18 Sun Microsystems, Inc. Cooperative processing of tasks in a multi-threaded computing system
US6499078B1 (en) * 1999-07-19 2002-12-24 Microsoft Corporation Interrupt handler with prioritized interrupt vector generator
US6606676B1 (en) * 1999-11-08 2003-08-12 International Business Machines Corporation Method and apparatus to distribute interrupts to multiple interrupt handlers in a distributed symmetric multiprocessor system
JP2001256176A (ja) * 2000-03-13 2001-09-21 Mitsubishi Electric Corp ブリッジ装置

Also Published As

Publication number Publication date
US6978338B2 (en) 2005-12-20
TW499795B (en) 2002-08-21
US20020133651A1 (en) 2002-09-19

Similar Documents

Publication Publication Date Title
JP2002328879A (ja) Ｐｃｉ延伸機能インタフェース及びそれを使用したｐｃｉ装置
US6629172B1 (en) Multi-chip addressing for the I2C bus
US10140242B2 (en) General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network
US7249209B2 (en) System and method for dynamically allocating inter integrated circuits addresses to multiple slaves
JP2700144B2 (ja) マルチプル・バス・インターフェース・アダプタ
JP3320657B2 (ja) Ｉ２ｃバス回路及びバス制御方法
US7380045B2 (en) Protocol conversion and arbitration circuit, system having the same, and method for converting and arbitrating signals
KR101329850B1 (ko) 반도체 장치 및 데이터 처리 시스템
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
US20110197009A1 (en) 12c-bus interface with parallel operational mode
JP2002232508A (ja) 電子装置及び電子装置で使用されるインタフェース・プロトコールを自動的に切り換える方法
US10162780B2 (en) PCI express switch and computer system using the same
US11409679B2 (en) System component and use of a system component
US6438624B1 (en) Configurable I/O expander addressing for I/O drawers in a multi-drawer rack server system
CN117056249B (zh) 一种mdio到ahb的转换方法、系统、设备及介质
US8832471B2 (en) Power management system utilizing a transaction terminator
US7698494B2 (en) Access control device and access control method
JP2015018408A (ja) 入出力制御回路及び入出力制御回路における同期制御方法
KR20070102823A (ko) Ｉ２ｃ 프로토콜에서의 어드레스 제어 장치
US7076584B2 (en) Method and apparatus for interconnecting portions of circuitry within a data processing system
JP2007148622A (ja) インターフェース設定方法
JP4642398B2 (ja) 共有バス調停システム
JP2001027920A (ja) バスブリッジ回路及びそのパワーマネージメント方法
JP2019128696A (ja) 通信支援装置及び通信支援プログラム
JP2000132491A (ja) デバイス制御方法及びシステム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050322

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050621

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060614

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060620

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306