CN117056249B - 一种mdio到ahb的转换方法、系统、设备及介质 - Google Patents
一种mdio到ahb的转换方法、系统、设备及介质 Download PDFInfo
- Publication number
- CN117056249B CN117056249B CN202311143068.0A CN202311143068A CN117056249B CN 117056249 B CN117056249 B CN 117056249B CN 202311143068 A CN202311143068 A CN 202311143068A CN 117056249 B CN117056249 B CN 117056249B
- Authority
- CN
- China
- Prior art keywords
- mdio
- ahb
- control signal
- data information
- operation control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000006243 chemical reaction Methods 0.000 title claims description 35
- 238000013507 mapping Methods 0.000 claims abstract description 34
- 238000004891 communication Methods 0.000 claims description 14
- 238000004590 computer program Methods 0.000 claims description 12
- 230000007246 mechanism Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 26
- 238000007726 management method Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000013523 data management Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
Abstract
本发明提供一种MDIO到AHB的转换方法、系统、设备及介质，所述MDIO到AHB的转换方法包括：将主设备寄存器中存储的MDIO数据信息映射到AHB的地址空间中；基于所述AHB地址空间内的数据信息输出操作控制信号；其中，所述操作控制信号包括读操作控制信号和写操作控制信号；执行所述操作控制信号对应的操作流程。本发明通过将所述MDIO数据信息映射到所述AHB的地址空间中的转换方法，实现了MDIO外部设备能够访问交换机内部寄存器的目的，加强了交换机外部访问设备对内部寄存器的访问机制。
Description
技术领域
本发明属于计算机网络技术领域，涉及一种MDIO到AHB的转换方法，特别是涉及一种MDIO到AHB的转换方法、系统、设备及介质。
背景技术
MDIO，英文全称Management Data Input/Output，是以太网标准IEEE802.3中专门用于MAC和PHY之间管理的串行接口总线，其中MDC是总线时钟信号，MDIO为数据线。该接口主要用于MAC控制器对PYH层的状态读取和设置、获取链路状态，控制物理层协商等操作，在交换机吞吐量日益增长，SOC集成到交换芯片内部，交互芯片内部CPU总线是AHB，此时外部MDIO无法直接访问交换机内部AHB总线下的寄存器，将会导致外部MDIO与交换机设备之间的通信异常。
发明内容
本发明的目的在于提供一种MDIO到AHB的转换方法、系统、设备及介质，用于解决交换机外部访问设备无法直接访问交换机内部寄存器的问题。
第一方面，本发明提供一种MDIO到AHB的转换方法，所述MDIO到AHB的转换方法包括：将主设备寄存器中存储的MDIO数据信息映射到AHB的地址空间中；基于所述AHB地址空间内的数据信息输出操作控制信号；其中，所述操作控制信号包括读操作控制信号和写操作控制信号。执行所述操作控制信号对应的操作流程。
在第一方面的一种实现方式中所述将主设备寄存器中存储的MDIO数据信息映射到AHB的地址空间中，包括：获取主设备中存储所述MDIO数据信息的第一寄存器；其中，所述第一寄存器中的MDIO数据信息包括2位操作码信息、5位的寄存器地址信息、16位写数据信息及16位读数据信息；将所述第一寄存器中的MDIO数据信息对应映射到所述AHB的地址空间内。
在第一方面的一种实现方式中，所述基于所述AHB地址空间内的数据信息输出操作控制信号，包括：获取所述AHB地址空间内的数据信息的数据帧格式；获取所述数据帧格式中代表读写类型的操作码；根据所述操作码输出读操作控制信号或写操作控制信号。
在第一方面的一种实现方式中，执行读操作控制信号对应的操作流程的步骤，包括：获取与所述AHB地址空间内的数据信息中地址信息对应的第二寄存器；将所述第二寄存器中存储的数据信息传送给所述主设备。
在第一方面的一种实现方式中，执行写操作控制信号对应的操作流程的步骤，包括：获取与所述AHB地址空间内的数据信息中地址信息对应的第三寄存器；将需要写入的数据更新至所述第三寄存器中。
在第一方面的一种实现方式中，所述根据所述操作码输出读操作控制信号或写操作控制信号，包括：若所述操作码为‘10’时，输出读操作控制信号；若所述操作码为‘01’时，输出写操作控制信号。
第二方面，本发明提供一种MDIO到AHB的转换系统，所述MDIO到AHB的转换系统包括主设备模块、映射模块、控制模块及AHB模块；所述主设备模块与所述映射模块通信相连，用于存储MDIO数据信息，并将所述MDIO数据信息传输给所述映射模块；所述映射模块与所述控制模块和所述AHB模块分别通信相连，用于基于所述控制模块发出的控制信号，将所述MDIO数据信息映射到所述AHB模块的地址空间中；所述控制模块与所述AHB模块通信相连，用于基于所述AHB模块中地址空间内的数据信息输出操作控制信号，执行所述操作控制信号对应的操作流程；其中，所述操作控制信号包括读操作控制信号和写操作控制信号。
在第二方面的一种实现方式中，所述主设备模块包括：寄存器单元，用于存储2位操作码信息、5位的寄存器地址信息、16位写数据信息及16位读数据信息等MDIO数据信息。
在第二方面的一种实现方式中，所述控制模块包括：写操作单元，用于接收所述写操作控制信号、并执行写数据操作流程；读操作单元，用于接收所述读操作控制信号、并执行读数据操作流程。
第三方面，本发明提供一种电子设备，所述电子设备包括：存储器，存储有计算机程序，处理器，与所述存储器通信相连，调用执行所述计算机程序时实现上述所述的MDIO到AHB的转换方法。
第四方面，本发明提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述所述的MDIO到AHB的转换方法。
如上所述，本发明所述的一种MDIO到AHB的转换方法、系统、设备及介质，具有以下有益效果：
本发明通过将所述MDIO数据信息映射到所述AHB的地址空间中的转换方法，实现了MDIO外部设备能够访问交换机内部寄存器的目的，加强了交换机外部访问设备对内部寄存器的访问机制。
附图说明
图1显示为本发明实施例所述的MDIO到AHB的转换方法的硬件应用场景示意图。
图2显示为本发明实施例所述的MDIO到AHB转换原理示意图。
图3显示为本发明实施例所述的MDIO到AHB的转换方法流程示意图。
图4显示为本发明实施例所述的MDIO到AHB的转换方法过程中映射流程示意图。
图5显示为本发明实施例所述的MDIO到AHB的转换方法过程中操作控制信号输出流程示意图。
图6a显示为本发明实施例所述的读操作流程示意图。
图6b显示为本发明实施例所述的写操作流程示意图。
图7a显示为本发明实施例所述的MDIO Clause 22数据帧格式示意图。
图7b显示为本发明实施例所述的MDIO Clause 22写事务的时序图。
图7c显示为本发明实施例所述的MDIO Clause 22读事务的时序图。
图8a显示为本发明实施例所述的MDIO Clause 45数据帧格式示意图。
图8b显示为本发明实施例所述的MDIO Clause 45设置地址事务时序图。
图8c显示为本发明实施例所述的MDIO Clause 45写事务时序图。
图8d显示为本发明实施例所述的MDIO Clause45读事务时序图。
图8e显示为本发明实施例所述的MDIO Clause 45读取和增量事务时序图.
图9显示为本发明实施例所述的MDIO到AHB的转换系统结构示意图。
图10显示为本发明另一实施例所述的MDIO到AHB的转换系统结构示意图。
图11显示为本发明实施例所述的电子设备结构示意图。
元件标号说明
90 MDIO到AHB的转换系统
91 主设备模块
911 寄存器单元
92 映射模块
93 控制模块
931 写操作单元
932 读操作单元
94 AHB模块
110 电子设备
111 处理器
112 存储器
S1～S3、 步骤
S11～S12、
S21～S23、
S31a～S32a、
S31b～S32b
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
MDIO(Management Data Input/Output)-管理数据输入输出接口，也叫串行管理接口-SMI(Serial Management Interface)、介质无关接口管理接口-MIIM(MediaIndependent Interface Management interface)，定义在IEEE802.3以太网标准规范第22章节，实现网口MAC(Media Access Control)对网PHY(Ehternet Physical Layer)芯片的管理与控制，比如网口速率设置、网口双工模式设置、自协商使能控制等等。也就是说，MDIO接口是一种用于连接网络设备和管理器之间的通信接口，用于实现对网络设备进行配置、查询和监控的功能。
MDIO接口的工作原理为：MDIO接口由两条双向线路组成：MDIO和MDC，其中MDIO用于传输数据，MDC则用于传输时钟信号。当管理器需要对网络设备进行配置或查询操作时，它会向MDIO接口发送一个特定格式的信号帧，并通过设置PHY地址和寄存器地址来指定要配置或查询的设备和寄存器。网络设备接收到信号后，会根据PHY地址找到指定的设备，并将读取或写入数据存储在相应的寄存器中。此时，网络设备会向管理器返回一个响应信号，以确保数据已被正确接收。
AHB(Advanced High-performance Bus，高级高性能总线)，这是一种“系统总线”，AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接，其目的是来解决高性能可同步的设计要求，用于实现高性能，高时钟频率系统的特征要求。AHB系统由主模块、从模块和基础结构(Infrastructure)3部分组成，整个AHB总线上的传输都由主模块发出，由从模块负责回应。典型的应用如ARM核与系统内部的高速RAM、NAND FLASH、DMA、Bridge的连接。
交换机内部集成有SOC，交换机芯片内部CPU总线是AHB，对于MDIO不能直接访问交换机芯片内部AHB总线下的寄存器，此时，急需一个MDIO到AHB的转换器来实现外部MDIO访问交换机芯片内部AHB总线下的寄存器。其中，SoC(System on Chip，整体的一个电路系统，完成一个具体功能的东西)：指的是片上系统。
本发明以下实施例提供了一种MDIO到AHB的转换方法、系统、设备及介质，通过将所述MDIO数据信息映射到所述AHB的地址空间中的转换方法，实现了MDIO外部设备能够访问交换机内部寄存器的目的，加强了交换机外部访问设备对内部寄存器的访问机制。
参阅图1所示，本发明提供一种MDIO到AHB的转换方法的硬件应用场景示意图，其中，MAC和PHY芯片有一个配置接口，即MDIO接口。通过配置PHY芯片的工作模式以及获取PHY芯片的状态信息，PHY芯片内部有一系列寄存器，用户通过配置寄存器来配置PHY芯片的工作模式。
MAC通过MDIO接口对PHY芯片的内部寄存器进行配置。通常情况下PHY芯片在默认情况下也可以工作，即配置芯片不是必须的。也能够通过外接特殊引脚的方式来配置PHY芯片的工作模式。需要说明的是，MAC侧也可以是FPGA(Field-Programmable Gate Array，现场可编程门阵列)，也可以为CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)。
MDIO接口包括ETH_MDC(数据管理时钟，最大不超过12.5MHZ)和ETH_MDIO(数据管理输入输出，双向数据线)两条信号线。
其中，MDIO用于传输数据，MDC则用于传输时钟信号，MDIO收发的管理数据是与MDC输入的时钟同步的。当管理器需要对网络设备进行配置或查询操作时，它会向MDIO接口发送一个特定格式的信号帧，并通过设置PHY地址和寄存器地址来指定要配置或查询的设备和寄存器。
参阅图2所示，显示为MDIO到AHB转换原理示意图，包括MDIO从设备(MdioSlave)、MDIO到AHB转换内核(Mdio2AhbCore)及AHB(32-bit AHB Interconnect)，MDIO从设备中包括一寄存器(MdioSlaveRegCtrl)，该寄存器存储有MDIO数据信息，MDIO到AHB转换内核将该MDIO数据信息映射到AHB的地址空间中，MDIO到AHB转换内核通过M(Master，主设备)接口与AHB上的一条S(Slave，从设备)接口连接，基于AHB的地址空间内的数据信息输出操作控制信号，并执行所述操作控制信号对应的操作流程。其中，所述操作控制信号包括读操作控制信号和写操作控制信号。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细描述。
参阅图3所示，于本发明一实施例中，本发明实施例提供一种MDIO到AHB的转换方法，所述MDIO到AHB的转换方法包括：
步骤S1、将主设备寄存器中存储的MDIO数据信息映射到AHB的地址空间中；
具体的，所述主设备寄存器中存储的MDIO数据信息来自于MAC、CPU或者FPGA；所述主设备即为前面所述的MDIO从设备(MdioSlave)，所述主设备寄存器即为前面所述的寄存器(MdioSlaveRegCtrl)；AHB的地址空间类似于一个存储空间，于一实施例中，该存储空间设置于AHB内，于另一实施例中，该存储空间独立于AHB。本发明以该存储空间独立于AHB为例。
步骤S2、基于所述AHB地址空间内的MDIO数据信息输出操作控制信号；
其中，所述操作控制信号包括读操作控制信号和写操作控制信号；
步骤S3、执行所述操作控制信号对应的操作流程。
具体的，本发明实施例以MAC为例，MAC通过MDIO接口对PHY芯片的内部寄存器进行配置，MAC先将主设备寄存器中存储的MDIO数据信息映射到AHB的地址空间中，然后基于所述AHB地址空间内的MDIO数据信息输出操作控制信号，其中所述操作控制信号包括读操作控制信号和写操作控制信号；最后MAC基于所述操作控制信号执行对应的读操作或写操作流程，以此实现MDIO访问交换机芯片内部AHB总线下的寄存器的目的。
参阅图4所示，于本发明一实施例中，将主设备寄存器中存储的MDIO数据信息映射到AHB的地址空间中，包括：
步骤S11、获取主设备中存储所述MDIO数据信息的第一寄存器；
其中，所述第一寄存器中的MDIO数据信息包括2位操作码信息、5位的寄存器地址信息、16位写数据信息及16位读数据信息。
需要说明的是，寄存器是中央处理器内的组成部分。寄存器是有限存贮容量的高速存贮部件，它们可用来暂存指令、数据和地址。
步骤S12、将所述第一寄存器中的MDIO数据信息对应映射到所述AHB的地址空间内。
具体的，MAC首先获取主设备中存储所述MDIO数据信息的第一寄存器，然后将所述第一寄存器中的MDIO数据信息对应映射到所述AHB的地址空间内；其中，映射的方式通常是映射表的方式。
参阅图5所示，于本发明一实施例中，所述基于所述AHB地址空间内的数据信息输出操作控制信号，包括：
步骤S21、获取所述AHB地址空间内的MDIO数据信息的数据帧格式；
步骤S22、获取所述数据帧格式中代表读写类型的操作码；
步骤S23、根据所述操作码输出读操作控制信号或写操作控制信号。
具体的，可通过位于MAC中的MDIO数据帧解析模块(图中未标出)对所述AHB地址空间内的MDIO数据信息的数据帧格式进行获取，并识别数据帧格式中代表读写类型的操作码，根据识别出的操作码输出相应的读操作控制信号或者写操作控制信号，如此，可使得本发明在MDIO到AHB转换过程中稳定、可靠的实现数据的传送。
于本发明一实施例中，所述根据所述操作码输出读操作控制信号或写操作控制信号，包括：若所述操作码为‘10’时，输出读操作控制信号；若所述操作码为‘01’时，输出写操作控制信号。
参阅图6a所示，当获取的所述数据帧格式中代表读写类型的操作码为‘10’时，将会输出读操作控制信号，执行读操作控制信号对应的操作流程的步骤包括：
步骤S31a、获取与所述AHB地址空间内的数据信息中地址信息对应的第二寄存器；
步骤S32a、将所述第二寄存器中存储的数据信息传送给所述主设备。
具体的，MAC将主设备寄存器中存储的MDIO数据信息映射到AHB的地址空间中后，通过MDIO数据帧解析模块对MDIO数据信息进行解析，获取MDIO数据信息中的地址信息，通过MAC找到与地址信息对应的第二寄存器，并将该第二寄存器中存储的数据返回给主设备。其中，所述第二寄存器为AHB地址空间内存储地址信息的寄存器。
参阅图6b所示，当获取的所述数据帧格式中代表读写类型的操作码为‘01’时，将会输出写操作控制信号，执行写操作控制信号对应的操作流程的步骤包括：
步骤S31b、获取与所述AHB地址空间内的数据信息中地址信息对应的第三寄存器；
步骤S32b、将需要写入的数据更新至所述第三寄存器中。
具体的，MAC将主设备寄存器中存储的MDIO数据信息映射到AHB的地址空间中后，通过MDIO数据帧解析模块对MDIO数据信息进行解析，获取MDIO数据信息中的地址信息，通过MAC找到与地址信息对应的第三寄存器，并将需要写入的数据更新至所述第三寄存器中。其中，所述第三寄存器为AHB地址空间内一寄存器，用于存储地址信息。于一实施例中，所述第三寄存器与所述第二寄存器可为同一寄存器，在执行写操作时，将需要写入的数据信息写入第三寄存器，执行读操作时，将第三寄存器中存储的数据信息传送给主设备。于另一实施例中，所述第三寄存器与所述第二寄存器为不同寄存器，分别对应执行读写操作。在此不做具体限制。
以下通过一实施例来解释说明本发明实施例所提供的MDIO到AHB的转换方法的原理，以便于本领域技术人员理解本发明实施例所提供的MDIO到AHB的转换方法的原理。
MDIO有两种类型的协议，clause 22 and clause 45。clause 45增加了对低至1.2V的低压设备的支持，并扩展了帧格式，以提供对更多设备和寄存器的访问。但是，由于每次读/写操作的事务更少，而且效率更高，因此本发明中的MDIO从设备与clause 22的配合效果更好。
以下分别通过MDIO的两种类型的协议clause 22 and clause 45对本发明实施例所提供的MDIO到AHB的转换方法的原理进行描述。
参阅图7a-7c和表1-3所示，显示为本发明实施例所述的MDIO协议clause 22读写过程示意图。
参阅图7a所示，clause 22 MDIO数据格式在IEEE 802.3标准中进行了定义，从左到右，MSB先传输，其中MSB(the Most Significant Bit，MSB)表示为最高有效位，是指一个n位二进制数字中的n-1位，具有最高的权值2n-1。与之相反的称之为最低有效位。在大端序中，MSB即指最左端的位。传输数据时先传送字符的低位，后传送字符的高位。即低位(LSB)在前，高位(MSB)在后。LSB(the Least Significant Bit，LSB)表示为最低有效位，是指一个二进制数字中的第0位(即最低位)，具有权值为20，可以用它来检测数的奇偶性。在大端序中，LSB指最右边的位。
参阅图7a所示，MDIO-Clause22帧格式依次为前导码(Preamble)、开始标志(Start)、操作码(OP Code)、PHY地址(PHYAD)、寄存器地址(REGAD)，翻转标志位(TurnAround)、寄存器数据(Date)和空闲状态(Idle)。其中，各个数据帧所代表的含义如下：
Preamble：前导码，32个连续的高电平bit位，用来建立MAC和PHY芯片之间的同步；其中存在一种特殊情况：如果PHY芯片可以接受不发Preamble的管理数据时，MAC芯片可以直接以ST开始。比如MARVELL 88E1512 PHY芯片可以接受不带Preamble的管理数据。
ST：Start of Frame，开始标志，固定发送2bit数据2b01表示数据传输开始。
OP Code：Operation Code，操作码，用来表示不同的操作类型：2b10表示读(Read)操作，2b01表示写(Write)操作。
PHYAD：PHY Address，PHY地址，表示PHY芯片MDIO接口地址，5个bit位组成32个地址，先传MSB。
REGAD：Register Address，寄存器地址(MDIO寄存器地址)，5个bit位组成32个地址，先传MSB。
TA：TurnAround，翻转标志位，介于寄存器地址(REGAD)和寄存器数据(Date)之间的2个bit位，用来转换数据传输方向。
写操作：TA由MAC芯片驱动成2b10，写操作整个数据传输过程MDIO都是由MAC芯片驱动。
读操作：TA第一个bit,MAC和PHY芯片必须都将MDIO接口驱动成高阻状态(外部上拉到高电平)。
TA第二个bit，由PHY芯片驱动MDIO成低电平，寄存器数据驱动权转接给PHY芯片。
Date：16bit寄存器数据位，写操作过程中由MAC芯片驱动，读操作过程中由PHY芯片驱动。
IDLE：空闲状态，芯片MDIO输出高阻，外部上拉维持MDIO到高电平状态。
参阅图7b-7c所示，图7b显示为本发明实施例所述的写操作的单个事务的波形图；图7c显示为本发明实施例所述的读操作的单个事务的波形图。
本发明通过使用MDIO的32个地址空间，将其分别使用映射到AHB的地址，数据，读写操作等，以此完成MDIO到AHB的转换来实现外部MDIO访问交换机芯片内部AHB总线下的寄存器。
参阅表1-3所示，基于MDIO读/写，可以通过简单的组合生成更高级别的AHB读/写(假设PHYAD为5'00000)。
参阅表1所示，AHB通过MDIO执行读事务(AHB读取地址0x00000008)。
表1
具体的，通过使用MDIO的32个地址空间，将其分别使用映射到AHB的地址，数据，读写操作等，以此完成MDIO到AHB的转换来实现AHB通过MDIO执行读事务。其中，Write2、Write3、Read2和Read3是可选的。在至少3个MDIO写入事务(Write0、Write1和Write4)和至少2个MDIO读取事务(Read0和Read1)之后，来自AHB空间地址0x00000008的读取数据将出现在MDIO从设备上的输出端口mdioSlaveDataOut和mdioSlaveDataOutEn(图2中未标出)上，该输出端口包含正确的MDIO读事务。3个MDIO写入事务的顺序可以混合，总线的Write4必须是最后一个。其中，对于寄存器地址(REGAD)中地址所代表的含义见下表2所示。
表2
如表3所示，AHB通过MDIO执行写事务(AHB将0x00000001写入地址0x00000008)：
表3
具体的，通过使用MDIO的32个地址空间，将其分别使用映射到AHB的地址，数据，读写操作等，以此完成MDIO到AHB的转换来实现AHB通过MDIO执行写事务。其中，Write2、Write3、Write6和Write7是可选的。在至少5个MDIO写入事务(Write0、Write1、Write4、Write5和Write8)之后，数据0x00000001将被写入AHB空间地址0x00000008。5个MDIO写入事务(Write0、Write1、Write4、Write5和Write8)的顺序可以混合，总线的Write8必须是最后一个。其中，表格中的字符含义前面已有介绍，在此不做具体说明。
参阅图8a-8e和表4-5所示，显示为本发明实施例所述的MDIO协议Clause45读写过程示意图。
Clause45MDIO数据格式参阅图8a所示(从左到右，MSB先传输)：
参阅图8a所示，MDIO Clause 45帧格式依次为前导码(Preamble)、开始标志(Start)、操作码(OP Code)、PHY地址(PRTAD)、器件地址(DEVAD)，翻转标志位(TurnAround)、寄存器数据(Date)和空闲状态(Idle)。
MDIO Clause45在Clause22基础上做了一些扩展，目的是为了访问更多的寄存器。相对于Clause22帧格式而言，Clause45做了如下修改：
1)ST由Clause22中的01修改为00。
2)OP进行了重新定义。OP为00时表示为地址帧；OP为01时表示为写操作，OP为11时表示为读操作，OP为10时表示为增量读(Post-read-increment-address)操作。
3)PHYAD域修改名称为PRTAD，端口地址但仍代表PHY地址
4)REGAD修改为DEVAD，DEVAD表示器件地址，Clause45将PHY内部子模块的地址进行细分，这些子模块用DEVAD寻址。子模块内部的寄存器则使用地址帧进行寻址。
其中，对于各数据帧格式含义前面已有详细介绍，在此不做具体说明。
参阅图8b-8e所示，显示为本发明实施例所述的每种类型操作的单个事务的波形图。其中，图8b显示为本发明实施例所述的MDIO设置地址事务时序图，图8c显示为本发明实施例所述的MDIO写事务时序图，图8d显示为本发明实施例所述的MDIO读事务时序图，图8e显示为本发明实施例所述的MDIO读取和增量事务时序图。
参阅表4-5所示，基于MDIO读/写，可以通过简单的组合生成更高级别的AHB读/写；通过使用MDIO的32个地址空间，将其分别使用映射到AHB的地址，数据，读写操作等，以此完成MDIO到AHB的转换来实现外部MDIO访问交换机芯片内部AHB总线下的寄存器。(例如PHYAD为5'00000)
参阅表4所示，AHB通过MDIO执行读事务(AHB读取地址0x00000008)。
表4
具体的，通过使用MDIO的32个地址空间，将其分别使用映射到AHB的地址，数据，读写操作等，以此完成MDIO到AHB的转换来实现AHB通过MDIO执行读事务；其中，每个读取事务通常应该遵循一个设置地址事务，除非我们想从以前的目标读取，或者我们正在使用读取和增量事务。其中，表格中的字符含义前面已有介绍，在此不做具体说明。
参阅表7所示，AHB通过MDIO执行写事务(AHB将0x00000001写入地址0x00000008)。
表5
具体的，通过使用MDIO的32个地址空间，将其分别使用映射到AHB的地址，数据，读写操作等，以此完成MDIO到AHB的转换来实现AHB通过MDIO执行写事务；其中，每个写事务通常应该遵循一个设置地址事务。
本发明实施例所述的MDIO到AHB的转换方法的保护范围不限于本实施例列举的步骤执行顺序，凡是根据本发明的原理所做的现有技术的步骤增减、步骤替换所实现的方案都包括在本发明的保护范围内。
本发明实施例还提供一种MDIO到AHB的转换系统，所述MDIO到AHB的转换系统可以实现本发明所述的MDIO到AHB的转换方法，但本发明所述的MDIO到AHB的转换方法的实现装置包括但不限于本实施例列举的MDIO到AHB的转换系统的结构，凡是根据本发明的原理所做的现有技术的结构变形和替换，都包括在本发明的保护范围内。
参阅图9所示，本发明提供一种MDIO到AHB的转换系统，所述MDIO到AHB的转换系统90包括主设备模块91、映射模块92、控制模块93及AHB模块94；所述主设备模块与所述映射模块通信相连，用于存储MDIO数据信息，并将所述MDIO数据信息传输给所述映射模块；所述映射模块与所述控制模块和所述AHB模块分别通信相连，用于基于所述控制模块发出的控制信号，将所述MDIO数据信息映射到所述AHB模块的地址空间中；所述控制模块与所述AHB模块通信相连，用于基于所述AHB模块中地址空间内的数据信息输出操作控制信号，执行所述操作控制信号对应的操作流程；其中，所述操作控制信号包括读操作控制信号和写操作控制信号。
参阅图10所示，所述主设备模块包括：寄存器单元911，用于存储2位操作码信息、5位的寄存器地址信息、16位写数据信息及16位读数据信息等MDIO数据信息。
参阅图10所示，所述控制模块93包括：写操作单元931，用于接收所述写操作控制信号、并执行写数据操作流程；读操作单元932，用于接收所述读操作控制信号、并执行读数据操作流程。
在本发明所提供的几个实施例中，应该理解到，所揭露的系统、装置或方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅是示意性的，例如，模块/单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或单元可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的模块/单元可以是或者也可以不是物理上分开的，作为模块/单元显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块/单元来实现本发明实施例的目的。例如，在本发明各个实施例中的各功能模块/单元可以集成在一个处理模块中，也可以是各个模块/单元单独物理存在，也可以两个或两个以上模块/单元集成在一个模块/单元中。
本领域普通技术人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
参阅图11所示，本实施例提供一种电子设备，所述电子设备110包括存储器111和处理器112：所述存储器111存储有计算机程序；所述处理器112与所述存储器111通信相连，调用执行所述计算机程序时实现上述所述的MDIO到AHB的转换方法。
本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述所述的MDIO到AHB的转换方法。本领域普通技术人员可以理解实现上述实施例的方法中的全部或部分步骤是可以通过程序来指令处理器完成，所述的程序可以存储于计算机可读存储介质中，所述存储介质是非短暂性(non-transitory)介质，例如随机存取存储器，只读存储器，快闪存储器，硬盘，固态硬盘，磁带(magnetic tape)，软盘(floppy disk)，光盘(optical disc)及其任意组合。上述存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。该可用介质可以是磁性介质(例如，软盘、硬盘、磁带)、光介质(例如数字视频光盘(digital video disc，DVD))、或者半导体介质(例如固态硬盘(solid state disk，SSD))等。
本发明实施例还可以提供一种计算机程序产品，所述计算机程序产品包括一个或多个计算机指令。在计算设备上加载和执行所述计算机指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机或数据中心进行传输。
所述计算机程序产品被计算机执行时，所述计算机执行前述方法实施例所述的方法。该计算机程序产品可以为一个软件安装包，在需要使用前述方法的情况下，可以下载该计算机程序产品并在计算机上执行该计算机程序产品。
上述各个附图对应的流程或结构的描述各有侧重，某个流程或结构中没有详述的部分，可以参见其他流程或结构的相关描述。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种MDIO到AHB的转换方法，其特征在于，所述MDIO到AHB的转换方法包括：
将主设备寄存器中存储的MDIO数据信息映射到AHB的地址空间中；获取主设备中存储所述MDIO数据信息的第一寄存器；将所述第一寄存器中的MDIO数据信息对应映射到所述AHB的地址空间内；
基于所述AHB地址空间内的数据信息输出操作控制信号；获取所述AHB地址空间内的数据信息的数据帧格式；获取所述数据帧格式中代表读写类型的操作码；根据所述操作码输出读操作控制信号或写操作控制信号；其中，所述操作控制信号包括读操作控制信号和写操作控制信号；
执行所述操作控制信号对应的操作流程。
2.根据权利要求1所述的MDIO到AHB的转换方法，其特征在于，所述第一寄存器中的MDIO数据信息包括2位操作码信息、5位的寄存器地址信息、16位写数据信息及16位读数据信息。
3.根据权利要求1所述的MDIO到AHB的转换方法，其特征在于，执行读操作控制信号对应的操作流程的步骤，包括：
获取与所述AHB地址空间内的数据信息中地址信息对应的第二寄存器；
将所述第二寄存器中存储的数据信息传送给所述主设备。
4.根据权利要求1所述的MDIO到AHB的转换方法，其特征在于，执行写操作控制信号对应的操作流程的步骤，包括：
获取与所述AHB地址空间内的数据信息中地址信息对应的第三寄存器；
将需要写入的数据更新至所述第三寄存器中。
5.根据权利要求1所述的MDIO到AHB的转换方法，其特征在于，所述根据所述操作码输出读操作控制信号或写操作控制信号，包括：
若所述操作码为‘10’时，输出读操作控制信号；
若所述操作码为‘01’时，输出写操作控制信号。
6.一种MDIO到AHB的转换系统，其特征在于，所述MDIO到AHB的转换系统包括主设备模块、映射模块、控制模块及AHB模块；
所述主设备模块与所述映射模块通信相连，用于存储MDIO数据信息，并将所述MDIO数据信息传输给所述映射模块；
所述映射模块与所述控制模块和所述AHB模块分别通信相连，用于基于所述控制模块发出的控制信号，将所述MDIO数据信息映射到所述AHB模块的地址空间中；获取主设备中存储所述MDIO数据信息的第一寄存器；将所述第一寄存器中的MDIO数据信息对应映射到所述AHB的地址空间内；
所述控制模块与所述AHB模块通信相连，用于基于所述AHB模块中地址空间内的数据信息输出操作控制信号，执行所述操作控制信号对应的操作流程；其中，所述操作控制信号包括读操作控制信号和写操作控制信号；
所述基于所述AHB地址空间内的数据信息输出操作控制信号包括：获取所述AHB地址空间内的数据信息的数据帧格式；获取所述数据帧格式中代表读写类型的操作码；
根据所述操作码输出读操作控制信号或写操作控制信号。
7.根据权利要求6所述的MDIO到AHB的转换系统，其特征在于，所述主设备模块包括：
寄存器单元，用于存储所述MDIO数据信息；其中，所述MDIO数据信息包括2位操作码信息、5位的寄存器地址信息、16位写数据信息及16位读数据信息。
8.根据权利要求6所述的MDIO到AHB的转换系统，其特征在于，所述控制模块包括：
写操作单元，用于接收所述写操作控制信号、并执行写数据操作流程；
读操作单元，用于接收所述读操作控制信号、并执行读数据操作流程。
9.一种电子设备，其特征在于，所述电子设备包括：
存储器，存储有计算机程序，
处理器，与所述存储器通信相连，调用执行所述计算机程序时实现权利要求1至5任一项所述的MDIO到AHB的转换方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现权利要求1至5任一项所述的MDIO到AHB的转换方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311143068.0A CN117056249B (zh) | 2023-09-06 | 2023-09-06 | 一种mdio到ahb的转换方法、系统、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311143068.0A CN117056249B (zh) | 2023-09-06 | 2023-09-06 | 一种mdio到ahb的转换方法、系统、设备及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117056249A CN117056249A (zh) | 2023-11-14 |
| CN117056249B true CN117056249B (zh) | 2024-04-02 |
Family
ID=88660850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311143068.0A Active CN117056249B (zh) | 2023-09-06 | 2023-09-06 | 一种mdio到ahb的转换方法、系统、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117056249B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117313431B (zh) * | 2023-11-28 | 2024-01-30 | 常州楠菲微电子有限公司 | 一种mdio接口验证的激励封装方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101364346A (zh) * | 2008-09-03 | 2009-02-11 | 华中科技大学 | 基于视频流的嵌入式实时智能交通监控系统 |
| CN107426118A (zh) * | 2017-07-24 | 2017-12-01 | 西安微电子技术研究所 | 一种基于mdc/mdio接口的千兆以太网交换电路访问装置 |
| CN110765060A (zh) * | 2019-10-09 | 2020-02-07 | 深圳震有科技股份有限公司 | Mdio总线到并行总线转换方法及装置、设备、介质 |
| CN112003910A (zh) * | 2020-08-11 | 2020-11-27 | 苏州浪潮智能科技有限公司 | 一种以太网络物理层与介质访问控制层的交互方法和装置 |
| CN116340220A (zh) * | 2021-12-15 | 2023-06-27 | 兆易创新科技集团股份有限公司 | Usb通信接口适配器 |
| CN116679986A (zh) * | 2023-08-02 | 2023-09-01 | 苏州浪潮智能科技有限公司 | 寄存器的访问方法、装置、服务器、系统及存储介质 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7376780B2 (en) * | 2005-10-31 | 2008-05-20 | Lsi Corporation | Protocol converter to access AHB slave devices using the MDIO protocol |
-
2023
- 2023-09-06 CN CN202311143068.0A patent/CN117056249B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101364346A (zh) * | 2008-09-03 | 2009-02-11 | 华中科技大学 | 基于视频流的嵌入式实时智能交通监控系统 |
| CN107426118A (zh) * | 2017-07-24 | 2017-12-01 | 西安微电子技术研究所 | 一种基于mdc/mdio接口的千兆以太网交换电路访问装置 |
| CN110765060A (zh) * | 2019-10-09 | 2020-02-07 | 深圳震有科技股份有限公司 | Mdio总线到并行总线转换方法及装置、设备、介质 |
| CN112003910A (zh) * | 2020-08-11 | 2020-11-27 | 苏州浪潮智能科技有限公司 | 一种以太网络物理层与介质访问控制层的交互方法和装置 |
| CN116340220A (zh) * | 2021-12-15 | 2023-06-27 | 兆易创新科技集团股份有限公司 | Usb通信接口适配器 |
| CN116679986A (zh) * | 2023-08-02 | 2023-09-01 | 苏州浪潮智能科技有限公司 | 寄存器的访问方法、装置、服务器、系统及存储介质 |
Non-Patent Citations (3)
| Title |
|---|
| IL-Gu Lee.Effective Co-Verification of IEEE 802.11a MAC/PHY Combining Emulation and Simulation Technology.ANSS '05: Proceedings of the 38th annual Symposium on Simulation.2005,全文. * |
| 基于ARM嵌入式Web服务器的电梯应急电源远程监控系统设计;林建一;叶永武;嵇毅君;;现代建筑电气(第03期);全文 * |
| 基于Zynq SoC的EtherCAT主站设计及实现;马平;苏攀杰;刘胜旺;邓龙军;;组合机床与自动化加工技术(第07期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117056249A (zh) | 2023-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10140242B2 (en) | General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network | |
| US7480303B1 (en) | Pseudo-ethernet switch without ethernet media-access-controllers (MAC's) that copies ethernet context registers between PCI-express ports | |
| EP1730643B1 (en) | Pvdm (packet voice data module) generic bus protocol | |
| EP3465453B1 (en) | Reduced pin count interface | |
| US20060242353A1 (en) | Virtualized PCI switch | |
| US20080109577A1 (en) | Method and apparatus for multiplexing multiple protocol handlers on a shared memory bus | |
| CN117056249B (zh) | 一种mdio到ahb的转换方法、系统、设备及介质 | |
| CN110297797B (zh) | 异构协议转换装置和方法 | |
| CN108345555A (zh) | 基于高速串行通信的接口桥接电路及其方法 | |
| US7191262B2 (en) | High-throughput UART interfaces | |
| CN110895516A (zh) | 使用管理数据输入/输出接口将外部phy设备连接到mac设备 | |
| US8090893B2 (en) | Input output control apparatus with a plurality of ports and single protocol processing circuit | |
| US20120324078A1 (en) | Apparatus and method for sharing i/o device | |
| TWI727581B (zh) | 資料傳輸系統 | |
| US8135923B2 (en) | Method for protocol enhancement of PCI express using a continue bit | |
| EP1752877A2 (en) | A processing module | |
| CN100514971C (zh) | 一种ip核接口标准化方法 | |
| JP4930554B2 (ja) | 入出力制御装置 | |
| CN115543908B (zh) | 基于FPGA的Aurora总线数据交互系统 | |
| US9268725B2 (en) | Data transferring apparatus and data transferring method | |
| US20230315591A1 (en) | PCIe DEVICE AND COMPUTING SYSTEM INCLUDING THE SAME | |
| WO2023104210A1 (zh) | 数据传输芯片及电子设备 | |
| CN117555825A (zh) | 信号发送方法、信号接收方法及主从芯片共址访问系统 | |
| TW202038573A (zh) | 多線道資料處理電路及系統 | |
| WO2024092188A1 (en) | Firmware broadcast in a multi-chip module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |