JP2002044162A - データ送信装置、データ転送システムおよび方法 - Google Patents

Abstract

(57)【要約】 【課題】バスのデータ転送を高速化する。 【解決手段】３ステート送信回路１０１を高インピーダ
ンス状態からデータ出力状態に遷移させ、プリセット
（ダミーデータ）をバス１１０８に送信させた後に、本
来のデータを１１０７をバス１１０８に順次送信する。
高インピーダンス状態からデータ出力状態へ遷移した後
の最初のデータについて生じる波形の短期化はプリセッ
トに対するものとなり、プリセット後の本来のデータに
は生じない。このため、波形の短期化によるデータ転送
高速化の制限を排除できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バスシステム等で
のデータ転送効率を向上させる技術に関する。

【０００２】

【従来の技術】複数のモジュール間でデータを転送する
技術としては、コンピュータシステム内のデータ転送等
に用いられているバスシステムが知られている。バスシ
ステムでは、複数のモジュールを共通のバスで接続し、
当該バスをデータ伝送路として各モジュール間で時分割
に用いてデータの転送を行う。ここで、このようなバス
は、通常、アドレス信号用配線、データ信号用配線、制
御信号用配線およびクロック信号用配線等で構成され
る。

【０００３】さて、バスシステムにおいて、バスおよび
モジュールの接続形態としては、各モジュールを直接ま
たは抵抗を介してバスに接続する形態や、各モジュール
をクロストークを利用して非接触にバスに接続する形態
等が知られている。抵抗を介してバスに接続する形態に
ついては、ＳＳＴＬ（Stub Series Terminated Logic,
EIAJ ED-5512）等に、また、クロストークを利用して非
接触にバスに接続する形態については、特開2000-13229
0号公報等に記載されている。

【０００４】ここで、図１３に、各モジュールを直接バ
スに接続する形態を持つバスシステムの典型的な構成を
示す。

【０００５】図中、符号８１１、８１２はモジュールで
あり、データバスであるバス配線８００にそれぞれ接続
されている。また、モジュール８１１、８１２は、それ
ぞれ、出力端子がバス配線８００に接続された３ステー
ト送信回路８２１、８３２と、入力端子がバス配線８０
０に接続された受信回路８３１、８２２と、を備えてい
る。

【０００６】３ステート送信回路８２１、８３２は、出
力を高インピーダンス状態およびデータ出力状態のうち
のいずれか一方に制御することができる。なお、データ
出力状態において、３ステート送信回路８２１、８３２
の出力は、転送するデータ値に応じて、Ｌレベルを出力
している状態およびＨレベルを出力している状態のうち
のいずれか一方となる。

【０００７】このような構成において、例えばモジュー
ル８１１からモジュール８１２へデータを転送する場
合、まず、バス配線８００に接続されている全てのモジ
ュールの送信回路を高インピーダンス状態にする。それ
から、モジュール８１１内の３ステート送信回路８２１
だけをデータ出力状態にして、データをバス配線８００
上に出力する。そして、バス配線８００に出力されたデ
ータは、モジュール８１２内の受信回路８２２で受信さ
れ、当該モジュール８１２の内部へ送られる。

【０００８】次に、図１４に、各モジュールをクロスト
ークを利用して非接触にバスに接続する形態を持つバス
システムの典型的な構成を示す。

【０００９】図中、符号１０１１、１０１２はモジュー
ルであり、モジュール１０１１はデータバスであるバス
配線１０００に直接接続し、モジュール１０１２は、方
向性結合器１００１を介してバス配線１０００と非接触
で接続している。なお、図中の符号１００２は、方向性
結合器１００１とモジュール１０１２とを接続するスタ
ブ配線である。

【００１０】モジュール１０１１、１０１２は、それぞ
れ、３ステート送信回路１０２１、１０３２と、ヒステ
リシス特性付受信回路１０３１、１０２２と、を備えて
いる。ここで、モジュール１０１１について、３ステー
ト送信回路１０２１の出力端子とヒステリシス特性付受
信回路１０３１の入力端子とは、バス配線１０００に接
続されている。また、モジュール１０１２について、送
信回路１０３２の出力端子とヒステリシス特性付受信回
路１０２２の入力端子とは、スタブ配線１００２に接続
されている。

【００１１】このような構成において、例えばモジュー
ル１０１１からモジュール１０１２へデータを転送する
場合、まず、バス配線１０００に接続されている全ての
モジュールの送信回路を高インピーダンス状態にする。
それから、モジュール１０１１内の３ステート送信回路
１０２１だけをデータ出力状態にして、データをバス配
線１０００上に出力する。バス配線１０００に出力され
たデータは、方向性結合器１００１でクロストークによ
る微分パルスとなる。この微分パルスは、スタブ配線１
００２を介してモジュール１０１２内のヒステリシス特
性付受信回路１０２２で受信される。そして、受信回路
１０２２の持つヒステリシス特性により、この微分信号
は、送信回路１０２１の出力信号と同じ信号に復号さ
れ、当該モジュール１０１２の内部へ送られる。

【００１２】

【発明が解決しようとする課題】さて、上述のバスシス
テムには、データ転送サイクル（バス周期）の高速化が
難しいという問題がある。

【００１３】まず、図１３に示したバスシステム（各モ
ジュールを直接バスに接続する形態を持つバスシステ
ム）において、モジュール８１１からモジュール８１２
へ４つのデータを連続して転送する場合のタイミングチ
ャートを、図１５に示す。

【００１４】この場合、図示するように、バス配線８０
０上において、データを出力していない状態である高イ
ンピーダンス状態から最初のデータの確定までの遷移時
間ｔｒ１は、２番目以降の各データについて、直前のデ
ータ出力終了から当該データの確定までの遷移時間ｔｒ
２より長くなる。これは、モジュール８１１の３ステー
ト送信回路８２１において、高インピーダンス状態から
データ出力状態へ遷移するときの波形が、Ｌレベル出力
状態からＨレベル出力状態へ遷移するときやＨレベル出
力状態からＬレベル出力状態へ遷移するときの波形より
も鈍るためである。また、図示するように、モジュール
８１２の受信回路８２２がデータの切替えを受信してか
ら、当該受信回路８２２の出力データが確定するまでの
遅延時間も、最初のデータに対する遅延時間ｔｄ１の方
が、２番目以降のデータに対する遅延時間ｔｄ２より長
くなる。これは、ｔｒ１およびｔｒ２の差によるものの
他、図１６に示すような、受信回路８２２の入力信号の
波形遷移時間が長くなるにつれて、前記遅延時間も長く
なる特性によるものである。

【００１５】このように、各モジュールを直接バスに接
続する形態を持つバスシステムにおいては、モジュール
の受信回路が当該モジュール内部へ出力する１番目のデ
ータのパルス幅ｔｗ１が、２番目以降のデータのパルス
幅ｔｗ２より短くなってしまう。このことがボトルネッ
クとなり、データ転送サイクル（バス周期）の高速化を
妨げている。

【００１６】次に、図１４に示したバスシステム（各モ
ジュールをクロストークを利用して非接触にバスに接続
する形態を持つバスシステム）において、モジュール１
０１１からモジュール１０１２へ４つのデータを連続し
て転送する場合のタイミングチャートを、図１７に示
す。

【００１７】この場合、図示するように、モジュール１
０１２のヒステリシス特性付受信回路１０２２で受信す
る、最初のデータに対する微分パルス１１０１は、２番
目以降のデータに対する微分パルス１１０２の半分とな
っている。

【００１８】これは、２番目以降のデータについては、
ＬレベルからＨレベルあるいはＨレベルからＬレベルへ
の比較的大きな変化に応じて微分パルスが生じるのに対
し、最初のデータについては、ＨレベルとＬレベルとの
中間レベルからＨレベルあるいはＬレベルへの比較的小
さな変化に応じて微分パルスが生じるからである。な
お、最初のデータ以前、すなわち、いずれのモジュール
もデータを出力していない状態において、バス配線１０
００のレベルは、通常、終端抵抗によりＨレベルとＬレ
ベルとの中間レベルとされている。

【００１９】このように、各モジュールをクロストーク
を利用して非接触にバスに接続する形態を持つバスシス
テムにおいては、最初のデータに対する微分パルスが、
２番目以降のデータに対する微分パルスより小さくなっ
てしまう。なお、最初のデータに対する微分パルスを適
正に受信できるようにするために、ヒステリシス特性付
受信回路の感度を高くすると、データ転送サイクル（バ
ス周期）を高速化した場合に生じるノイズに対するノイ
ズマージンを、充分にとれなくなってしまう。このこと
がボトルネックとなり、データ転送サイクル（バス周
期）の高速化を妨げている。

【００２０】本発明は上記事情に鑑みてなされたもので
あり、本発明の目的は、より効率的なデータ転送を実現
することにある。

【００２１】

【課題を解決するための手段】前記課題解決のために、
本発明は、出力状態を高インピーダンス状態およびデー
タ出力状態のうちのいずれか一方に選択的に切替え可能
な送信手段を用いて、複数のデータを順次送信する。そ
して、前記送信手段の出力を制御する出力制御手段を設
け、当該出力制御手段に、前記送信手段の出力状態を高
インピーダンス状態からデータ出力状態に切り替えた
後、所定時間を経過してから、前記送信手段に前記複数
のデータを順次入力することにより、前記送信手段から
前記複数のデータを順次送信させるように、前記送信手
段を制御させる。

【００２２】ここで、データとは、転送の対象となる情
報を指し、電子計算機におけるコマンドやアドレス等で
あってもよい。

【００２３】本発明によれば、高インピーダンス状態か
らデータ出力状態に遷移した後、所定期間を経過するま
では、最初のデータは送信されない。この間を例えばＨ
レベルあるいはＬレベルのいずれか一方の値を持つダミ
ーデータ（プリアンブル）を送信させるようにすれば、
その後に送信される最初のデータについて、波形が短く
なったり、あるいは、当該データに対する微分パルスが
小さくなるのを防止できる。したがって、データ転送速
度の高速化に対するこれらの制限を排除することができ
る。

【００２４】

【発明の実施の形態】以下、本発明の各実施形態をバス
システムへの適用を例にとり説明する。

【００２５】まず、本発明の第１実施形態について説明
する。

【００２６】図１に、本実施形態が適用されたバスシス
テムの概略構成を示す。

【００２７】図示するように、本実施形態のバスシステ
ムにおいて、各モジュール２は、バス１に接続されてお
り、このバス１を介して相互にデータ転送を行う。ここ
で、各モジュール２は、ＬＳＩやメモリチップなどの半
導体集積回路であってもよい。バス１は、データバスや
コマンドバスを含む。各モジュール２は、当該モジュー
ル２の主たる機能を果たす主機能部２０と、主機能部２
０およびバス１間のデータの入出力を仲介する送受信部
２１と、を有する。

【００２８】図２に、送受信部２１の概略構成を示す。

【００２９】図示するように、送受信部２１は、入出力
制御部４０と、送信部１０と、受信部３０と、を有す
る。送信部１０は、３ステート送信回路１０１、１０９
と、遅延回路１０３、１０８と、マスク回路１０２と、
を有する。また、受信部３０は、受信回路３０１、３０
２を有する。なお、ここでは、説明の明瞭化のため、デ
ータバス１１０８を１ビット幅として示しているが、当
然のことながら、データバス１１０８は複数ビット幅で
あってもよい。

【００３０】以下、あるモジュール２から他のモジュー
ル２へ、ライトコマンドと当該ライトコマンドによって
書き込むデータとを転送する場合を例にとり、送受信部
２１の動作を説明する。この場合に送受信部２１で送受
される信号のタイミングチャートを、図３に示す。

【００３１】まず、送信側のモジュール２における送受
信部２１の動作について説明する。

【００３２】図３に示すように、主機能部２０からバス
１へのデータ送信の要求が発生すると、入出力制御部４
０は、まず、コマンド出力制御信号１１１０のアサート
とコマンド１１１１の出力とを行うサイクルを実行す
る。その後、データ１１０７を出力するサイクルを、複
数サイクル連続して実行する。また、出力制御信号１１
０５を、データ１１０７を出力するサイクル中、およ
び、最後のデータ１１０７が出力されたサイクルの直後
のサイクルにおいて、Ｈレベルとする。

【００３３】送信部２０は、コマンド１１１１が出力さ
れるサイクルで、コマンド出力制御信号１１１０がＨレ
ベルにアサートされると、３ステート送信回路１０９が
出力状態となり、コマンド１１１１がバス１のコマンド
バス１１１２に出力される。

【００３４】コマンド１１１１が出力されるサイクルの
次のサイクル以降において、出力制御信号１１０５がＨ
レベルにアサートされ、３ステート送信回路１０１が出
力状態となる。このとき、マスク回路１０２は、遅延回
路１０３によって遅延された１サイクル相当時間（Ｔ
ｍ）前の出力制御信号１１０６がＬレベルであることよ
り、Ｌレベルを出力する。そして、このＬレベルが３ス
テート送信回路１０１からバス１のデータバス１１０８
に出力される。ここで、マスク回路１０２は、２入力の
うちの一方がＬレベルの期間中は出力をＬレベルに固定
し、当該一方がＨレベルの期間中は、出力を他方の入力
レベルと同じレベルとする論理積回路である。

【００３５】さて、出力制御信号１１０５がＨレベルに
アサートされたサイクルの次のサイクルでは、マスク回
路１０２は、遅延回路１０３によって遅延された１サイ
クル前の出力制御信号１１０６がＨレベルであることよ
り、遅延回路１０８で１サイクル遅延された最初のデー
タ１１０７を出力する。そして、この最初のデータ１１
０７が、３ステート送信回路１０１を介してバス１のデ
ータバス１１０８に出力される。以降のサイクルにおい
て、同様に、順次、各データ１１０７がマスク回路１０
２から出力され、３ステート送信回路１０１を介してバ
ス１のデータバス１１０８に出力される。

【００３６】そして、全て（図３に示す例では４個）の
データ１１０７をバス１のデータバス１１０８に出力し
終えたところで、出力制御信号１１０５はＬレベルに戻
り、これにより、３ステート送信回路１０１は高インピ
ーダンス状態に戻る。

【００３７】この結果、バス１上のデータバス１１０８
には、Ｌレベルが出力された後に、本来のデータ１１０
７が連続して出力されることになる。すなわち、データ
バス１１０８上には、時系列上、先頭にＬレベルの信号
が付加されたデータ列が出力されることになる。以下、
このデータ列の先頭に付加したＬレベルの期間をプリア
ンブルと呼ぶ。

【００３８】次に、受信側のモジュール２における送受
信部２１の動作について説明する。

【００３９】受信回路３０２がバス１のコマンドバス１
１１２から受信したコマンドは、入出力制御部４０に送
信される。また、受信回路３０１の出力１１０９とし
て、受信回路３０１がバス１のデータバス１１０８から
受信したデータが入出力制御部４０に出力される。入出
力制御部４０では、コマンドを受け取ったサイクルの次
の次（２つ後）のサイクルからのデータを、有効データ
として、主機能部２０に送信する。これにより、プリア
ンブルを除いた本来のデータのみを主機能部２０に引き
渡す。

【００４０】以上、本発明の第１実施形態について説明
した。

【００４１】本実施形態によれば、図３に示すように、
最初の受信データについて生じる遷移時間ｔｒ１に起因
する受信回路３０１での遅延時間ｔｄ１の増大による、
出力データのパルス幅ｔｗ１の短期化は、プリアンブル
に対するものとなる。つまり、本来のデータについては
生じない。したがって、その分、データ転送周期を短く
でき、データ転送を効率化することが可能となる。

【００４２】なお、本実施形態では、あるモジュール２
から他のモジュール２へ、ライトコマンドと当該ライト
コマンドによって書き込むデータとを転送する場合を例
にとり説明したが、コマンド発行元がデータ転送先とな
るような場合、すなわち、あるモジュール２から他のモ
ジュール２へリードコマンドを発行し、他のモジュール
２からあるモジュール２へデータを転送する場合、受信
側のモジュール２の送受信部２１の入出力制御部４０
は、自モジュール２がコマンドを発行したサイクルの次
の次（２つ後）のサイクルからのデータを、有効データ
として、主機能部２０に送信することになる。

【００４３】また、本実施形態では、プリアンブルをＬ
レベル固定の信号としたが、これはＨレベル固定の信号
としてもよい。あるいは、ＬレベルおよびＨレベルのい
ずれかをとる信号としてもよい。また、プリアンブルの
期間をデータ転送サイクルと同じ期間としたが、両者は
異なっていてもよい。

【００４４】次に、本発明の第２実施形態について説明
する。

【００４５】本実施形態は、図１に示した第１実施形態
のバスシステムにおいて、ストローブ信号を用いてデー
タ転送を行うようにしたものである。なお、この場合、
バス１はデータバスやコマンドバスの他にストローブ信
号バスを持つことになる。

【００４６】図４に、この場合の各モジュール２の送受
信部２１の構成を示す。

【００４７】図示するように、送受信部２１は、入出力
制御部８０と、送信部９０と、受信部９１と、を有す
る。送信部９０は、３ステート送信回路２０４、２０５
と、マスク回路２０３と、遅延回路２０１、２０２とを
有する。また、受信部９１は、受信回路２０６、２０７
と、ラッチ回路２０８とを有する。なお、ここでは、説
明の明瞭化のため、データバス１２１０を１ビット幅と
して示しているが、当然のことながら、データバス１２
１０は複数ビット幅であってもよい。また、コマンドバ
スに関する処理を行う構成ついては、上記の第１実施形
態と略同様であるので、図示を省略している。

【００４８】以下、上記の第１実施形態と同様、あるモ
ジュール２から他のモジュール２へ、ライトコマンドと
当該ライトコマンドによって書き込むデータとを転送す
る場合を例にとり、送受信部２１の動作を説明する。こ
の場合に送受信部２１で送受される信号のタイミングチ
ャートを、図５に示す。

【００４９】まず、送信側のモジュール２における送受
信部２１の動作について説明する。

【００５０】データバス１２１０上で１つのデータを転
送する周期の長さをＴｗとして説明すると、図５に示す
ように、入出力制御部８０は、主機能部２０からバス１
へのデータ送信を行う場合、まず、出力制御信号１２０
２をＨレベルにアサートし、その後、時間Ｔｗ/２を経
過したならば、周期Ｔｗでデータ１２０４を連続して出
力する。また、これと並行して、周期２Ｔｗでデューテ
ィ比１：１のストローブ１２０１を、最後のデータ１２
０４の出力完了まで出力する。そして、最後のデータ１
２０４の出力完了と同時に、出力制御信号１２０２をＬ
レベルに戻す。

【００５１】送信部９０では、出力制御信号１２０２が
Ｈレベルにアサートされると、３ステート送信回路２０
４が出力状態となり、遅延回路２０１により時間Ｔｗ/
２だけ遅延されたストローブ信号１２０１が、バス１の
ストローブバス１２０８に出力される。

【００５２】また、出力制御信号１２０２がＨレベルに
アサートされると、３ステート送信回路２０５も出力状
態となる。この後、時間Ｔｗ/２を経過するまで、マス
ク回路２０３は、遅延回路２０２により時間Ｔｗ/２だ
け遅延された出力制御信号１２０３がＬレベルであるこ
とより、Ｌレベルを出力する。そして、このＬレベルが
３ステート送信回路２０５からバス１のデータバス１２
１０に出力される。３ステート送信回路２０５が出力状
態となった後、時間Ｔｗ/２を経過してからは、遅延回
路２０２によりＴｗ/２時間遅延された出力制御信号１
２０３がＨレベルとなることより、マスク回路２０３
は、順次連続して入力するデータ１２０４をそのまま出
力する。そして、これらのデータ１２０４が、３ステー
ト送信回路２０５を介して、バス１のデータバス１２１
０へ順次出力される。

【００５３】そして、全て（図５に示す例では４個）の
データ１２０４をバス１のデータバス１２１０に出力し
終えたところで、出力制御信号１２０２はＬレベルに戻
る。これにより、３ステート送信回路２０４、２０５
は、高インピーダンス状態に戻る。

【００５４】この結果、バス１のデータバス１２１０に
は、時間Ｔｗ/２だけＬレベルが出力された後に、本来
のデータが周期Ｔｗで連続して出力されることになる。
すなわち、データバス１２１０には、時系列上、先頭に
Ｌレベルのプリアンブルが付加されたデータ列が出力さ
れることになる。また、同様に、時間ＴｗだけＬレベル
が出力された後にＨレベルとなる、周期２Ｔｗでデュー
ティ比１：１のストローブ信号１２１０がバス１のスト
ローブバス１２０８に出力されることになる。すなわ
ち、ストローブバス１２０８には、データ周期にあわせ
てＨレベルとＬレベルとが切り替わるストロープ信号１
２０１が出力される。

【００５５】次に、受信側のモジュール２における送受
信部２１の動作について説明する。

【００５６】受信回路２０６がバス１のストローブバス
１２０８から受信したストローブ信号は、入出力制御部
８０とラッチ回路２０８とに出力される。また、受信回
路２０７がバス１のデータバス１２１０から受信したデ
ータは、ラッチ回路２０８に出力される。ラッチ回路２
０８は、受信回路２０６から受け取ったストローブ信号
の立ち上がりと立ち下がり、すなわち、ＨレベルとＬレ
ベルとの切り替わり点において、受信回路２０７から入
力するデータをラッチし、この出力１２０６を入出力制
御部８０に渡す。

【００５７】入出力制御部８０では、ラッチ回路２０８
から受け取ったデータを、受信回路２０６から受け取っ
たストローブ信号を利用して取り込み、主機能部２０に
引き渡す。

【００５８】以上、本発明の第２実施形態について説明
した。

【００５９】本実施形態において、上記の第１実施形態
と同様、図５に示すように、最初の受信データについて
生じる遷移時間に起因する受信回路２０７での遅延時間
の増大による、出力データのパルス幅の短期化は、プリ
アンブルに対するものとなる。つまり、本来のデータに
ついては生じない。したがって、その分、データ転送周
期を短くでき、データ転送を効率化することが可能とな
る。

【００６０】なお、本実施形態では、ストローブ信号の
立ち上がりおよび立ち下がりの双方に同期して、受信側
でデータをラッチする場合について説明したが、ストロ
ーブ信号の立ち上がりおよび立ち下がりの一方にのみ同
期して、受信側でデータを取り込む場合にも、ストロー
ブ信号の周期をＴｗ/２とすることにより、同様に適用
することができる。

【００６１】また、本実施形態では、送信側で、データ
に対してストローブ信号を時間Ｔｗ/２だけ遅延させた
が、その代わりに、受信側でストローブ信号を時間Ｔｗ
/２だけ遅延させ、遅延させたストローブ信号に同期し
てデータを取り込むようにしてもよい。

【００６２】次に、本発明の第３実施形態について説明
する。

【００６３】本実施形態は、上記の第１実施形態におい
て、送受信部２１の構成を変更したものである。

【００６４】図６に、本実施形態における送受信部２１
の構成を示す。

【００６５】図示するように、本実施形態の送受信部２
１は、入出力制御部５０と、送信部６０と、受信部７０
とを有する。送信部６０は、３ステート送信回路１０
１、１０９と、プリセット機能付Ｄフリップフロップ６
０１〜６０４、６１１とを有する。このプリセット機能
付Ｄフリップフロップ６０１〜６０４、６１１は、デー
タ入力端子Ｄのデータを保持するだけではなく、プリセ
ット端子Ｐによって任意のデータをセットすることが可
能である。また、受信部７０は、受信回路３０１、３０
２と、Ｄフリップフロップ９０１〜９０４とを有する。

【００６６】以下、第１実施形態と同様に、あるモジュ
ール２から他モジュール２へ、ライトコマンドと当該ラ
イトコマンドによって書き込むデータとを転送する場合
を例にとり、送受信部２１の動作を説明する。

【００６７】まず、送信側のモジュール２における送受
信部２１の動作について説明する。

【００６８】主機能部２０からのデータ送信の要求が発
生すると、入出力制御部５０は、コマンド１１１１の出
力とコマンド出力制御信号１１１０のアサートを行うサ
イクルを実行した後に、プリセット信号１６１１を出力
すると共に４ビット幅のデータ１６００をパラレルに出
力するサイクルを実行する。また、データ１６００を出
力したサイクルとその後の４サイクルの計５サイクル期
間中、出力制御信号１６０５をＨレベルとする。

【００６９】送信部６０において、プリセット信号１６
１１が出力されると、プリセット機能付Ｄフリップフロ
ップ６１１には固定データ１６１８が、また、プリセッ
ト機能付Ｄフリップフロップ６０１〜６０４には、４ビ
ット幅のデータ１６００の各ビットが、それぞれセット
される。このようなプリセットサイクルの後、プリセッ
ト機能付Ｄフリップフロップ６０１〜６０４、６１１に
セットされたデータは、サイクルを規定するクロック信
号１６１２に同期して、プリセット機能付Ｄフリップフ
ロップ６０２〜６０４、６１１のそれぞれが入力端子Ｄ
のデータを受け入れていくことにより、プリセット機能
付Ｄフリップフロップ６１１の方向に順次シフトし、最
終的に、３ステート送信回路１０１に入力する。そし
て、この期間、出力制御信号１６０５によってデータ出
力状態となっている３ステート送信回路１０１から、バ
ス１のデータバス１１０８へ出力される。

【００７０】次に、受信側のモジュール２における送受
信部２１の動作について説明する。

【００７１】受信回路３０２がバス１のコマンドバス１
１１２から受信したコマンドは、入出力制御部５０に送
信される。一方、受信回路３０１がバス１のデータバス
１１０８から受信したデータは、Ｄフリップフロップ９
０１に格納された後、順次、クロック信号１６１２に同
期して、Ｄフリップフロップ９０２〜９０４へとシフト
していく。入出力制御部５０は、コマンド受領サイクル
の６サイクル後のサイクルで、Ｄフリップフロップ９０
１〜９０４からパラレルに４ビットのデータを読み出
し、これを有効データ１６１０として、主機能部２０に
送信することにより、プリアンブルを除いた本来のデー
タのみを主機能部２０に引き渡す。

【００７２】以上、本発明の第３実施形態について説明
した。

【００７３】本実施形態においても上記の第１実施形態
と同様の効果を得ることができる。

【００７４】次に、本発明の第４実施形態について説明
する。

【００７５】図７に、本実施形態が適用されたバスシス
テムの概略構成を示す。

【００７６】図示するように、本実施形態のバスシステ
ムは、上記の第１実施形態において、少なくとも１つの
モジュール２をバス１に直接接続し、その他のモジュー
ル２を方向性結合器３を介してバス１に非接触で接続し
たものである。

【００７７】図８に、送受信部２１の概略構成を示す。

【００７８】図示するように、送受信部２１は、上記の
第１実施形態の送受信部２１と略同様の構成を有してい
る。ただし、データの受信回路として受信回路３０１に
代えてヒステリシス特性付受信回路３１０を用いている
点、および、ヒステリシス特性付受信回路３１０のリセ
ットを行うデコード回路３２０を備えている点が、第１
実施形態の送受信部２１と異なる。

【００７９】以下、上記の第１実施形態と同様、あるモ
ジュール２から他のモジュール２へ、ライトコマンドと
当該ライトコマンドによって書き込むデータとを転送す
る場合を例にとり、送受信部２１の動作を説明する。こ
の場合に送受信部２１で送受される信号のタイミングチ
ャートを、図９に示す。

【００８０】この場合の送受信部２１の動作は、デコー
ド回路３２０によるヒステリシス特性付受信回路３１０
のリセットを除き、上記の第１実施形態と同様である。

【００８１】すなわち、送信側のモジュール２の送受信
部２１において、送信部１０は、バス１のコマンドバス
１３１１にコマンドを送信したサイクルの次のサイクル
で、バス１のデータバス１３１０にプリアンブルを送信
し、その後のサイクルで、データバス１３１０にデータ
を送信する。

【００８２】このデータバス１３１０に出力されたプリ
アンブルを含むデータは、方向性結合器３を介して、受
信側のモジュール２の送受信部２１に渡される。受信側
のモジュール２の送受信部２１に接続されたデータバス
１３１０において、このプリアンブルを含むデータは、
図９に示すように、プリアンブルの始まり時点を示す比
較的小さな微分パルスと、直前のプリアンブルと値が異
なる第１番目のデータの始まり時点を示す比較的大きな
微分パルスと、直前のデータと値が異なる第２番目以降
のデータの始まり時点を示す比較的大きな微分パルスと
が、順次伝送されることになる。

【００８３】すなわち、第１番目のデータの値が直前の
プリアンブルの値と同じ場合、微分パルスは生じない。
そこで、本実施形態では、第１番目のデータが直前のプ
リアンブルと同じ値の場合には、微分パルスが生じなく
ても、ヒステリシス特性付受信回路３１０が直前のプリ
アンブルと同じ値を出力するようにしている。

【００８４】具体的には、プリアンブル期間中に、デコ
ード回路３２０によりヒステリシス特性付受信回路３１
０をリセットし、プリアンブルと同じ値を、ヒステリシ
ス特性付受信回路３１０にセットする。つまり、デコー
ド回路３２０は、受信回路３０２がコマンド１３１１を
受信したならば、これを検出してリセット信号１３０４
を出力することにより、ヒステリシス特性付受信回路３
１０をリセットし、プリアンブルと同じ値、すなわち、
Ｌレベルを、ヒステリシス特性付受信回路３１０にセッ
トする。

【００８５】これにより、ヒステリシス特性付受信回路
３１０は正しくデータを出力することができる。すなわ
ち、第１番目のデータがＬレベルであれば微分パルスは
生じないので、セットされたＬレベルをそのまま出力
し、第１番目のデータがＨレベルであれば、これによっ
て生じた比較的大きな微分パルスに従ってＨレベルを出
力する。

【００８６】ここで、このようなリセットが可能なヒス
テリシス特性付受信回路３１０の構成例を図１０に示
す。

【００８７】図において、ＰチャネルＭＯＳトランジス
タ５０１〜５０４と、ＮチャネルＭＯＳトランジスタ５
０５〜５０７とは、カレントミラー回路を構成してい
る。この回路は、受信した微分パルスに応じて、出力デ
ータを切り替えるヒステリシス特性を持っている。

【００８８】ここで、本実施形態では、このような回路
のリセットのため、ＰチャネルＭＯＳトランジスタ５１
１、ＮチャネルＭＯＳトランジスタ５１２、および、反
転回路５１３を設けている。

【００８９】リセット信号１３０４がＨレベルになる
と、ＰチャネルＭＯＳトランジスタ５１１およびＮチャ
ネルＭＯＳトランジスタ５１２はオン状態になり、Ｎチ
ャネルＭＯＳトランジスタ５０６がＨレベルからＬレベ
ルへのデータ変化に対応する微分パルスを受信した場合
と同じ状態に遷移し、この後、リセット信号１３０４を
Ｌレベルに戻しても、ＮチャネルＭＯＳトランジスタ５
０６がＬレベルからＨレベルへのデータ変化に対応する
微分パルスを受信しない限り、受信回路出力信号１３０
５はリセット時のレベルを維持する。

【００９０】ところで、図１０に示した、カレントミラ
ー回路を利用したヒステリシス特性付受信回路３１０で
は、プリアンブルの始めの時点で生じる比較的小さな微
分パルスが、以降の動作に悪影響を与える場合がある。
そこで、リセットは、第１番目のデータに対する微分パ
ルス発生以前の、プリアンブルの始めの時点で生じる比
較的小さな微分パルスをマスクする期間、あるいは、こ
の微分パルスの発生後に行うようにするのがよい。

【００９１】以上、本発明の第４実施形態について説明
した。

【００９２】本実施形態によれば、ヒステリシス特性付
受信回路３１０は、ＬレベルからＨレベルまたはＨレベ
ルからＬレベルへの比較的大きな変化に応じた大きな微
分パルスに対応すれば足りるので、ヒステリシス特性付
受信回路３１０を中間レベルからＨレベルまたはＬレベ
ルへの比較的小さな変化に応じて小さな微分パルスに対
応するように構成する場合に比べ、ノイズマージンは大
きくなり、その分データ転送周期を短期化して、データ
転送を効率化することが可能となる。

【００９３】なお、本実施形態では、プリアンブルをＬ
レベル固定の信号としたが、これはＨレベル固定の信号
としてもよい。ただし、この場合には、リセットに応じ
て、ヒステリシス特性付受信回路３１０にＨレベルがセ
ットされるようにする。

【００９４】また、本実施形態では、あるモジュール２
から他のモジュール２へ、ライトコマンドと当該ライト
コマンドによって書き込むデータとを転送する場合を例
にとり説明したが、コマンド発行元がデータ転送先とな
るような場合、すなわち、あるモジュール２から他のモ
ジュール２へリードコマンドを発行し、他のモジュール
２からあるモジュール２へデータの転送する場合にも適
用できる。この場合、受信側のモジュール２の入出力制
御部４０は、自モジュール２がコマンドを発行したサイ
クルの次の次（２つ後）のサイクルからのデータを、有
効データとして、主機能部２０に送信することになる。
また、この場合、デコード回路３２０は、自モジュール
２からのコマンド発行を検出し、ヒステリシス特性付受
信回路３１０をリセットすることになる。

【００９５】また、本実施形態は、上記の第２実施形態
と同様、ストローブ信号を用いてデータを転送する場合
にも適用できる。

【００９６】以上、本発明の各実施形態について説明し
た。

【００９７】本発明は上記の各実施形態に限定されるも
のではなく、その要旨の範囲内で数々の変形が可能であ
る。

【００９８】例えば、上記の各実施形態では本発明をデ
ータの転送に適用した場合を例にとり説明したが、本発
明のプリアンブルを用いた転送は、コマンドやアドレス
等の任意の情報の転送に適用することができる。また、
バス上の転送のみならず、１対１で接続されている２モ
ジュール間の転送にも同様に適用することができる。さ
らに、上記の各実施形態に示すバスシステムは、アドレ
スバスや制御信号線を含むバスにも適用できる。

【００９９】ところで、上記の各実施形態で示したバス
システムは、例えば図１１に示すような、電子計算機に
適用することができる。

【０１００】この電子計算機では、ＣＰＵとコントロー
ラ７０２は、プロセッサバス７５０によって接続されて
いる。また、ハードディスクやネットワーク装置等の入
出力装置とコントローラ７０２は、入出力バス７６０に
よって接続されている。さらに、メモリチップ７０４と
コントローラ７０２は、メモリバス７００によって接続
されている。

【０１０１】このような電子計算機において、コントロ
ーラ７０２とメモリチップ７０４を、上記の各実施形態
におけるモジュール２とし、メモリバス７００を上記の
各実施形態におけるバス１とすることにより、メモリバ
ス７００を高速化し、電子計算機の性能向上を図ること
が可能となる。また、同様に、プロセッサバス７５０や
入出力バス７６０を上記の各実施形態におけるバス１と
し、このバス１を用いてデータ転送を行うＣＰＵやコン
トローラ７０２や入出力装置を、上記の各実施形態にお
けるモジュール２とすることにより、プロセッサバス７
５０や入出力バス７６０を高速化し、電子計算機の性能
向上を図ることが可能となる。

【０１０２】なお、このような電子計算機における各部
の配置は、例えば図１２に示すようにすればよい。

【０１０３】図中、符号７０１はメイン基板であり、Ｃ
ＰＵ等の集積回路が設けられている。符号７０２はメモ
リコントローラであり、ＣＰＵ、メモリおよび入出力装
置の制御を行うための集積回路である。符号７０３はメ
モリモジュールであり、メモリチップ７０４が設けられ
ている。メモリモジュール７０３は、ソケット７０５を
介してメイン基板７０１と接続されている。メモリチッ
プ７０４とコントローラ７０２は、メモリバス７００に
よって接続されている。

【０１０４】

【発明の効果】以上のように本発明によれば、効率的な
データ転送を行うことが可能となる。

【図面の簡単な説明】

【図１】本発明の第１実施形態が適用されたバスシステ
ムの概略構成を示す図である。

【図２】本発明の第１実施形態に用いる送受信部２１の
概略構成を示す図である。

【図３】本発明の第１実施形態に用いる送受信部２１で
送受される信号のタイミングを示す図である。

【図４】本発明の第２実施形態に用いる送受信部２１の
概略構成を示す図である。

【図５】本発明の第２実施形態に用いる送受信部２１で
送受される信号のタイミングを示す図である。

【図６】本発明の第３実施形態に用いる送受信部２１の
概略構成を示す図である。

【図７】本発明の第４実施形態が適用されたバスシステ
ムの概略構成を示す図である。

【図８】本発明の第４実施形態に用いる送受信部２１の
概略構成を示す図である。

【図９】本発明の第４実施形態に用いる送受信部２１で
送受される信号のタイミングを示す図である。

【図１０】本発明の第４の実施形態に用いるヒステリシ
ス特性付受信回路３１０の概略構成を示す図である。

【図１１】本発明の各実施形態を適用可能な電子計算機
の構成図である。

【図１２】図１１に示す電子計算機を構成する各部の配
置を説明するための図である。

【図１３】従来のバスシステムの構成を示す図である。

【図１４】従来のバスシステムの構成を示す図である。

【図１５】従来のバスシステムで送受される信号のタイ
ミングを示す図である。

【図１６】従来の受信回路の遅延特性を示す図である。

【図１７】従来のバスシステムで送受される信号のタイ
ミングを示す図である。

【符号の説明】

１…バス、 ２…モジュール、 １０、６０、９０…送
信部、 ２０…主機能部、 ２１…送受信部、 ３０、
７０、９１…受信部、 ４０、５０、８０…入出力制御
部、 １０１、１０９、２０４、２０５…３ステート送
信回路、 １０２、１２２、２０３…マスク回路、 １
０３、１０８、２０１、２０２…遅延回路、 ２０６、
２０７、３０１、３０２…受信回路、３１０…ヒステリ
シス特性付受信回路、 ３２０…デコード回路、 ６０
１〜６０４、６１１…プリセット機能付Ｄフリップフロ
ップ、 ９０１〜９０４…Ｄフリップフロップ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀口 真志 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 波多野 進 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 伊藤 和弥 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5B077 AA01 AA17 GG03 GG11 MM01 MM02 5K029 AA11 CC01 GG07 5K032 AA01 CA09 DA02 DB08 DB09 DB11 DB18 5K034 AA01 GG02 GG06 HH01 HH04 HH65 KK04 PP07 QQ08

Claims (8)

【特許請求の範囲】
1. 【請求項１】複数のデータを順次送信するデータ送信装
   置であって 出力状態を高インピーダンス状態およびデータ出力状態
   のうちのいずれか一方に選択的に切替え可能な送信手段
   と、 前記送信手段の出力状態を高インピーダンス状態からデ
   ータ出力状態に切り替えた後、所定時間を経過してか
   ら、前記送信手段に前記複数のデータを順次入力するこ
   とにより、前記送信手段から前記複数のデータを順次送
   信させる出力制御手段と、を有することを特徴とするデ
   ータ送信装置。
2. 【請求項２】請求項１記載のデータ送信装置であって、 前記出力制御手段は、 前記送信手段の出力状態を、高インピーダンス状態から
   データ出力状態に切り替えた後、前記所定時間を経過す
   るまで、所定値を持つダミーデータであるプリアンブル
   を前記送信手段に入力することにより、前記送信手段か
   ら前記プリアンブルを送信させることを特徴とするデー
   タ送信装置。
3. 【請求項３】請求項２記載のデータ送信装置であって、 前記出力制御手段は、 前記送信手段の出力状態を、高インピーダンス状態から
   データ出力状態に切り替えた後に、前記送信手段に入力
   すべき前記複数のデータを順次出力する転送データ出力
   手段と、 前記転送データ出力手段が順次出力した前記複数のデー
   タ各々を、前記所定時間遅延させる遅延手段と、 前記送信手段の出力状態を高インピーダンス状態からデ
   ータ出力状態に切り替えた後、前記所定期間を経過する
   までは、前記プリアンブルを選択して前記送信手段に入
   力し、前記所定時間を経過してからは、前記遅延手段が
   遅延した前記複数のデータ各々を選択して、前記送信手
   段に入力する選択手段と、を有することを特徴とするデ
   ータ送信装置。
4. 【請求項４】請求項２記載のデータ送信装置であって、 前記出力制御手段は、 前記送信手段の出力状態を高インピーダンス状態からデ
   ータ出力状態に切り替えた後に、前記送信手段に入力す
   べき前記複数のデータをパラレルに出力する転送データ
   出力手段と、 前記転送データ出力手段がパラレルに出力した前記複数
   のデータの上位側に、前記プリアンブルを付加する付加
   手段と、 前記付加手段によって前記プリアンブルが付加された前
   記複数のデータを格納すると共に、前記送信手段の出力
   状態を高インピーダンス状態からデータ出力状態に切り
   替えた後に、前記格納した複数のデータをシリアルに出
   力するパラレル/シリアル変換手段と、を有することを
   特徴とするデータ送信装置。
5. 【請求項５】請求項２、３または４記載のデータ送信装
   置と、前記データ送信装置が送信したデータを受信する
   データ受信装置と、を有するデータ転送システムであっ
   て、 前記データ受信装置は、 前記データ送信装置より受信したデータの極性の変化を
   表す正負のパルスを検出して、当該検出したパルスの極
   性に応じて正負いずれかの値を内部に設定すると共に、
   当該設定した値を前記データ送信装置より受信したデー
   タの値として出力するヒステリシス特性付受信手段と、 データ受信の開始を検出し、当該データ受信に先立っ
   て、前記ヒステリシス特性付受信手段の内部に前記プリ
   アンブルと同じ値を強制的に設定するリセット手段と、
   を有することを特徴とするデータ転送システム。
6. 【請求項６】データバスと、前記データバスを介してデ
   ータを送受する複数のモジュールと、を有するデータ転
   送システムであって、 前記複数のモジュールは、第１のモジュールと第２のモ
   ジュールを含み、前記第１のモジュールは、 前記データバスへの出力を高インピーダンス状態からデ
   ータ出力状態に変化させた後に、有効データの時系列上
   先頭に無効データを付加したデータ列を、前記データバ
   スに出力するデータ送信手段を有し、 前記第２のモジュールは、 前記第１のモジュールが前記データバスに出力した前記
   データ列中の有効データを受信するデータ受信手段を有
   することを特徴とするデータ転送システム。
7. 【請求項７】請求項６記載のデータ転送システムを用い
   たことを特徴とする電子計算機。
8. 【請求項８】データバスを介して、第１のモジュールか
   ら第２のモジュールへデータを転送するデータ転送方法
   であって、 前記第１のモジュールが、前記データバスへの出力を高
   インピーダンス状態からデータ出力状態に変化させた後
   に、有効データの時系列上先頭に無効データを付加した
   データ列を前記データバスに出力するステップと、 前記第２のモジュールが、前記第１のモジュールが前記
   データバスに出力した前記データ列中の有効データを受
   信するステップと、を有することを特徴とするデータ転
   送方法。