510101 A7 五、發明說明（彳） 本發明係關於資料轉送技術，特別是關於提高匯流排 系統之資料轉送效率之技術。 習知之在多數模組間轉送資料之技術，有電腦系統內 之資料轉送等使用之匯流排系統。匯流排系統係以共同之 匯流排連接多數模組，將該匯流排當作資料傳輸路，在各 模組間以分時方式轉送資料。這種匯流排通常是由位址信 號用配線、資料信號用配線、控制信號用配線及時鐘信號 用配線所構成。 在匯流排系統，習知之匯流排與模組之接續形態，有 直接或經由電阻將各模組連接到匯流排之形態.，或利用串 訊（cross talk )以非接觸方式連接在匯流排之形態等。經 由電阻連接在匯流排之形態記載於S S T L ( Stub Series Terminated Logic, EIAJ ED-5512 (http://www.jeita.or.jp)) ，利用串訊以非接觸方式連接在匯流排之形態記載於曰本 國特開平2 0 0 0 -1 3 2 2 9 0號公報。 在第1 4圖表示具有直接將各模組連接到匯流排之形 態之匯流排系統之典型架構。 圖中，8 1 1、8 1 2係模組，分別連接在資料匯流 排之匯流排配線8 0 0。模組8 1 1、8 1 2分別具備有 ，輸出端子連接在匯流排配線8 0 0之3狀態發送電路（ 3狀態緩衝器）8 2 1、8 3 2，及輸入端子連接在匯流 排配線8 0 0之接收電路8 3 1、8 2 2。 3狀態發送電路8 2 1、8 3 2可以將輸出控制在高 阻抗狀態及資料輸出狀態（或位準確定狀態）中之任一方 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) •f 訂---------線一 4- 510101 A7 -------B7__ 五、發明說明（2 ) °再者，在資料輸出狀態，3狀態發送電路8 2 1、 8 3 2之輸出將依轉送之資料値，成爲輸出、' l 〃位準之 狀態及輸出、、Η 〃位準之狀態中之任一方。 在這種架構，例如從模組8 1 1向模組8 1 2轉送資 料時，首先使連接在匯流排配線8 0 0之所有模組之發送 電路成爲高阻抗狀態。然後，僅使模組8 1 1內之3狀態 發送電路8 2 1成爲資料輸出狀態，將資料輸出到匯流排 配線8 0 0上。而輸出到匯流排配線8 0 0之資料則由模 組8 1 2內之接收電路8 2 2接收，送至該模組8 1 2之 內部。 其次，第1 5圖表示，具有利用串訊以非接觸方式將 各模組連接在匯流排之形態之匯流排系統之典型架構。 圖中，記號1 0 1 1、1 0 1 2係模組，模組 1 0 1 1係直接連接在資料匯流排之匯流排配線1 〇 〇 〇 ’模組1 0 1 2係經由方向性結合器1 〇 〇 1以非接觸方 式連接在匯流排配線1 0 0 0。再者，圖中之記號 1 0 0 2係連接方向性結合器1 0 〇 1與模組1 〇 1 2之 s 連接用配線。本說明書將包含匯流排配線1 0 〇 〇、結合 % 器1 0 0 1及連接用配線1 0 0 2之架構稱作非接觸型匯 I 流排。 I 模組1 0 1 1、1 0 1 2分別備有3狀態發送電路 J 1 0 2 1 、1 0 3 2及附加磁滯特性之接收電路1〇3 1 I 、1 0 2 2。在模組1 0 1 1 ，3狀態發送電路1 〇 2 1 ^ 之輸出端子與附加磁滯特性之接收電路1 〇 3 1之輸入端 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） II-----I----* 11-----訂--------- (請先閱讀背面之注意事項再填寫本頁) -5- 510101 A7
麼齊郎1曰慧財轰曷員X-消費合作钍印製 五、發明說明（3 ) 子’係連接在匯流排配線1 0 〇 〇。而模組1 0 ]_ 2之發 送電路1 0 3 2之輸出端子與附加磁滯特性之接收電路 1 0 2 2之輸入端子，係連接在連接用配線1 〇 〇 2。 在這種架構，例如從模組1 〇 1 1將資料轉送至模組 1 0 1 2時，首先，使連接在匯流排配線1 〇 〇 〇之所有 模組之發送電路成爲筒阻抗狀態。然後，僅使模組 1 0 1 1內之3狀態發送電路1 〇 2 1成爲資料輸出狀態 ’而將資料輸出到匯流排配線1 〇 〇 〇上。輸出到匯流排 配線1 0 0 0之資料在方向性結合器1 〇 〇 1成爲因串訊 而成之微分脈衝。此微分脈衝係經由連接用配線1 〇 〇 2 由模組1 0 1 2內之附加磁滯特性之接收電路1 〇 2 2接 收。而因接收電路1 0 2 2所具有之磁滯特性，將此微分 信號解碼成與發送電路1 0 2 1之輸出信號相同之信號， 而送至該模組1 0 1 2之內部。 首先，在第1 4圖所示之匯流排系統（具有將各模組 直接連接在匯流排之形態之匯流排系統），由模組8 1 1 向模組8 1 2連續轉送4個資料時之定時圖示於第1 6圖 0 如第1 6圖（a )所示，在匯流排配線8 0 0上，從 未輸出資料之高阻抗狀態至確定最初之資料間之遷移時間 t r 1 ，較第2個以後之各資料之從資料輸出終了至確定 該資料之遷移時間t r 2爲長。這是因爲，在模組8 1 1 之3狀態發送電路8 2 1，從高阻抗狀態遷移至資料輸出 狀態時之波形，比由、L 〃位準狀態遷移至'' Η 〃位準輸 i紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） *-------^------—線 (請先閱讀背面之注意事項再填寫本頁) -6 - 510101 A7 ___ B7 五、發明說明（4 ) 出狀態時，或從、、Η 〃位準狀態遷移至、、L 〃位準狀態時 之波形較爲不尖銳之故。 -------------- 裝· I I (請先閱讀背面之注意事項再本頁) 又如第1 6圖（b )所示，從模組8 1 2之接收電路 8 2 2接收到資料切換，到確定該接收電路8 2 2之輸出 資料間之延遲時間，也是最初之資料之延遲時間t d 1較 第2個以後之資料之延遲時間t d 2爲長。這是除了 t r 1與t r 2之差以外，如第1 7圖所示，接收電路 8 2 2之輸入信號之波形遷移時間愈長，上述延遲時間也 會延長之特性之故。 如此，在具有將各模組直接連接在匯流排之形態之匯 流排系統，模組之接收電路向該模組內部輸出第1個資料 之脈衝寬度t w 1，會較第個以後之資料之脈衝寬度 t w 2爲短。這個問題成爲瓶頸，妨礙到資料轉送循環（ 匯流排周期）之高速化。 --線· 本發明係有鑑於上述實情而完成者，本發明之目的在 實現更有效率之資料轉送。 經濟部智慧財產局員工消費合作社印製 爲了解決上述課題，本發明係使用能夠將輸出狀態選 擇性切換到高阻抗狀態及資料輸出狀態中之任一方之發送 構件，依次發送多數資料。同時配設，用以控制上述發送 構件之輸出之輸出控制構件，該輸出控制構件，係在將上 述發送構件之輸出狀態從高阻抗狀態切換至資料輸出狀態 ，而經過一定時間之後，將上述多數資料依序輸入上述發 送構件。藉此，由上述輸出控制構件控制上述發送構件， 使其由上述發送構件依序發送上述多數資料。在此，所謂 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 510101 A7 ____ B7 五、發明說明（5 ) 資料係指成爲轉送對象之資訊，例如，可以是電子計算機 之指令或位址。 依據本發明時，在匯流排之狀態由高阻抗狀況遷移至 資料輸出狀態後，經過一定時間之間，不會送出最初之資 料。在此期間，令其發送例如具有、、Η 〃位準或、' L 〃位 準之任一位準之虛擬資料（前文-preamble )。如此即可防 止其後發送之最初之資料之波形變短，或對該資料之微分 脈衝變小。因此，可以排除對資料轉送速度之高速化之此 等限制。 茲以應用在匯流排系統之例子說明本發明之各實施例 如下。 第1圖表示應用本發明第1實施例之匯流排系統之槪 略架構。 如圖示，在本實施例之匯流排系統，各模組2係連接 在匯流排1 ，經由此匯流排1進行相互間之資料轉送。在 此，各模組2也可以是L S I或記憶晶片等之半導體積體 電路。匯流排1含有資料匯流排或指令匯流排。各模組2 備有可發揮該模組2之主要機能之主機能部2 0、及仲介 主機能部2 0及匯流排1間之資料之輸入輸出之送收信部 2 1。 第2圖表示送收信部2 1之槪略架構。 如圖示，送收信部2 1備有輸入輸出控制部4 0、發 送部1 0、接收部3 0。發送部1 0備有3狀態發送電路 101、109、延遲電路103、108及掩罩電路（ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I—--------訂---------^ AW (請先閱讀背面之注意事項再填寫本頁) -8- 經濟部智慧財產局員工消費合作社印製 510101 Α7 _............................................... Β7 五、發明說明（6 ) gate ) 1 0 2。而接收部3 0則備有接收電路3 0 1、 3 0 2。再者’爲了使說明更明瞭，所表示之資料匯流排 1 1 0 8寬度爲1位元寬，但是，資料匯流排1 1 0 8當 然可以是並聯之多數位元。 以下，以從某一模組2向別的模組2轉送寫入指令及 由該寫入指令寫入之資料時爲例，說明送收信部2 1之動 作。這個時候，由送收信部2 1送受之信號之定時圖示於 第3圖。 首先，說明發送側之模組2之送收信部2 1之動作。 •如第3圖所示，當發生從主機能部2 0至匯流排1之 資料發送之要求時，輸入輸出控制部4 0則先執行，設定 (assert )指令輸出控制信號1110 (第3圖（a))及 輸出指令1 1 1 1 (第3圖（b))之循環。其後，連續 執行多次輸出資料1 1 0 7之循環（第3圖（e ))。同 時，使輸出控制信號1 1 0 5在輸出資料1 1 〇 7之循環 中，及輸出最後之資料1 1 0 7之循環後之1個循環中， 成爲'' Η 〃位準（第3圖（c ))。 發送部1 0在輸出指令1 1 1 1之循環中，當指令輸 出控制信號1 1 1 0被設定成'' Η 〃位準時，3狀態發送 電路1 0 9成爲輸出狀態，指令1 1 1 1 1被輸出到匯流 排1之指令匯流排1 1 1 2。 在輸出指令1 1 1 1之循環之下一循環以後，匯流排 輸出控制信號1 1 0 5被設定成'' Η 〃位準，3狀態發送 電路101成爲輸出狀態（第3圖（c))。這時，掩蔽 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 丨 j—------—--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -9 - 經濟部智慧財產局員工消費合作社印製 510101 A7 B7 五、發明說明（7) 電路1 0 2則由於被延遲電路1 0 3延遲之相當1個循環 之時間（T m )前之延遲輸出控制信號1 1 0 6在'' L 〃 位準，而輸出'' L 〃位準。而此'' L 〃位準便從3狀態發 送電路1 0 1輸出到匯流排1之資料匯流排1 1 0 8 (第 3圖（f ))。在此，掩蔽電路1 0 2係在兩個輸入中之 一方爲'' L 〃位準之期間中，將輸出固定在L 〃位準， 該一方在'' Η 〃位準之期間中，使輸出與另一方之輸入位 準相同位準之邏輯積電路，具有閘功能。 在匯流排輸出控制信號1 1 0 5被設定在> Η 〃位準 之循環之下一循環，掩蔽電路1 0 2則因爲被延遲電路 1 0 3延遲之1個循環前之延遲輸出控制信號1 1 0 6在 '' Η 〃位準，而輸出在延遲電路1 0 8被延遲1個循環之 最初之資料1 1 0 7。而此最初之資料1 1 0 7便經由 3狀態發送電路1 0 1輸出到匯流排1之資料匯流排 1 1 0 8。在以後之循環，同樣地依序由掩蔽電路1 0 2 輸出各資料1 1 0 7，經由3狀態發送電路1 0 1輸出到 匯流排1之資料匯流排1 1 0 8。 而在將所有之（第3圖所示之例子爲4個）資料 1 1 0 7輸出到匯流排1之資料匯流排1 1 0 8時，輸出 控制信號1 1 0 5便回到L 〃位準，藉此，3狀態發送 電路1 0 1便回到高阻抗狀態。 其結果，匯流排1上之資料匯流排1 1 0 8將如第2 圖（f )所示，在輸出'' L 〃位準後，連續輸出本來之資 料1 1 0 7。亦即，在資料匯流排1 1 0 8上輸出，時間 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------訂---------^ (請先閱讀背面之注意事項再填寫本頁) 10- 經濟部智慧財產局員工消費合作社印製 510101 A7 _______ B7 五、發明說明（8) 序列上在前頭附加a L 〃位準之信號之資料列。以下，本 說明書將此附加在資料列前頭之L 〃位準之期間稱作前 文（preamble -虛擬資料）。 其次說明接收側之模組2之送收信部2 1之動作。 接收電路3 0 2從匯流排1之指令匯流排1 1 1 2接 收之指令，係發送至輸入輸出控制部4 0。而接收電路 3 0 1從匯流排1之資料匯流排1 1 0 8接收之資料則被 當作接收電路3 0 1之輸出1 1 0 9 ，而輸出到輸入輸出 控制部4 0。輸入輸出控制部4 0則將接收到指令之循環 之下下（兩個後）循環起之資料當作有效資料，發送到主 機能部2 0。藉此將去除前文之只有本來之資料交給主機 能部2 0。換言之，丟棄指令後之第1個循環之確定位準 之無效資料。 依據本實施例時，如第3圖（g )所示，因爲起因於 最初之接收資料所產生之遷移時間t r 1之接收電路 3 0 1之延遲時間t d 1之增大，使輸出資料之脈衝寬度 t w 1之短期化，係僅對前文發生。亦即，本來之資料不 會發生。因此，可以縮短資料轉送周期之這一部分，可以 提高資料轉送效率。 再者，本實施例係以從某一模組2向別的模組2轉送 寫入指令及因該寫入指令而寫入之資料時爲例子進行說明 ，但在指令發行原爲資料轉送對方時，亦即，從某一模組 2向別的模組2發行讀出指令，而從別的模組2向某一模 組2轉送資料時，接收端之模組2之送收信部2 1之輸入 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------.—-----^---------線 (請先閱讀背面之注意事項再填寫本頁) -11 . 經濟部智慧財產局員工消費合作社印製 510101 Α7 ___ Β7 五、發明說明（9 ) 輸出控制部4 0，係將本模組2發行之指令之循環之下下 (兩個後）循環起之資料當作有效資料，發送給主機能部 2 0° 同時，本實施例係將前文作爲A L 〃位準固定之信號 ，但也可以是Η 〃位準固定之信號。或者是取、L 〃位 準及'' Η 〃之任一方之信號。同時，使前文之期間與資料 轉送循環爲相同之期間，但兩者可以互異。 其次說明本發明之第2實施例。 本實施例係在第1圖所示之第1實施例之匯流排系統 ，使用選通信號進行資料轉送者。再者，這個時候，匯流 排1則除了資料匯流排或指令匯流排以外另有選通信號匯 流排。 第4圖表示，本實施例之各模組2之送收信部2 1。 如圖示，送收信部2 1備有：輸入輸出控制部8 0、 發送部9 0、接收部9 1。發送部9 0備有：3狀態發送 電路204、20 5 ;掩蔽電路203 ;延遲電路20 1 、2 0 2。接收部9 1備有：接收電路2 0 6、2 0 7 ; 栓鎖電路2 0 8。再者，爲了使說明明瞭化，資料匯流排 1 2 1 0之寬度表示是1個位元，但是，資料匯流排 1 2 1 0當然也可以是並聯之多數位元。同時，進行有關 處理指令匯流排之架構，係與上述第1實施例大致上相同 ，因此省略未圖示。 以下，與上述第1實施例同樣，以從某一模組2向別 的模組2轉送寫入指令及因該寫入指令而寫入之資料時爲 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------------------^---------^ . (請先閱讀背面之注意事項再填寫本頁) -12 - 經濟部智慧財產局員工消費合作社印製 510101 Α7 ________ Β7 五、發明說明（10) 例子，說明送收信部2 1之動作。這時由送收信部2 1送 受之信號之定時圖示於第5圖。 首先說明發送側之模組2之送收信部2 1之動作。 若以在資料匯流排1 2 1 0上轉送1個資料之周期長 度爲T w進行說明，則，如第5圖所示，輸入輸出控制部 8 0在由主機能部2 0向匯流排1發送資料時，首先將匯 流排輸出控制信號1 2 0 2設定成、、Η 〃位準（第5圖（ a ))，然後，若超過時間T w / 2，則以周期T w連續 輸出資料1 2 0 4 (第5圖（c ))。而與此並行，將周 期2 T w而負荷比（duty raUo ) 1 : 1之選通信號 1 2 0 1輸出到最後之資料1 2 0 4輸出完畢（第5圖（ b))。而在最後之資料1204輸出完畢之同時，將匯 流排輸出控制信號1 2 0 2恢復到、、L 〃位準。 發送部9 0在匯流排輸出控制信號1 2 0 2被設定成 '' Η 〃位準時，3狀態發送電路2 0 4成爲輸出狀態，由 延遲電路2 0 1將其延遲時間Tw/2之選通信號 1 2 0 1被輸出到匯流排1之選通匯流排1 2 0 8 (第5 圖（e ) ) 〇 同時，在匯流排輸出控制信號1 2 0 2被設定成'' Η 〃位準時，3狀態發送電路2 0 5也成爲輸出狀態。此後 ，到經過時間T w/ 2，掩蔽電路2 0 3因被延遲電路 2 0 2延遲時間T w / 2之輸出控制信號1 2 0 3在、、L 〃位準，而輸出'' L 〃位準。而由3狀態發送電路2 〇 5 向匯流排1之資料匯流排1 2 1 0輸出'' L 〃位準（第5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂-------1 AW. (請先閱讀背面之注意事項再填寫本頁) -13- 510101 A7 _ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（n) 圖（f ))。在3狀態發送電路2 0 5成爲輸出狀態後， 經過時間T w/ 2時，因爲被延遲電路2 0 2延遲時間 T w / 2之輸出控制信號1 2 0 3變成'' Η 〃位準，因此 掩蔽電路2 0 3便將依序連續輸入之資料1 2 0 4直接輸 出。而這些資料1 2 0 4便經由3狀態發送電路2 〇 5依 序輸出到匯流排1之資料匯流排1 2 1 0。 而在將全部（第5圖所示之例子係4個）資料 1 2 0 4輸出到匯流排1之資料匯流排1 2 1 0後，匯流 排輸出控制信號1 2 0 2則恢復到'' L 〃 .位準。藉此，3 狀態發送電路2 0 4、2 0 5便回到高阻抗狀態。 其結果，在匯流排1之資料匯流排1 2 1 0輸出有， 僅輸出時間T w / 2之'' L 〃位準後，以周期T w連續輸 出本來之資料。亦即，在資料匯流排1 2 1 0輸出，時間 序列上前頭附加有'' L 〃位準之前文之資料列。又，同樣 在輸出時間T w之'' L 〃位準後成爲Η 〃位準時，則以 周期2 T w向匯流排1之選通匯流排1 2 0 8輸出負荷比 1 : 1之選通信號1 2 0 1。亦即，在選通匯流排 1 2 0 8輸出'' Η 〃位準與> L 〃位準配合資料周期切換 之選通信號1 2 0 1。 其次說明接收側之模組2之送收信部2 1之動作。 接收電路2 0 6從匯流排1之選通匯流排1 2 0 8接 收之選通信號輸入到輸入輸出控制部8 0及栓鎖電路 2 0 8。而接收電路2 0 7從匯流排1之資料匯流排 1 2 1 0接收之資料則輸入栓鎖電路2 0 8。栓鎖電路 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 』^ -14 -
;--— la----裝--- (請先閱讀背面之注意事項再本頁) · --線· 510101 A7
痤齊郎替慧財產咼員工消費合作社印製 五、發明說明（12) 2 Ο 8在將從接收電路2 Ο 6接到之選通信號之上昇及下 降，亦即在'' Η 〃位準與L 〃位準之雙方之切換點，栓 鎖從接收電路2 0 7輸入之資料，將此輸出1 2 〇 6交給 輸入輸出控制部80 (第5圖（g))。 輸入輸出控制部8 0則利用從接收電路2 〇 6接到之 選通信號，將從栓鎖電路2 0 8接到之資料取進，而交給 主機能部2 0。 在本貫施例，與上述第1實施例一樣，如第5圖所示 ，起因於最初之接收資料所產生之遷移時間使接收電路 2 0 7之延遲時間之增大，致使輸出資料之脈衝寬度之短 期化’係僅對前文發生。亦即，本來之資料不會發生脈衝 寬度短期化。因此，可以縮短資料轉送周期之這一部分， 可以提高資料轉送效率。 再者，本實施例係說明與選通信號之上昇及下降之雙 方同步，在接收側栓鎖資料之情形。但若僅與選通信號之 上昇或下降之一方同步，在接收側取進資料時，使選通信 號之周期爲Tw/2，便可同樣適用。 同時，本實施例係在發送側使選通信號對資料延遲 T w / 2。但也可以在發送側不使選通信號延遲，而在接 收側使選通信號延遲T w / 2，而與延遲之選通信號同步 取進資料。 其次說明本發明之第3實施例。本實施例變更上述第 1實施例之送收信部2 1之架構。 第6圖表示本實施例之送收信部2 1之架構。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —---------------線 01^- (請先閱讀背面之注意事項再填寫本頁) •15- 510101 A7 B7 五、發明說明（13) (請先閱讀背面之注意事項再填寫本頁) 如圖示，本實施例之送收信部2 1備有：輸入輸出控 制部5 0、發送部6 0及接收部7 0。發送部6 0備有， 3狀態發送電路1 0 1、1 0 9及附加有復置機能之D正 反器60 1〜604、6 1 1。附加有復置機能之D正反 器60 1〜604、6 1 1不只保持資料輸入端子D之資 料，並且可以從復置端子P設置任意之資料。而且，D正 反器6 0 1〜6 0 4及6 1 1可以將由並聯/串聯控制端 子S / P端子所保持之資料與從時鐘端子輸入之時鐘信號 同步位移。而，接收部7 0則備有，接收電路3 0 1、 302及D正反器901〜904。 以下，與第1實施例问樣’以從某一模組2向別的模 組2轉送寫入指令及因該寫入指令而寫入之資料時爲例子 ，使用第7圖之定時圖說明送收信部21之動作。 從主機能部2 0發生有發送資料之要求時，輸入輸出 控制部5 0便在執行發送指令1 1 1 1 (第7圖（c )) 及設定指令輸出控制信號1 1 1 0 (第7圖（b ))之循 環後，輸出並聯/串聯控制信號1 6 1 1 (第7圖（f ) 經濟部智慧財產局員工消費合作社印製 )。與此之同時，執行將4位元寬之資料1 6 0 〇並聯輸 出到正反器6 0 1〜6 0 4之P端子之循環（第7圖（f ))。同時，在輸出資料1600之循環及其後之4個循 環之共計5個循環之期間中，使匯流排輸出控制信號 1 6 0 5在Η 〃位準（第7圖（g ))。 在發送部6 0，當輸出並聯/串聯控制信號1 6 1 1 後，便在附加有復置機能之D正反器6 1 1設置固定資料 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 510101 A7 ---- B7 五、發明說明（14) 1618 (第7圖（d))，在附加有復置機能之D正反 器6 〇 1〜6 0 4設置4位元寬之資料1 6 0 0之各位元 。在這種復置循環後，設置在附加有復置機能之D正反器 60 1 〜604、6 1 1之資料，便與規定循環之時鐘 信號1 6 1 2 (第7圖（a ))同步，接受附加有復置機 能之D正反器602〜604、6 1 1之各輸入端子D之 資料。藉此，資料便向附加有復置機能之D正反器6 1 1 之方向依序位移，最後輸入3狀態發送電路1 0 1。而在 這期間，從因匯流排輸出控制信號1 6 0 5而成爲資料輸 出狀態之3狀態發送電路1 0 1向匯流排1之資料匯流排 1108 輸出（7(h))。 其次說明接收側模組2之送收信部2 1之動作。 接收電路3 0 2從匯流排1之指令匯流排1 1 1 2接 收到之指令被送到輸入輸出控制部5 0。另一方面，接收 電路3 0 1從匯流排1之資料匯流排1 1 0 8接收到之資 料則儲存在D正反器9 0 1後，依序與時鐘信號1 6 1 2 同步，移位至D正反器9 0 2〜9 0 4。輸入輸出控制部 5 0在指令受領循環之6個循環後之循環，從D正反器 9 0 1〜9 0 4並聯讀出4位元之資料，將其當作有效資 料16 10，發送至主機能部20，藉此，將去除前文之 僅本來之資料交給主機能部2 0。 本實施例也可以獲得與上述第1實施例同樣之效果。 第8圖表示，應用本發明第4實施例之匯流排系統之 槪略架構。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 11^ ----------訂-------- (請先閱讀背面之注音？事項再填寫本頁) -17- 經濟部智慧財產局員工消費合作社印製 510101 A7 __________________________ B7 五、發明說明（15) 如圖示’本實施例之匯流排系統係在上述第1實施例 至少將1個模組2直接連接到匯流排1，其他模組2則經 由方向性結合器3以非接觸方式連接在匯流排1。如上述 ’本說明書係將包括匯流排1及方向性結合器3之架構稱 作非接觸型匯流排。 第9圖表示送收信部2 1之槪略架構。 如圖示’送收信部2 1之架構與上述第1實施例之送 收信部2 1大致相同。惟，資料之接收電路使用附加有磁 滯特性之接收電路3 1 0以取代接收電路3 0 1這一點， 及具備有可復置附加有磁滯特性之接收電路3 1 0之解碼 電路3 2 0适一'點與弟1貫施例之送收信部2 1不一'樣。 以下’以從某一模組2向別的模組2轉送寫入指令及 因該寫入指令而寫入之資料時爲例子，說明送收信部2 1 之動作。這時由送收信部2 1送受之信號之定時圖示於第 1 0圖。 這時之送收信部2 1之動作則除了以解碼電路3 2 0 復置附加有磁滯特性之接收電路3 1 0以外，其餘與上述 第1實施例相同。 亦即，在發送側之模組2之送收信部2 1，發送部 1 0在向匯流排1之指令匯流排1 3 1 1發送指令之循環 (第1 0圖（a ))之下一循環，向匯流排1之資料匯流 排1 3 1 0發送前文，在此後之循環向資料匯流排 1310發送資料（第1〇圖（b))。 輸出到此資料匯流排1 3 1 0之包含前文之資料則經 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I —费 ------- —訂---------線 (請先閲讀背面之注意事項再填寫本頁) -18 ~ 經濟部智慧財產局員工消費合作社印製 510101 A7 B7 五、發明說明（16) 由方向性結合器3，交給接收側之模組2之送收信部2 1 。在連接接收側之模組2之送收信部2 1之資料匯流排 1 3 1 0，此含有前文之資料係如第1 0圖（c )所示， 依序傳送表示前文之起始點之比較小之微分脈衝，表示其 値與直前之前文不同之第1個資料之起始點之比較大之微 分脈衝，及表示其値與直前之資料不同之第2個資料之起 始點之比較大之微分脈衝。 亦即，第1個資料之値與直前之前文一樣時，不會產 生微分脈衝。因此，本實施例係在第1個資料之値與直前 之前文相同時，縱使不產生微分脈衝，附加有磁滯特性之 接收電路310仍可以輸出與直前之前文相同之値。 具体上是，在前文期間，藉解碼電路3 2 0將附加有 磁滯特性之接收電路3 1 0復置，將與前文相同之値設置 在附加有磁滯特性之接收電路3 1 0。亦即，解碼電路 3 2 0在接收電路3 0 2接到指令1 3 1 1時，將其檢出 而輸出復置信號1 3 0 4 (第1 0圖（d ))。藉此，附 加有磁滯特性之接收電路3 1 0被復置，在附加有磁滯特 性之接收電路3 1 0保持與前文相同之値，即'' L 〃位準 〇 藉此，附加有磁滯特性之接收電路3 1 0可以正確輸 出資料。亦即，若第1個資料是> L 〃位準時不會產生微 分脈衝，因此直接輸出設置之'' L 〃位準，若第1個資料 是'' Η "位準時，則依照由此產生之比較大之微分脈衝輸 出'' Η 〃位準（第1 〇圖（e ))。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------1------ --訂---------線j (請先閱讀背面之注意事項再填寫本頁) -19- 經濟部智慧財產局員工消費合作社印製 510101 Α7 — Β7 五、發明說明（17) 能夠進行這種復置之附加有磁滯特性之接收電路 310之架構示於第11圖。 圖中，P通道MOS電晶體50 1〜504與N通道 Μ 0 S電晶體5 0 5〜5 0 7構成電流鏡面電路。此電路 具備有，可依接收到之微分脈衝，切換輸出資料之磁滯特 性。 爲了這種電路之復置，本實施例設有Ρ通道MO S電 晶體5 1 1、Ν通道M OS電晶體5 1 2及反轉電路 5 13° 當復置信號1 304成爲'' Η 〃位準時，Ρ通道Μ〇 S電晶體5 1 1及Ν通道MOS電晶體5 1 2成爲導通狀 態，N通道Μ 0 S電晶體5 0 6遷移至與接收到對應從'' Η 〃位準至'' L 〃位準之資料變化之微分脈衝時之相同狀 態。此後，使復置信號1 3 0 4回到'' L 〃位準時，只要 N通道Μ〇S電晶體5 0 6未接收到對應從'' L 〃位準至 ” Η 〃位準之資料變化之微分脈衝，接收電路輸出信號 1 3 0 5會一直維持復置時之位準。 而在第1 1圖所示之利用鏡面電路之附加有磁滯特性 之接收電路3 1 0，有時前文之起始點之比較小之微分脈 衝，會對以後之動作產生不良影響。因此，復置最好是在 ，掩蔽（或去除）產生對第1個資料之微分脈衝以前，在 前文之起始點產生之比較小之微分脈衝之期間’或在產生 微分脈衝後進行。爲此，如本實施例’從指令信號生成復 置信號，便很方便。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） - --------ΙΦ------- 丨訂---------線 (請先閱讀背面之注咅？事項再填寫本頁) -20 - 經濟部智慧財產局員工消費合作社印製 510101 Α7 _ Β7 五、發明說明（18) 依據本實施例時，附加有磁滯特性之接收電路3 1 0 只要能對應，依、L 〃位準至、、Η 〃位準或從、、Η 〃位準 至'^ L 〃位準之比較大變化之大微分脈衝即可。因此，較 之，將附加有磁滯特性之接收電路3 1 0構成爲，對應依 中間位準至'' Η 〃位準或> L 〃位準之比較小變化之小微 分脈衝者，雜訊之伸縮度變大，這一部分可以縮短資料轉 送周期，提高資料轉送之效率。 再者，本實施例之前文爲'' L 〃位準固定之信號，但 也可以是'' Η 〃位準固定之信號。但在這個時候，使附加 有磁滯特性之接收電路3 1 0應復置而保持'' Η 〃位準。 同時，本實施例係以從某一模組2向別的模組2轉送 寫入指令及因該寫入指令而寫入之資料時爲例子，進行說 明。但是指令發行原成爲資料轉送對方時，亦即，從某一 模組2向別的模組2發行讀出指令，從別的模組2向某一 模組2轉送資料時也可以適用。這個時候，接收側之模組 2之輸入輸出控制部4 0將自模組2發行指令之循環之下 下（兩個後）循環起之資料當作有效資料，而發送至主機 能部2 0。而在這個時候，由解碼電路3 2 0檢出自模組 2之發行指令，而復置附加有磁滯特性之接收電路3 1 0 〇 同時，本實施形態與上述第2實施例一樣，使用選通 信號轉送資料時也可以適用。 以上係說明本發明之各實施例。 本發明不限定如上述各實施例，可在其主旨之範圍內 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 丨丨丨丨丨^---------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -21 - 經濟部智慧財產局員工消費合作社印製 510101 A7 ___ B7 五、發明說明（19) 作各種變形。 例如，上述各實施例係以將本發明應用在資料轉送時 爲例子進行說明，但本發明之使用前文之轉送可以適用在 指令或位址等之轉送。同時，不只是匯流排上之轉送，也 同樣適用於以1對1方式連接之兩模組間之轉送。 而且，上述各實施例所示之匯流排系統也可以適用於 位址匯流排或含控制信號線之匯流排。 上述各實施例所示之匯流排系統可以適用於例如第 1 2圖所示之電子計算機。 在此計算機，C P U與控制器7 0 2係由·處理器匯流 排7 5 0連接在一起。而硬碟或網路裝置等之輸出輸入裝 置與控制器7 0 2係由輸出輸入匯流排7 6 0連接在一起 。而且，記憶器晶片7 0 4與控制器7 0 2係由記憶器匯 流排7 0 0連接在一起。 在這種電子計算機，以控制器7 0 2及記憶晶片 7 0 4當作上述各實施例之模組2，將記憶器匯流排 7 0 0當作上述各實施例之匯流排1 ，便可以將記憶器匯 流排7 0 0高速化，提高電子計算機之性能。同樣地，將 處理器匯流排7 5 0或輸出輸入匯流排7 6 0當作上述各 實施例之匯流排1，將使用此匯流排1進行資料轉送之 C P U或控制器7 0 2或輸出輸入裝置，當作上述各實施 例之模組2時，便可以將處理器匯流排7 5 0或輸出輸入 匯流排7 6 0高速化，提高電子計算機之性能。 再者，這種電子計算機之各部分之配置可以如第1 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^ ^ , . --------^-------— (請先閱讀背面之注意事項再填寫本頁) -22- 510101 A7 ____ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（20) 圖所示。 圖中，記號7 0 1係主基板，設有C P U等之積体電 路。記號7 0 2係控制器，係用以控制C P U、記憶器及 輸入輸出裝置之積体電路。記號7 0 3係記憶模組，設有 記憶晶片7 0 4。記憶模組7 0 3係介由插座7 0 5連接 在主基板7 0 1。記憶晶片7 0 4與控制器7 0 2係由記 憶器匯流排7 0 0連接在一起。 圖式之簡單說明 第1圖係應用本發明第1實施例之匯流排系統之槪略 架構圖。 第2圖係第1圖所示送收信部2 1之槪略架構圖。 第3圖係以第2圖所示之送收信部2 1接收之信號之 定時圖。 第4圖係本發明第2實施例所使用之送收信部2 1之 槪略架構圖。 第5圖係以第4圖所示之送收信部2 1接收之信號之 定時圖。 第6圖係本發明第3實施例所使用之送收信部2 1之 槪略架構圖。 第7圖係以第6圖所示之送收信部2 1接收之信號之 定時圖。 第8圖係應用本發明第4實施例之匯流排系統之槪略 架構圖。 (請先閱讀背面之注意事項再填寫本頁) # - « 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -23- 510101 A7 — ____B7 五、發明說明（21) 第9圖係本發明第4實施例所使用之送收信部2 1之 槪略架構圖。 弟1 0圖係以弟9圖所不之送收信部2 1接收之信號 之定時圖。 第1 1圖係本發明第4實施例所使用之附加有磁滯特 性之接收電路3 1 0之槪略架構圖。 第1 2圖係可應用本發明各實施例之電子計算機之架 構圖。 第1 3圖係說明構成第1 2圖所示之電子計算機之各 部分之配置用之圖。 第1 4圖係典型之匯流排系統之架構圖。 弟1 5圖係典型之非接觸式之匯流排系統之架構圖。 第1 6圖係由第1 4圖所示之匯流排系統送收之信號 之定時圖。 第1 7圖係第1 4圖所示接收電路之延遲特性匱[。 第1 8圖係由第1 5圖所示之傳統匯流排系統送收之 信號之定時圖。 主要元件對照表 1 ............匯流排 2、811、812、1011、1012.......模組 1 0、6 0、9 0............發送部 2 0......-……主機能部 2 1 ............送收信部 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I----------I --------訂----------線 (請先閱讀背面之注音？事項再填寫本頁) -24- 510101 A7 _B7 _ 五、發明說明（22) 3 0、7 0、9 1 ............接收部 4 0、5 0、8 0-...........輸入輸出控制部 (請先閱讀背面之注意事項再填寫本頁) 101、109、204、205、821、 1 0 2 1、1 0 3 2 ............ 3狀態發送電路 1 0 2、1 2 2、2 0 3 ............掩蔽電路 103、108、201、202--..........延遲電路 206、207、301、302、822、831 -----4妾收電路 2 0 8 .......-----栓鎖電路 3 1 0、1 0 2 2、1 0 3 1 ............附加有磁滯特 性之接收電路 3 2 0 ............解碼電路 5 0 1 ...........-P通道Μ〇S電晶體 5 0 5 ............Ν通道MO S電晶體 6 0 1-...........附加有復置機能之D正反器 7 0 0 ............記憶器匯流排 7 0 1 ............主基板 7 0 2 ............控制器 經濟部智慧財產局員工消費合作社印製 7 0 3 ............記憶模組 7 0 4 ............記憶晶片 7 0 5 ............插座 7 5 0 ............處理器匯流排 7 6 0 ............輸出輸入匯流排 8 0 0 ............匯流排配線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -25- 510101 A7 B7_ 五、發明說明（23) 9 0 1 ............D正反器 1 0 0 0 ............匯流排配線 10 0 1----........方向性結合器 1 0 0 2 ............連接用配線 1108、1210、1310............資料匯流排 1 1 1 2、1 3 1 1 ............指令匯流排 1 2 0 8 —..........選通匯流排 ------------f------- 丨訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -26-