JP4272149B2 - 方向性結合器を用いたデータ転送方式 - Google Patents
方向性結合器を用いたデータ転送方式 Download PDFInfo
- Publication number
- JP4272149B2 JP4272149B2 JP2004517342A JP2004517342A JP4272149B2 JP 4272149 B2 JP4272149 B2 JP 4272149B2 JP 2004517342 A JP2004517342 A JP 2004517342A JP 2004517342 A JP2004517342 A JP 2004517342A JP 4272149 B2 JP4272149 B2 JP 4272149B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- bus
- signal
- sub
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
Description
本発明は情報処理装置においてマルチプロセッサやメモリ等の素子間（例えば、ＣＭＯＳ等により構成されたデジタル回路間、またはその機能ブロック間）での信号伝送技術に関し、特に、同一伝送線に接続された複数の機能素子間でデータ転送を行うバス伝送の高速化技術に関するものである。
多数のノードが接続される高速データ転送用バス方式として、例えば、特開平０７−１４１０７９号（ＵＳＰ ５、６３８、４０２）の非接触バス配線がある。その基本方式を図２に示す。上記従来技術では、２つノード間のデータ転送を長さＬのクロストーク生成部（方向性結合器）を用いて行っていた。すなわち、上記従来技術は、図２に示すように、バスマスタ１０−１とスレーブ１０−２〜１０−３との間のデータ転送に、終端されたメイン配線１−２と終端されたサブ配線（副結合線）２−１〜２−２との間のクロストークを利用する。この技術は、バスマスタ１０−１と複数のスレーブ１０−２〜１０−３との間のように１対多間のデータ転送に適し、例えば、メモリとメモリコントローラとの間のデータ転送に適している。
しかしながら、上記特開平０７−１４１０７９が示す従来技術では、データが、メイン配線からサブ配線に方向性結合器を介して転送（クロストーク）されるため、転送された信号で山型波形（パルス波形）がテイル（ｔａｉｌ）を引き、次のパルス波形との干渉が問題となる。その結果、符号間干渉（ＩＳＩ）によるジッター（ｊｉｔｔｅｒ）の増大、アイ（ｅｙｅ）の狭小化といった問題が生じ、１Ｇｂｐｓ近傍およびそれ以上のデータ転送速度においてタイミングマージンに制限があり、信号転送の高速化を妨げていた。
本発明によるデータ転送方式（バスシステム）は、上記問題を解決するために、メモリコントローラ（ＭＣ）内、メモリチップ（ＤＲＡＭ）内、ＤＩＭＭなどのモジュール内、マザーボード等の基板内に、クロストークのテイル消去手段を実装し、テイルを低減あるいは消失させる（ｔａｉｌ ｃａｎｃｅｌｉｎｇ）。
クロストークのテイル消去手段としては、次の２つがある。
（１）クロストーク信号からテイルが無くなるようにドライブ波形を整形する手段。
（２）テイルをもつクロストーク信号をレシーバに入力する前に整形し、テイルを消去する手段。
これらを実現する具体的な方法として、本発明では、
（１）インピーダンスミスマッチによる反射波の利用、
（２）ドライバ出力抵抗の変更によるドライブ波形の整形、
（３）上記（１）、（２）の組み合わせ、
を提案する。
インピーダンスミスマッチによる反射の利用（１）では、ドライバの直後またはレシーバの直前に、或るインピーダンス値をもつ付加配線を挿入することによって、ドライブ波形またはクロストーク波形を整形する。
例えば、ドライバ抵抗Ｒｓ、配線インピーダンスＺｏの系において、Ｒｓ＜Ｚ１＜Ｚｏの関係にあるインピーダンスＺ１を持った波形整形配線をドライバとメインラインとの間に挿入する。これによって、ドライバと波形整形配線とメインラインとの間で多重反射が起こり、ドライブ波形が、矩形波から擬似的なリンギングをもつ波形に整形される。ドライブ波形を擬似リンギングドライブ波形に変えることよって、方向性結合器を介して副結合線に生成されるクロストークからテイルを除去できる。この方法は、基板あるいはＤＩＭＭの配線を部分的に変更するだけで良く、特別な回路を必要としないという利点がある。
出力抵抗の変更（２）では、クロストーク波形が立ち上がった後、テイルを引き始める時刻（ｔｏｄ）で出力抵抗を小から大に切り替え、出力信号の振幅を高から低にレベルシフトさせることによって、ドライブ波形を擬似リンギング波形に整形し、クロストークのテイルを除去する。この方法は、ＭＣ及び／またはＤＲＡＭの出力回路に可変抵抗回路を挿入し、時刻ｔｏｄで出力抵抗を変えるだけで良い。この方法は、回路規模の大型化を必要としないため、実装が容易であるという利点がある。
インピーダンスミスマッチによる反射と出力抵抗の変更との組み合わせ（３）は、（１）（２）に比べて、インピーダンスおよび出力抵抗の変更量が小さくて済み、擬似リンギング波形の生成時に発生するリングバックをなくすように出力抵抗を調整することが可能となる。従って、クロストーク波形をより望ましい波形に整形できる。
本発明によれば、以上のようにクロストークのテイルをなくすことで、ジッターの低減とアイ開口率を増加し、方向性結合器を用いたデータ転送方式におけるデータ転送の高速化を実現できる。
本発明によるデータ転送方式（バスシステム）は、上記問題を解決するために、メモリコントローラ（ＭＣ）内、メモリチップ（ＤＲＡＭ）内、ＤＩＭＭなどのモジュール内、マザーボード等の基板内に、クロストークのテイル消去手段を実装し、テイルを低減あるいは消失させる（ｔａｉｌ ｃａｎｃｅｌｉｎｇ）。
クロストークのテイル消去手段としては、次の２つがある。
（１）クロストーク信号からテイルが無くなるようにドライブ波形を整形する手段。
（２）テイルをもつクロストーク信号をレシーバに入力する前に整形し、テイルを消去する手段。
これらを実現する具体的な方法として、本発明では、
（１）インピーダンスミスマッチによる反射波の利用、
（２）ドライバ出力抵抗の変更によるドライブ波形の整形、
（３）上記（１）、（２）の組み合わせ、
を提案する。
インピーダンスミスマッチによる反射の利用（１）では、ドライバの直後またはレシーバの直前に、或るインピーダンス値をもつ付加配線を挿入することによって、ドライブ波形またはクロストーク波形を整形する。
例えば、ドライバ抵抗Ｒｓ、配線インピーダンスＺｏの系において、Ｒｓ＜Ｚ１＜Ｚｏの関係にあるインピーダンスＺ１を持った波形整形配線をドライバとメインラインとの間に挿入する。これによって、ドライバと波形整形配線とメインラインとの間で多重反射が起こり、ドライブ波形が、矩形波から擬似的なリンギングをもつ波形に整形される。ドライブ波形を擬似リンギングドライブ波形に変えることよって、方向性結合器を介して副結合線に生成されるクロストークからテイルを除去できる。この方法は、基板あるいはＤＩＭＭの配線を部分的に変更するだけで良く、特別な回路を必要としないという利点がある。
出力抵抗の変更（２）では、クロストーク波形が立ち上がった後、テイルを引き始める時刻（ｔｏｄ）で出力抵抗を小から大に切り替え、出力信号の振幅を高から低にレベルシフトさせることによって、ドライブ波形を擬似リンギング波形に整形し、クロストークのテイルを除去する。この方法は、ＭＣ及び／またはＤＲＡＭの出力回路に可変抵抗回路を挿入し、時刻ｔｏｄで出力抵抗を変えるだけで良い。この方法は、回路規模の大型化を必要としないため、実装が容易であるという利点がある。
インピーダンスミスマッチによる反射と出力抵抗の変更との組み合わせ（３）は、（１）（２）に比べて、インピーダンスおよび出力抵抗の変更量が小さくて済み、擬似リンギング波形の生成時に発生するリングバックをなくすように出力抵抗を調整することが可能となる。従って、クロストーク波形をより望ましい波形に整形できる。
本発明によれば、以上のようにクロストークのテイルをなくすことで、ジッターの低減とアイ開口率を増加し、方向性結合器を用いたデータ転送方式におけるデータ転送の高速化を実現できる。
図１は、第１の実施例を説明する図である。
図２は、従来の方式である。
図３は、従来の方式及び第１の実施例のデータ波形である。
図４は、第１の実施例の具体例を示す図である。
図５は、図４の具体例におけるデータ波形である。
図６は、第２の実施例を説明する図である。
図７は、第３の実施例を説明する図である。
図８は、第３の実施例におけるデータ波形である。
図９は、第４の実施例を説明する図である。
図１０は、第５の実施例を説明する図である。
図１１は、第６の実施例を説明する図である。
図１２は、第７の実施例を説明する図である。
図１３は、第７の実施例のデータ波形である。
図１４は、第７の実施例の遅延回路の実施例である。
図１５は、第８の実施例を説明する図である。
図１６は、第９の実施例を説明する図である。
図１７は、第９の実施例のデータ波形である。
図２は、従来の方式である。
図３は、従来の方式及び第１の実施例のデータ波形である。
図４は、第１の実施例の具体例を示す図である。
図５は、図４の具体例におけるデータ波形である。
図６は、第２の実施例を説明する図である。
図７は、第３の実施例を説明する図である。
図８は、第３の実施例におけるデータ波形である。
図９は、第４の実施例を説明する図である。
図１０は、第５の実施例を説明する図である。
図１１は、第６の実施例を説明する図である。
図１２は、第７の実施例を説明する図である。
図１３は、第７の実施例のデータ波形である。
図１４は、第７の実施例の遅延回路の実施例である。
図１５は、第８の実施例を説明する図である。
図１６は、第９の実施例を説明する図である。
図１７は、第９の実施例のデータ波形である。
第１の実施例を図１を用いて説明する。
１０−１はメモリ制御機構を有するＬＳＩチップ（ＭＣ：Ｍｅｍｏｒｙ Ｃｏｎｔｒｏｌｌｅｒ）、１０−２〜１０−３はメモリチップ（ＤＲＡＭ）を示す。ＭＣ１０−１は、ＤＲＡＭ１０−２〜１０−３に対しデータの読み書き（リード・ライト）の動作を行う。この読み書きのためのデータ配線が１−２、２−１〜２−２であり、この中で特にＭＣ１０−１に接続される配線１−２をメインライン（ｍａｉｎ ｌｉｎｅ）と呼ぶことにする。但し、図１はＭＣ、ＤＲＡＭにおけるライト動作を説明するものである。
ＭＣ１０−１とＤＲＡＭ１０−２〜１０−３の間のデータ信号伝播は、反転したＣマークで表される方向性結合器Ｃ１、Ｃ２で行われる。この方向性結合器は、特開平０７−１４１０７９号に記載されたものと等価であり、２つのノード間のデータ転送に、２つの並行配線間（方向性結合器）の結合であるクロストークを利用する。ここでは、ＭＣ（バスマスタ）１０−１とメモリチップ（バススレーブ）１０−２〜１０−３との間のデータ転送に、メインライン１−２と配線２−１、２−２との間のクロストークを利用する。
図２に代表される従来のシステムとの違いは、本実施例の場合、ＭＣ１０−１とメインライン１−２との間に、ＭＣ１０−１のドライバの出力抵抗値ＲｓとメインラインのインピーダンスＺｏとの間の値のインピーダンスＺ１（Ｒｓ＜Ｚ１＜Ｚｏ）を持つ付加配線１−１が配置されたことにある。この付加配線１−１を波形整形配線（ｐｌａｓｔｉｃ ｌｉｎｅ）と呼ぶことにする。
配線２−１〜２−２は、メインライン１−２と平行に配線されて方向性結合器を構成する副結合線（Ｓｕｂ Ｃｏｕｐｌｉｎｇ Ｌｉｎｅ）である。図１では、メインライン１−２と配線２−１、２−２がそれぞれ方向性結合器Ｃ１、Ｃ２を形成しており、配線２−１、２−２の両端には垂直に引き出された２つのスタブ配線を有し、左側（クロストーク伝播方向）にはＤＲＡＭ１０−２、１０−３が接続され、右側は抵抗ＲＴＴを介してＶＴＴに終端されている。従って、方向性結合器Ｃ１、Ｃ２には、引き出しスタブ配線は含まれない。尚、図ではメインライン１−２にそれぞれ方向性結合器を介して２つのＤＲＡＭが接続してあるが、メインラインに接続されるＤＲＡＭと方向性結合器の個数は任意である。
ここで、従来の問題点と、本発明によるその解決手法の１つを図３に示す波形図を用いて説明する。
図２で示す従来のシステムにおいてＭＣ１０−１から矩形波信号でメインラインをドライブした場合の矩形ドライブ波形３０−２と、方向性結合器で生成されるクロストーク４０−２をそれぞれ図３の（Ａ）、（Ｂ）に示す。縦軸は電圧、横軸は時間を示している。
矩形状のドライブパルス３０−２が方向性結合器を伝播するとき、図３の（Ｂ）に線４０−２で示すように、データ転送を担うクロストークが発生する。この場合、クロストーク信号は、山型波形の立ち上がり時刻を起点（時刻０）として、時刻ｔｏｄ以降でテイルを引く歪んだ波形となる。ここでは、時刻ｔｏｄは、クロストークｔａｉの振幅が最も大きくなる時刻Ｔｔから立ち上がり時間ｔｒだけ差し引いた時刻と定義する。
さて、このテイルをなくす（ｔａｉｌ ｃａｎｃｅｌｉｎｇ）ための方法の一つは、ドライブ波３０−２として、図３（Ａ）で実線３０−１のように、時刻ｔｏｄ後に振幅をαだけ低下させたものを用いることである。このドライブ波形３０−２をテイル・キャンセリング・ドライヴ・ウェイブ（ｔａｉｌ ｃａｎｃｅｌｉｎｇ ｄｒｉｖｅ ｗａｖｅ略してＴＣＤＷ）と呼ぶことにする。このＴＣＤＷを用いた場合、クロストーク波形は時刻Ｔｔでテイル部に−α・Ｖｐの効果が現れる。−α・Ｖｐがテイルを丁度打ち消すようなα値の時、テイルがなくなる。テイル除去されたクロストーク波形４０−１をテイル・キャンセルド・クロストーク・ウェイブ（ｔａｉｌ ｃａｎｃｅｌｅｄ ｃｒｏｓｓｔａｌｋ ｗａｖｅ略してＴＣＣＷ）と呼ぶことにする。
図３（Ｃ）と図３（Ｄ）にテイル除去前後のクロストーク波形のランダムパルスパターン（アイパターン）を示す。図３（Ｃ）に示すように、テイルを除去していない波形では、テイルの存在により符号間干渉が起こり、信号検知のための閾電圧Ｖｔｈの所で信号の時間幅ＴＪ１が大きく、また、アイパターンの目の高さと言われるＶｅｙｅ１もテイルの影響で小さくなっている。一方、図３（Ｄ）に示すように、テイル除去を行った波形では、テイルがほとんど存在しないため、符号間干渉があまり起こらず、その結果、ＴＪ２が小さくなり、Ｖｅｙｅ２も大きくなる。
ジッターが小さいほどタイミングマージンにゆとりがあり、また、Ｖｅｙｅが大きいほど取り得るＶｔｈ幅が大きくなる。従って、図３（Ｄ）のようにテイルを除去した場合、高速信号に対する動作マージンが非常に高いことが分かる。例えば、ドライブ波形が１．５Ｖ振幅、立ち上がり時間２００ｐｓ、速度１Ｇｂｐｓの信号において、テイル除去前はジッターが１１０−１３０ｐｓであったのに対し、ｔｏｄ＝５００ｐｓ、α＝０．１８でテイル除去を行うと、ジッターを３０ｐｓ−４０ｐｓまで減少させることができるというシミュレーション結果がある。
αは１０−２０％、ｔｏｄは副結合線路の往復遅延時間、またはクロックの半分程度が適当である。クロストークの信号時間幅は、結合線路の往復遅延時間程度であることから、テイル除去開始時間として往復遅延時間を用いるのは概ね良好である。また、高速動作時は、ｔｏｄをクロックの半分の時間で定義すれば、クロストークの立ち下がりのテイルをほぼ捉えることができ、インプリメントが簡単となる。従って、ｔｏｄとしてクロック周期の半分の時間を採用ればよい。
ＴＣＣＷを実現する方法として、図１で示したように、ＭＣ１０−１とメインライン１−２との間の波形整形配線１−１のインピーダンスをＲｓ＜Ｚ１＜Ｚｏにすればよい。最適αが得られる配線１−１のインピーダンスと、必要なｔｏｄが得られる遅延時間とを選ぶことによって、反射波によるＴＣＤＷを生成できる。
次に、立ち上がり（Ｌｏｗ ｔｏ Ｈｉｇｈ）信号の場合を例にとって、図１の具体的な実現例を図４を用いて説明する。
ドライバ側に接続されたパルス源から出力される振幅Ｖ、立ち上がり時間ｔｒのパルスによって、出力抵抗Ｒｓを介して波形整形配線１−１をドライブすると、パルス信号は、メインライン１−２、終端抵抗ＲＴＴを介して電源へ伝播する。ここで、付加配線１−１がインピーダンスＺ１、遅延時間ｔｄを有し、メインライン１−２の配線インピーダンスがＺｏ、終端抵抗ＲＴＴ＝Ｚｏとする。副結合配線２−１、２−２は、配線インピーダンスがＺｏで、その一端はレシーバ、他端は抵抗ＲＴＴで終端されている。なお、ここでは、波形整形配線１−１の伝播遅延時間ｔｄは、クロストーク波形にテイルが乗り始める時刻ｔｏｄの半分の値（２ｔｄ＝ｔｏｄ）にしている。
図４においてＡはドライバと波形整形配線との間の点、Ｂは波形整形配線とメインラインとの間の点、ｃはメインラインと終端抵抗との間の点、Ｄは副結合線路とＤＲＡＭとの間の点を示している。点Ａにおけるドライブ電圧振幅Ｖｏは、ドライブパルス電圧Ｖを波形整形配線１−１と出力抵抗Ｒｓで分圧した値、
Ｖｏ＝Ｖ×Ｚ１／（Ｚ１＋Ｒｓ） ・・・（１）
となる。
また、点Ａにおける点Ｂから点Ａ方向への信号に対する反射率Γ１は、
Γ１＝（Ｒｓ−Ｚ１）／（Ｒｓ＋Ｚ１） ・・・（２）
点Ｂにおける点Ａから点Ｂ方向への信号に対する反射率Γ２は、
Γ２＝（Ｚｏ−Ｚ１）／（Ｚｏ＋Ｚ１） ・・・（３）
点Ｂにおける点Ｃへの透過率Ｔ２は、
Ｔ２＝１＋Γ２ ・・・（４）
となる。ここでＲｓ、Ｚ１、Ｚｏの大小関係をＲｓ＜Ｚ１＜Ｚｏとすると、式（２）〜（４）から、Γ１＜０、Γ２＞０、Ｔ２＞１となる。
図５は、この系における信号と反射波の伝播の様子を示す。点Ｂにおいて、時刻ｔ０でドライブパルスの立ち上がりが開始したと考える。この時、点Ｂから点Ｃ方向へ伝播していくドライブパルスの信号振幅は
Ｖ１＝Ｖｏ×Ｔ２ ・・・（５）
となる。一方、この時、点Ｂにおいて、点Ａへと向かう反射波の振幅はＶ４＝Ｖｏ×Γ２となる。ここでΓ２＞０であるから、上記反射波は常に正の振幅を持つ波となっている。上記反射波は、ｔｄ後（時刻ｔ１）に点Ａに到達し、点Ａで点Ｂ方向にＶ７＝Ｖ４×Γ１の反射波を生成する。Γ１＜０であるから、ここで生成される反射波は負のパルスである。反射波Ｖ７は、更にｔｄ後（時刻ｔ２）に点Ｂに到達する。時刻ｔ２において、点Ｂでは点Ａ方向への反射波Ｖ５（＝Ｖ７×Γ２）と同時に点Ｃへの透過波Ｔ２×Ｖ７が生成される。ここでＴ２＞１であるから、反射波Ｖ７よりも振幅が増加した負のパルスがドライブパルスに重畳することとなり、図５（Ａ−１）に示すように、ドライブパルスは、時刻ｔ２（＝２ｔｄ後）に低い電圧レベルにシフトした波形になる。なお、レベルシフト前の電圧Ｖ１と、レベルシフト後の電圧Ｖ２は、それぞれ
Ｖ１＝Ｖｏ×Ｔ２ ・・・（５）
Ｖ２＝Ｖ１＋Ｖｏ×Γ１ Γ２ Ｔ２ ・・・（６）
と表せるため、Ｒｓ、Ｚ１、Ｚｏの値でシフト量を調整できることがわかる。
ここでは、２ｔｄ＝ｔｏｄの遅延時間を設定しているため、図（Ｄ−１）に示すように、反射波によってテイル除去されたＴＣＣＷが生成される。この後、点Ａ、点Ｂ間の更なる多重反射により、図（Ａ−１）に示すように、時刻ｔ４（＝４ｔｄ後）にもわずかにリングバックが生じるが、｜Γ１Γ２｜＜１であるから、このリングバック波の振幅は、最初のリンギングに比べて小さいものとなる。
尚、上記効果は、立ち下がり（Ｈｉｇｈ ｔｏ Ｌｏｗ）信号時にも、インピーダンスミスマッチの反射のため同様に得られる。
以上をまとめると、本実施例では、ＭＣとをＭＣ搭載基板上のメインラインとの間に配線を付加し、ライト（ＷＲＩＴＥ）モードにおいて、上記付加配線とメインライン間、及び付加配線とＭＣ間で反射を起こし、この反射波を利用して矩形ドライブ波を擬似的なリンギング波形であるＴＣＤＷに変換することによって、方向性結合器を介して副結合線路にＴＣＣＷを生成できるようにしている。これにより、ジッターが低減され、アイが拡大されるため、信号転送の高速化の可能性が広がる。
第２の実施例を図６を用いて説明する。
第２実施例は、ＲＥＡＤモードにおいて、ＤＲＡＭ側で、第１実施例と同様の擬似的リンギング波形であるＴＣＤＷを生成し、ＭＣに入力されるクロストークをＴＣＣＷに変換することを特徴としている。
第１実施例では、ＭＣからＤＲＡＭへのデータ転送について説明したが、ＤＲＡＭからＭＣにデータ転送する場合は、ＤＲＡＭのドライバの直後に、第１実施例と同様の波形整形用配線を挿入すればよい。すなわち、図６に示すように、ＤＲＡＭ１０−２、１０−３と副結合配線−２−１、２−２の間に、それぞれ波形整形配線１−３、１−４を挿入する。波形整形配線１−３、１−４は、図４の配線１−１と同じ役割を果たし、ＤＲＡＭのドライバと波形整形配線との間、及び波形整形配線と副結合線路との間に多重反射を起こし、ＤＲＡＭからの矩形ドライブ波が擬似リンギング波形ＴＣＤＷに変換されて副結合線路２−１、２−２上に現れる。これにより、方向性結合器Ｃ１、Ｃ２を介してメインライン１−２に生成されるクロストークはＴＣＣＷとなる。
以上をまとめると、第２実施例では、リードモードにおいて、ＤＲＡＭのドライバと副結合線路との間に配線を付加し、付加配線と副結合線路との間、付加配線とＤＲＡＭの間に発生した反射波を利用して、矩形ドライブ波を擬似的リンギング波形であるＴＣＤＷに変換することによって、方向性結合器を介してメインラインにＴＣＣＷを生成し、ジッターの低減と、アイの拡大を図っている。この実施例によれば、ＤＲＡＭ搭載モジュール、または副結合線を有する基板のどちらかに波形整形配線を付すことによって、リードモードでＴＣＣＷを生成できる。
第３の実施例を図７を用いて説明する。
第３実施例では、クロストーク生成後に波形整形配線によってテイルを除去する。図７にＯおいて、Ｄ、Ｅは、それぞれ副結合線路２−１と波形整形配線１−５の間の点、波形整形配線１−５とＤＲＡＭ１０−２の間の点を示す。第３実施例は、図７で示すように、ＭＣ１０−１からＤＲＡＭ１０−２へのライトモードのデータ転送において、ＤＲＡＭ１０−２のレシーバ側に設けた波形整形配線１−５と副結合線路２−１の間、波形整形配線１−５とＤＲＡＭレシーバ１０−２の間の反射波を利用して、クロストークのテイルを除去する。
ＭＣ１０−１から矩形波でメインライン１−２をドライブすると、先述したように、副結合線路２−１にはテイルを引くクロストークが発生する。上記クロストークは後方クロストークであり、副結合線路２−１から波形整形配線１−５を介してＤＲＡＭ１０−２側へと向かう。ＤＲＡＭのレシーバ側は高インピーダンス状態にあるため、クロストークはレシーバ側（点Ｅ）で全反射され、波形整形配線１−５を伝播して副結合線路２−１側へと向かう。点Ｅで生じた反射波は、点Ｄにおける波形整形配線１−５と副結合線路２−１との間のインピーダンスミスマッチにより、更に反射を繰り返す。点Ｄにおける点Ｅから来た信号の反射率Γ３は、 Γ３＝（Ｚ０−Ｚ２）／（Ｚ２＋Ｚ０） ・・・（７）
と表され、Γ３×クロストーク波の反射波がＤＲＡＭ１０−２側に伝播する。
ここで、インピーダンスＺ２をＺ２＞Ｚ０となる値に選ぶと、式（７）の分子が必ず負の値となるため、反射率Γ３が負となる。従って、Ｚ２＞Ｚ０となる配線インピーダンスＺ２を持つ波形整形配線１−５を挿入すれば、上記負の反射波によってクロストークのテイルを除去することが可能となる。但し、この場合、波形整形配線１−５の伝播遅延時間ｔｄは、２ｔｄ＝ｔｏｄとする。
本実施例の効果を説明するために、信号振幅の時間軸に沿った変化を図８に示す。方向性結合器で生成された信号は、図７中の点Ｄから点Ｅに向かって進行する。図（Ｄ−１）に示すようにクロストーク波形の電圧振幅をＶｐとすると、図（Ｅ−１）に示すように点Ｅで全反射が起こり、振幅Ｖｐの反射波が点Ｄへと向かう。上記反射波は、時刻ｔ２で点Ｄに到達し、波形整形配線１−５と副結合線路２−１の間のインピーダンスミスマッチにより、反射率Γ３で更なる反射波を生成する。この場合、反射率Γ３は負であるため、（Ｄ−２）に示すように点ＤでＶｐ×Γ３の振幅をもつ負パルスが反射波として生成され、点Ｅへと向かう。点Ｅには、（Ｅ−２）に示すように、時刻ｔ２で、テイルをもつクロストークと上記負パルスとが重なった波が到達し、結果的に、テイル除去されたクロストークがレシーバ端で観測される。尚、Ｌｏｗ側のクロストーク生成時にも、インピーダンスミスマッチによる反射によって上記と同様の効果が得られる。
以上をまとめると、第３実施例は、ＤＩＭＭ又は副結合線路を配したＤＲＡＭ搭載基板において、ＤＲＡＭと副結合線路との間に波形整形配線を挿入することによって、ライトモードにおいて付加配線とＤＲＡＭとの間、及び付加配線と副結合線路との間で発生する反射波を利用して、テイルをもつクロストークをＴＣＣＷに変換できる。これにより、ジッターを低減し、アイを拡大して、信号転送の高速化が可能となる。本実施例は、ＤＲＡＭのレシーバ端の直前に挿入した追加配線のみで、ライトモードにおけるテイルを除去できるため、ＭＣのドライバ側に配線を付加するためのスペース余裕が無い場合に有効となる。
第４の実施例を図９を用いて説明する。
本実施例では、第３実施例と同様、クロストーク生成後に波形整形配線によってテイルを除去するものであり、図９に示すように、ＭＣ１０−１のレシーバ側に波形整形配線１−５を設け、ＤＲＡＭ１０−２からＭＣ１０−１へのリードモードのデータ転送時に、波形整形配線１−５とメインライン１−２との間、波形整形配線１−５とＭＣレシーバ１０−１との間の反射波を利用して、クロストークのテイルを除去する。ＤＲＡＭ１０−２から矩形波で副結合線路をドライブすると、先述した通り、メインライン１−２側にテイルを引くクロストークが生成される。
上記クロストークは後方クロストークであり、メインライン１−２から波形整形配線１−５を介してＭＣ１０−１側に向かう。ＭＣレシーバ側は、高インピーダンス状態にあるため、クロストークはレシーバ側で全反射され、波形整形配線１−５からメインライン２−１側へと向かう。この全反射波は、第３実施例と同様に、Ｚ２＞Ｚ０の時、波形整形配線１−５とメインライン１−２との間のインピーダンスミスマッチによって負の反射波を生成する。ＭＣのレシーバ１０−１側でリードされるクロストークのテイルは、上記負の反射波によって除去される。但し、この場合の波形整形配線の伝播遅延時間ｔｄは２ｔｄ＝ｔｏｄとする。
以上をまとめると、本実施例では、ＭＣ搭載基板上のＭＣとメインラインと間に波形整形配線を付加することにより、ＲＥＡＤモードにおいて、上記付加配線とＭＣとの間、及び付加配線とメインラインとの間で発生する反射波を利用して、テイルをもつクロストークをＴＣＣＷに変換できる。これによりジッターが低減され、アイが拡大されるため、信号転送の高速化が可能となる。本実施例は、ＭＣのレシーバ端の直前に波形整形配線を追加するのみで、クロストークのテイルを除去できるため、ＤＲＡＭのドライバ側に配線を付加するためのスペース余裕が無い場合に有効となる。
第５の実施例を図１０を用いて説明する。
第５の実施例は、第２、第３の実施例を組み合わせ、ＤＲＡＭ近傍に波形整形配線を付加するのみで、リード／ライトの両モードでＴＣＣＷを生成できるようにしたものである。
ライトモード時は、ＭＣ１０−１のドライバから出力された矩形ドライブ波がメインライン１−２ａに伝播し、方向性結合器を介して副結合線路２−１ａにテイルのあるクロストークが生成される。ＤＲＡＭ１０−２のレシーバの手前にインピーダンスＺ２（＞Ｚ０）、伝播遅延時間ｔｄ＝ｔｏｄ／２を持つ配線２−５ａが追加されているため、第３実施例の効果によって、ＤＲＡＭ１０−２のレシーバに入るクロストークがＴＣＣＷに整形される。リードモードの時は、ＤＲＡＭ１０−２のドライバから出力される矩形ドライブ波が、副結合線路２−１ｂとＤＲＡＭ１０−２の間に追加された配線インピーダンスＺ１（＜Ｚ０）、伝播遅延時間ｔｄ＝ｔｏｄ／２を持つ配線２−５ｂによる第２実施例の効果によって、副結合線路２−１ｂ上でＴＣＤＷに整形される。その結果、メインライン１−２ｂに生成されるクロストークはＴＣＣＷとなる。
以上をまとめると、本実施例では、ＤＩＭＭ又は副結合線路を配したＤＲＡＭ搭載基板に、ＤＲＡＭと副結合線路と間に波形整形配線を挿入することにより、ライトモードにおいて、上記波形整形配線とＤＲＡＭ間、及び波形整形配線と副結合線路間で発生する反射波を利用して、テイルをもつクロストークをＴＣＣＷに変換できる。また、ＤＲＡＭのドライバと副結合線路間に波形整形配線を付加することにより、リードモードにおいて、上記波形整形配線と副結合線路間、及び上記波形整形配線とＤＲＡＭ間で発生する反射波を利用して、矩形ドライブ波を擬似的なリンギング波形であるＴＣＤＷに変換し、その結果、方向性結合器を介してメインラインにＴＣＣＷを生成できる。これにより、リード／ライトの両モードにおいて、クロストーク信号のジッターを低減し、アイを拡大することができ、信号転送の高速化が可能となる。
本実施例の場合、波形整形用の配線は、リードモード用とライトモード用の配線を個別にして、ＤＲＡＭ側のＤＩＭＭ内にのみ配置すればよい。但し、これらの波形整形配線は、副結合線路の配置基板側に設置してもよい。
第６の実施例を図１１を用いて説明する。
第６の実施例は、第１実施例と第４実施例とを組み合わせ、ＭＣ近傍に配線を付加するのみで、リード／ライトの両モードでのＴＣＣＷ生成を可能としたものである。
ライトモードの時は、ＭＣ１０−１のドライバから出力された矩形ドライブ波が、メインライン１−２ａとＭＣ１０−１の間に追加された配線インピーダンスＺ１（＜Ｚ０）、伝播遅延時間ｔｄ＝ｔｏｄ／２を持つ配線１−１ａによる第１実施例の効果によって、メインライン１−２ａ上でＴＣＤＷに整形される。その結果、副結合線路２−１ａには、テイルを除去したクロストークＴＣＣＷが生成される。リードモード時は、ＤＲＡＭ１０−２から出力された矩形ドライブ波が副結合線路２−１ｂに伝播され、方向性結合器を介してメインライン１−２ｂにテイルのあるクロストークを生成する。ＭＣ１０−１のレシーバの手前にインピーダンスＺ２（＞Ｚ０）、伝播遅延時間ｔｄ＝ｔｏｄ／２を持つ配線１−１ｂが追加されているため、第４実施例の効果によって、ＭＣ１０−１のレシーバにはテイルを除去したクロストークＴＣＣＷが入力される。本実施例は、ＭＣ搭載基板のＭＣ近傍に、リードモード用とライトモード用を個別にして、波形整形用の特殊配線を追加することのみで構成できる。
第７の実施例を図１２、図１３を用いて説明する。
本実施例では、図１２に示すように、ドライブパルスを発生してから一定時間後にドライバ出力抵抗が変化する遅延素子を含むドライバ回路を利用して、ドライブパルスの振幅を調整し、ＴＣＤＷを生成する。先ず、出力抵抗変化によるＴＣＤＷの生成について説明する。
図１３は、出力抵抗が或る抵抗値Ｒｓ１で始まり、時間ｔｏｄ後にＲｓ２に変化するような系における立ち上がり（Ｌｏｗ ｔｏ Ｈｉｇｈ）信号の振幅変化を示す。ここで、Ｒｓ２＞Ｒｓ１であり、信号源の電圧振幅をＶ、立ち上がり時間をｔｒ、立ち上がり開始時刻をｔ０とする。信号はｔｒ後に振幅Ｖ１に到達するが、このときの電圧Ｖ１は、分圧比より、
Ｖ１＝Ｖ×Ｚ０／（Ｚ０＋Ｒｓ１） ・・・（８）
となる。ｔ０より時間ｔｏｄ後の時刻ｔ２において、抵抗値がＲｓからＲｓ２に切り替わると、信号振幅は電圧Ｖ２となる。
Ｖ２＝Ｖ×Ｚ０／（Ｚ０＋Ｒｓ２） ・・・（９）
この時、電圧Ｖ１とＶ２の値の比は、式（８）、（９）からＲｓ１とＲｓ２によって決まるため、Ｒｓ１とＲｓ２の値を適宜決めることによって、任意のαを持つＴＣＤＷを生成できる。従って、上記信号でメインラインをドライブすることにより、方向性結合器を介して生成されるクロストークをＴＣＣＷにし、低ジッター、高アイ開口率の信号転送が可能となる。
図１２は、このような波形を実現するドライバの最終段の回路構成を示している。ドライバの最終段は、トランジスタＭ１〜Ｍ４で構成され、アウトプットイネーブル信号（／ＯＥ）によって、データ信号（ｄａｔａ）の出力パッド５への出力が制御されている。トランジスタＭ２とＭ４、あるいはＭ１とＭ３は、ｄａｔａ信号に応じて同時にドライブされるが、排他的論理和Ｘ１、Ｘ２で制御された出力トランジスタＭ３、Ｍ４は、遅延回路９０、９１によって排他的論理和Ｘ１、Ｘ２の入力が一定時間後に等しくなるため、一定時間しかドライブされない。
ここで、図１３のＶ１、Ｖ２は、トランジスタＭ３、Ｍ４のドレイン・ソース間のインピーダンスによって決まるので、これらのトランジスタのゲート幅を調整することによってαの値を制御できる。遅延回路９０、９１は、ｔｏｄに相当する時間遅れを生成するためのものであり、遅延時間はレジスタ（ｒｅｇｉｓｔｅｒ）信号によりプログラマブルに指定される。Ｍ１とＭ３、Ｍ２とＭ４は、遅延回路９０、９１の遅延時間に相当する期間だけドライブされるため、この期間だけドライブインピーダンスが小さくなり、図１３のドライバ出力が得られる。
例えば、配線インピーダンスＺｏが７５Ωの時、Ｒｓ１＝２５Ω、Ｒｓ２＝４７Ωとすれば、α＝０．１８のＴＣＤＷが生成される。本実施例では、Ｃ−ＭＯＳプッシュ−プル（ｐｕｓｈ−ｐｕｌｌ）ドライバを示したが、オープン・ドレイン（ｏｐｅｎ−ｄｒａｉｎ）型のドライバでも同様の波形を得ることができる。
ｔｏｄの値は、ＤＲＡＭの製造時にレジスタ（ｒｅｇｉｓｔｅｒ）に固定的に設定してもよいが、一般にＤＲＡＭはバウンダリスキャン回路を備えているため、ＭＣからバウンダリスキャン回路に制御信号を送り、バウンダリスキャン回路を介して設定することもできる。
ｔｏｄの値は、図１４に示すように、ＭＣに方向性結合器と同じ往復遅延時間をもつ配線を結線し、該配線の遅延時間と測定することによって決定するようにしてもよい。
ここに示した例では、アンプＣ１の出力をアンプＣ２、Ｃ３に分岐し、Ｃ２の出力は配線２−３に入力し、Ｃ３の出力は、直列接続された複数の遅延素子からなる遅延回路に入力する。配線２−３は、副結合線路の２倍長の配線であり、入力信号に２ｔｄの遅延を与える。レジスタ（ｒｅｇｉｓｔｅｒ）で遅延素子の出力選択スイッチを順次に切替えながら、遅延回路の出力信号と配線２−３の出力信号の入力タイミングを比較回路（ｃｏｍｐａｒａｔｏｒ）で比較する。比較の結果、入力タイミングが異なっていた場合は出力遅延素子を変更し、両信号が同一入力タイミングとなる遅延素子選択スイッチのＯＮ／ＯＦＦ情報を求める。このようにして決定したレジスタ値に基づいて、図１２に示した遅延回路に与える抵抗切り替え時間ｔｏｄの値を決定する。この方法によれば、ドライバ内の出力抵抗可変回路に遅延時間設定回路を追加することで、容易にＴＣＤＷを生成できる。
第８の実施例を図１５を用いて説明する。
第８の実施例は、第７実施例と同様、ドライバの出力抵抗を変化させてドライブ波形の振幅を調整してＴＣＤＷを生成するものであり、クロックを用いて出力抵抗の変更タイミング（すなわち、出力電圧のレベルシフト・タイミング）を決定することを特徴とする。
ここでは、例えば、フェイズ・ロック・ループ（Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ：ＰＬＬ）を用いて、外部クロックφの１／２の周期をもつ内部クロックを生成し、この内部クロックの立ち上がりと立ち下がりで出力トランジスタＭ３、Ｍ４のＯＮ、ＯＦＦを制御する。すなわち、図１３の波形生成をｔｏｄ＝２ｔｄではなく、ｔｏｄ＝φ／２として生成する。
図１５において、最終段のドライバは、トランジスタＭ１〜Ｍ４で構成され、出力パッド５からのデータ出力は、データ信号（ｄａｔａ）、アウトプットイネーブル信号（／ＯＥ）、クロック信号φによって制御されている。データ信号は、ラッチ回路Ｒ１によって外部クロックφと同期している。トランジスタＭ１〜Ｍ４の出力は、イネーブル信号とデータ信号に応じて変化するが、ｐＭＯＳ、ｎＭＯＳからなるパス・トランジスタ（ｐａｓｓ ｔｒａｎｓｉｓｔｏｒ）６−１、６−２と外部クロックφを二分周した内部クロックφ’とで制御されたトランジスタＭ３、Ｍ４は、或る一定時間しかドライブされない。すなわち、トランジスタＭ２とＭ４、Ｍ１とＭ３は、データ信号に応じて同時にドライブされるが、トランジスタＭ３とＭ４は、パス・トランジスタ６−１、６−２の入力がオフ状態となる内部クロックφ’のＬｏｗ期間中は、ネゲートされる。すなわち、クロックの立ち上がり時点を０とすると、トランジスタＭ３、Ｍ４は、０＜ｔ＜φ／２の期間はＯＮ状態となるが、ｔ＞φ／２となった時、ＯＦＦ状態となる。
ここで、図１３のＶ１とＶ２は、トランジスタＭ３、Ｍ４のドレイン・ソース間のインピーダンスに相当するため、これらのトランジスタのゲート幅を調整することでαの値を制御できる。
本実施例によれば、動作クロックの半分の周期でレベルシフトを行う形でＴＣＤＷが生成され、第７実施例に比べて、遅延回路などの複雑な回路を必要としないという特徴がある。
尚、ここでは、Ｃ−ＭＯＳプッシュ−プルドライバを示したが、オープン・ドレイン型でも同様の構成を実現できる。また、ここでは、ＤＤＲ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ）クロックの立ち上がりと立ち下がりでデータが出力されるメモリシステムを対象として説明したが、データとクロックの出力周期の関係によって、１／２周期の内部クロックφ’に代えて、通常周期や１／４周期のクロックを適用することもできる。
第９の実施例を図１６を用いて説明する。
第９の実施例は、第１〜第６実施例と第７、第８実施例とを組み合わせたもので、出力抵抗可変ドライバと波形整形配線とを用いて、ＴＣＣＷを生成することを特徴とする。本実施例によれば、次の２つの効果がある。
第１の効果：波形整形配線のインピーダンスをメインラインのインピーダンスに近づけることができ、出力抵抗値の変化を小さくできる。例えば、可変出力抵抗により５〜１０％、インピーダンス・ミスマッチにより５〜１０％の反極性データ信号を生成することによって擬似リンギングＴＣＤＷを生成すれば、１０〜２０％の反極性データ信号の影響をもつＴＣＤＷを生成できる。
第２の効果：例えば、波形整形配線を利用する第１実施例に代表される方式では、図５に示したように、時刻４ｔｄでリングバックが存在するが、図１７に示すように、時刻ｔ３で出力抵抗をＲｓからＲｓ’と切り替えることによって、上記リングバックを低減、あるいは消失させることができる。
具体的に説明すると、時刻ｔ３においてＲｓをＲｓ’に変更すると、ドライバの出力電圧Ｖｏ’のみならず、図１６における点Ａの反射率Γ１’も変化する。
Ｖｏ’＝Ｖ×Ｚ１／（Ｚ１＋Ｒｓ’） ・・・・（１０）
Γ１’＝（Ｒｓ’−Ｚ１）／（Ｒｓ’＋Ｚ１） ・・・・（１１）
ＲｓをＲｓ’に変更する前の出力電圧を式（１）に示したＶｏとすると、Ｒｓの変更による出力電圧の変過分は、ΔＶｏ＝Ｖｏ’−Ｖｏとある。一方、時刻ｔ２において点Ｂで生成された点Ａ方向への反射波が、時刻ｔ３において点Ａで反射される時、新しく生成される反射波はＶｒ＝Γ１’×Ｖ１ Γ１ Γ２＾２Γ１’となる。但し、「＾２」は２乗を表すものとする。
ＲｓからＲｓ’への変化によってリングバックをなくすための条件は、ΔＶｏ＋Ｖｒ＝０である。この条件をもとに、式（２）、式（３）に示したΓ１、Γ２を適用して、式を解くと、
Ｒｓ’＝（Ｚ１ Γ１ Γ２＾２−Ｒｓ）／（Γ１Γ２＾２−１） ・・・（１２）
の時、リングバックがなくなる。リングバックの存在は、アイの狭小化に繋がるため、本実施例のようにリングバックを無くすことによって、クロストーク信号のジッターの低減、アイの拡大により、より高速化された信号転送が可能となる。
尚、第１〜第６実施例と第９実施例で用いた波形整形配線は、配線インピーダンスがメインラインおよび副結合配線のインピーダンスとは異なるため、バスシステムの製造に際して、ライン幅等、メインラインとは異なった配線ルールを適用し、メモリモジュールの異なった配線層に形成ればよい。
以上の説明から明らかなように、本発明によれば、バスマスタとなる ＭＣが接続されたメインライン、またはスレーブとなるＤＲＡＭが接続された副結合配線に、ドライバ回路に接続して適切なインピーダンスと適切な遅延時間を持つ波形整形配線を挿入し、インピーダンスミスマッチによる反射波によってドライブ波形を矩形波から擬似リンギング波形に整形することによって、方向性結合器が生成するクロストークのテイルを低減あるいは消失させることができる。
また、本発明によれば、バスマスタとなるＭＣが接続されたメインライン、またはスレーブとなるＤＲＡＭが接続された副結合配線に、レシーバ回路に接続して適切なインピーダンスと適切な遅延時間を持つ波形整形配線を挿入し、インピーダンスミスマッチによる反射波によってレシーバに入力されるクロストーク波形を整形することによって、方向性結合器が生成するクロストークのテイルを低減あるいは消失させることができる。
また、本発明によれば、ＭＣまたはＤＲＡＭのドライバ出力インピーダンスを所定のタイミングで値に変化させ、ドライブ波形を矩形波から擬似リンギング波形に整形することによって、方向性結合器が生成するクロストークのテイルを低減あるいは消失させることができる。
本発明によれば、これらの３つの手法を単独、あるいは選択的に組み合わせることによって、方向性結合器を用いたバスシステムにおける信号転送の高速化が可能となる。
１０−１はメモリ制御機構を有するＬＳＩチップ（ＭＣ：Ｍｅｍｏｒｙ Ｃｏｎｔｒｏｌｌｅｒ）、１０−２〜１０−３はメモリチップ（ＤＲＡＭ）を示す。ＭＣ１０−１は、ＤＲＡＭ１０−２〜１０−３に対しデータの読み書き（リード・ライト）の動作を行う。この読み書きのためのデータ配線が１−２、２−１〜２−２であり、この中で特にＭＣ１０−１に接続される配線１−２をメインライン（ｍａｉｎ ｌｉｎｅ）と呼ぶことにする。但し、図１はＭＣ、ＤＲＡＭにおけるライト動作を説明するものである。
ＭＣ１０−１とＤＲＡＭ１０−２〜１０−３の間のデータ信号伝播は、反転したＣマークで表される方向性結合器Ｃ１、Ｃ２で行われる。この方向性結合器は、特開平０７−１４１０７９号に記載されたものと等価であり、２つのノード間のデータ転送に、２つの並行配線間（方向性結合器）の結合であるクロストークを利用する。ここでは、ＭＣ（バスマスタ）１０−１とメモリチップ（バススレーブ）１０−２〜１０−３との間のデータ転送に、メインライン１−２と配線２−１、２−２との間のクロストークを利用する。
図２に代表される従来のシステムとの違いは、本実施例の場合、ＭＣ１０−１とメインライン１−２との間に、ＭＣ１０−１のドライバの出力抵抗値ＲｓとメインラインのインピーダンスＺｏとの間の値のインピーダンスＺ１（Ｒｓ＜Ｚ１＜Ｚｏ）を持つ付加配線１−１が配置されたことにある。この付加配線１−１を波形整形配線（ｐｌａｓｔｉｃ ｌｉｎｅ）と呼ぶことにする。
配線２−１〜２−２は、メインライン１−２と平行に配線されて方向性結合器を構成する副結合線（Ｓｕｂ Ｃｏｕｐｌｉｎｇ Ｌｉｎｅ）である。図１では、メインライン１−２と配線２−１、２−２がそれぞれ方向性結合器Ｃ１、Ｃ２を形成しており、配線２−１、２−２の両端には垂直に引き出された２つのスタブ配線を有し、左側（クロストーク伝播方向）にはＤＲＡＭ１０−２、１０−３が接続され、右側は抵抗ＲＴＴを介してＶＴＴに終端されている。従って、方向性結合器Ｃ１、Ｃ２には、引き出しスタブ配線は含まれない。尚、図ではメインライン１−２にそれぞれ方向性結合器を介して２つのＤＲＡＭが接続してあるが、メインラインに接続されるＤＲＡＭと方向性結合器の個数は任意である。
ここで、従来の問題点と、本発明によるその解決手法の１つを図３に示す波形図を用いて説明する。
図２で示す従来のシステムにおいてＭＣ１０−１から矩形波信号でメインラインをドライブした場合の矩形ドライブ波形３０−２と、方向性結合器で生成されるクロストーク４０−２をそれぞれ図３の（Ａ）、（Ｂ）に示す。縦軸は電圧、横軸は時間を示している。
矩形状のドライブパルス３０−２が方向性結合器を伝播するとき、図３の（Ｂ）に線４０−２で示すように、データ転送を担うクロストークが発生する。この場合、クロストーク信号は、山型波形の立ち上がり時刻を起点（時刻０）として、時刻ｔｏｄ以降でテイルを引く歪んだ波形となる。ここでは、時刻ｔｏｄは、クロストークｔａｉの振幅が最も大きくなる時刻Ｔｔから立ち上がり時間ｔｒだけ差し引いた時刻と定義する。
さて、このテイルをなくす（ｔａｉｌ ｃａｎｃｅｌｉｎｇ）ための方法の一つは、ドライブ波３０−２として、図３（Ａ）で実線３０−１のように、時刻ｔｏｄ後に振幅をαだけ低下させたものを用いることである。このドライブ波形３０−２をテイル・キャンセリング・ドライヴ・ウェイブ（ｔａｉｌ ｃａｎｃｅｌｉｎｇ ｄｒｉｖｅ ｗａｖｅ略してＴＣＤＷ）と呼ぶことにする。このＴＣＤＷを用いた場合、クロストーク波形は時刻Ｔｔでテイル部に−α・Ｖｐの効果が現れる。−α・Ｖｐがテイルを丁度打ち消すようなα値の時、テイルがなくなる。テイル除去されたクロストーク波形４０−１をテイル・キャンセルド・クロストーク・ウェイブ（ｔａｉｌ ｃａｎｃｅｌｅｄ ｃｒｏｓｓｔａｌｋ ｗａｖｅ略してＴＣＣＷ）と呼ぶことにする。
図３（Ｃ）と図３（Ｄ）にテイル除去前後のクロストーク波形のランダムパルスパターン（アイパターン）を示す。図３（Ｃ）に示すように、テイルを除去していない波形では、テイルの存在により符号間干渉が起こり、信号検知のための閾電圧Ｖｔｈの所で信号の時間幅ＴＪ１が大きく、また、アイパターンの目の高さと言われるＶｅｙｅ１もテイルの影響で小さくなっている。一方、図３（Ｄ）に示すように、テイル除去を行った波形では、テイルがほとんど存在しないため、符号間干渉があまり起こらず、その結果、ＴＪ２が小さくなり、Ｖｅｙｅ２も大きくなる。
ジッターが小さいほどタイミングマージンにゆとりがあり、また、Ｖｅｙｅが大きいほど取り得るＶｔｈ幅が大きくなる。従って、図３（Ｄ）のようにテイルを除去した場合、高速信号に対する動作マージンが非常に高いことが分かる。例えば、ドライブ波形が１．５Ｖ振幅、立ち上がり時間２００ｐｓ、速度１Ｇｂｐｓの信号において、テイル除去前はジッターが１１０−１３０ｐｓであったのに対し、ｔｏｄ＝５００ｐｓ、α＝０．１８でテイル除去を行うと、ジッターを３０ｐｓ−４０ｐｓまで減少させることができるというシミュレーション結果がある。
αは１０−２０％、ｔｏｄは副結合線路の往復遅延時間、またはクロックの半分程度が適当である。クロストークの信号時間幅は、結合線路の往復遅延時間程度であることから、テイル除去開始時間として往復遅延時間を用いるのは概ね良好である。また、高速動作時は、ｔｏｄをクロックの半分の時間で定義すれば、クロストークの立ち下がりのテイルをほぼ捉えることができ、インプリメントが簡単となる。従って、ｔｏｄとしてクロック周期の半分の時間を採用ればよい。
ＴＣＣＷを実現する方法として、図１で示したように、ＭＣ１０−１とメインライン１−２との間の波形整形配線１−１のインピーダンスをＲｓ＜Ｚ１＜Ｚｏにすればよい。最適αが得られる配線１−１のインピーダンスと、必要なｔｏｄが得られる遅延時間とを選ぶことによって、反射波によるＴＣＤＷを生成できる。
次に、立ち上がり（Ｌｏｗ ｔｏ Ｈｉｇｈ）信号の場合を例にとって、図１の具体的な実現例を図４を用いて説明する。
ドライバ側に接続されたパルス源から出力される振幅Ｖ、立ち上がり時間ｔｒのパルスによって、出力抵抗Ｒｓを介して波形整形配線１−１をドライブすると、パルス信号は、メインライン１−２、終端抵抗ＲＴＴを介して電源へ伝播する。ここで、付加配線１−１がインピーダンスＺ１、遅延時間ｔｄを有し、メインライン１−２の配線インピーダンスがＺｏ、終端抵抗ＲＴＴ＝Ｚｏとする。副結合配線２−１、２−２は、配線インピーダンスがＺｏで、その一端はレシーバ、他端は抵抗ＲＴＴで終端されている。なお、ここでは、波形整形配線１−１の伝播遅延時間ｔｄは、クロストーク波形にテイルが乗り始める時刻ｔｏｄの半分の値（２ｔｄ＝ｔｏｄ）にしている。
図４においてＡはドライバと波形整形配線との間の点、Ｂは波形整形配線とメインラインとの間の点、ｃはメインラインと終端抵抗との間の点、Ｄは副結合線路とＤＲＡＭとの間の点を示している。点Ａにおけるドライブ電圧振幅Ｖｏは、ドライブパルス電圧Ｖを波形整形配線１−１と出力抵抗Ｒｓで分圧した値、
Ｖｏ＝Ｖ×Ｚ１／（Ｚ１＋Ｒｓ） ・・・（１）
となる。
また、点Ａにおける点Ｂから点Ａ方向への信号に対する反射率Γ１は、
Γ１＝（Ｒｓ−Ｚ１）／（Ｒｓ＋Ｚ１） ・・・（２）
点Ｂにおける点Ａから点Ｂ方向への信号に対する反射率Γ２は、
Γ２＝（Ｚｏ−Ｚ１）／（Ｚｏ＋Ｚ１） ・・・（３）
点Ｂにおける点Ｃへの透過率Ｔ２は、
Ｔ２＝１＋Γ２ ・・・（４）
となる。ここでＲｓ、Ｚ１、Ｚｏの大小関係をＲｓ＜Ｚ１＜Ｚｏとすると、式（２）〜（４）から、Γ１＜０、Γ２＞０、Ｔ２＞１となる。
図５は、この系における信号と反射波の伝播の様子を示す。点Ｂにおいて、時刻ｔ０でドライブパルスの立ち上がりが開始したと考える。この時、点Ｂから点Ｃ方向へ伝播していくドライブパルスの信号振幅は
Ｖ１＝Ｖｏ×Ｔ２ ・・・（５）
となる。一方、この時、点Ｂにおいて、点Ａへと向かう反射波の振幅はＶ４＝Ｖｏ×Γ２となる。ここでΓ２＞０であるから、上記反射波は常に正の振幅を持つ波となっている。上記反射波は、ｔｄ後（時刻ｔ１）に点Ａに到達し、点Ａで点Ｂ方向にＶ７＝Ｖ４×Γ１の反射波を生成する。Γ１＜０であるから、ここで生成される反射波は負のパルスである。反射波Ｖ７は、更にｔｄ後（時刻ｔ２）に点Ｂに到達する。時刻ｔ２において、点Ｂでは点Ａ方向への反射波Ｖ５（＝Ｖ７×Γ２）と同時に点Ｃへの透過波Ｔ２×Ｖ７が生成される。ここでＴ２＞１であるから、反射波Ｖ７よりも振幅が増加した負のパルスがドライブパルスに重畳することとなり、図５（Ａ−１）に示すように、ドライブパルスは、時刻ｔ２（＝２ｔｄ後）に低い電圧レベルにシフトした波形になる。なお、レベルシフト前の電圧Ｖ１と、レベルシフト後の電圧Ｖ２は、それぞれ
Ｖ１＝Ｖｏ×Ｔ２ ・・・（５）
Ｖ２＝Ｖ１＋Ｖｏ×Γ１ Γ２ Ｔ２ ・・・（６）
と表せるため、Ｒｓ、Ｚ１、Ｚｏの値でシフト量を調整できることがわかる。
ここでは、２ｔｄ＝ｔｏｄの遅延時間を設定しているため、図（Ｄ−１）に示すように、反射波によってテイル除去されたＴＣＣＷが生成される。この後、点Ａ、点Ｂ間の更なる多重反射により、図（Ａ−１）に示すように、時刻ｔ４（＝４ｔｄ後）にもわずかにリングバックが生じるが、｜Γ１Γ２｜＜１であるから、このリングバック波の振幅は、最初のリンギングに比べて小さいものとなる。
尚、上記効果は、立ち下がり（Ｈｉｇｈ ｔｏ Ｌｏｗ）信号時にも、インピーダンスミスマッチの反射のため同様に得られる。
以上をまとめると、本実施例では、ＭＣとをＭＣ搭載基板上のメインラインとの間に配線を付加し、ライト（ＷＲＩＴＥ）モードにおいて、上記付加配線とメインライン間、及び付加配線とＭＣ間で反射を起こし、この反射波を利用して矩形ドライブ波を擬似的なリンギング波形であるＴＣＤＷに変換することによって、方向性結合器を介して副結合線路にＴＣＣＷを生成できるようにしている。これにより、ジッターが低減され、アイが拡大されるため、信号転送の高速化の可能性が広がる。
第２の実施例を図６を用いて説明する。
第２実施例は、ＲＥＡＤモードにおいて、ＤＲＡＭ側で、第１実施例と同様の擬似的リンギング波形であるＴＣＤＷを生成し、ＭＣに入力されるクロストークをＴＣＣＷに変換することを特徴としている。
第１実施例では、ＭＣからＤＲＡＭへのデータ転送について説明したが、ＤＲＡＭからＭＣにデータ転送する場合は、ＤＲＡＭのドライバの直後に、第１実施例と同様の波形整形用配線を挿入すればよい。すなわち、図６に示すように、ＤＲＡＭ１０−２、１０−３と副結合配線−２−１、２−２の間に、それぞれ波形整形配線１−３、１−４を挿入する。波形整形配線１−３、１−４は、図４の配線１−１と同じ役割を果たし、ＤＲＡＭのドライバと波形整形配線との間、及び波形整形配線と副結合線路との間に多重反射を起こし、ＤＲＡＭからの矩形ドライブ波が擬似リンギング波形ＴＣＤＷに変換されて副結合線路２−１、２−２上に現れる。これにより、方向性結合器Ｃ１、Ｃ２を介してメインライン１−２に生成されるクロストークはＴＣＣＷとなる。
以上をまとめると、第２実施例では、リードモードにおいて、ＤＲＡＭのドライバと副結合線路との間に配線を付加し、付加配線と副結合線路との間、付加配線とＤＲＡＭの間に発生した反射波を利用して、矩形ドライブ波を擬似的リンギング波形であるＴＣＤＷに変換することによって、方向性結合器を介してメインラインにＴＣＣＷを生成し、ジッターの低減と、アイの拡大を図っている。この実施例によれば、ＤＲＡＭ搭載モジュール、または副結合線を有する基板のどちらかに波形整形配線を付すことによって、リードモードでＴＣＣＷを生成できる。
第３の実施例を図７を用いて説明する。
第３実施例では、クロストーク生成後に波形整形配線によってテイルを除去する。図７にＯおいて、Ｄ、Ｅは、それぞれ副結合線路２−１と波形整形配線１−５の間の点、波形整形配線１−５とＤＲＡＭ１０−２の間の点を示す。第３実施例は、図７で示すように、ＭＣ１０−１からＤＲＡＭ１０−２へのライトモードのデータ転送において、ＤＲＡＭ１０−２のレシーバ側に設けた波形整形配線１−５と副結合線路２−１の間、波形整形配線１−５とＤＲＡＭレシーバ１０−２の間の反射波を利用して、クロストークのテイルを除去する。
ＭＣ１０−１から矩形波でメインライン１−２をドライブすると、先述したように、副結合線路２−１にはテイルを引くクロストークが発生する。上記クロストークは後方クロストークであり、副結合線路２−１から波形整形配線１−５を介してＤＲＡＭ１０−２側へと向かう。ＤＲＡＭのレシーバ側は高インピーダンス状態にあるため、クロストークはレシーバ側（点Ｅ）で全反射され、波形整形配線１−５を伝播して副結合線路２−１側へと向かう。点Ｅで生じた反射波は、点Ｄにおける波形整形配線１−５と副結合線路２−１との間のインピーダンスミスマッチにより、更に反射を繰り返す。点Ｄにおける点Ｅから来た信号の反射率Γ３は、 Γ３＝（Ｚ０−Ｚ２）／（Ｚ２＋Ｚ０） ・・・（７）
と表され、Γ３×クロストーク波の反射波がＤＲＡＭ１０−２側に伝播する。
ここで、インピーダンスＺ２をＺ２＞Ｚ０となる値に選ぶと、式（７）の分子が必ず負の値となるため、反射率Γ３が負となる。従って、Ｚ２＞Ｚ０となる配線インピーダンスＺ２を持つ波形整形配線１−５を挿入すれば、上記負の反射波によってクロストークのテイルを除去することが可能となる。但し、この場合、波形整形配線１−５の伝播遅延時間ｔｄは、２ｔｄ＝ｔｏｄとする。
本実施例の効果を説明するために、信号振幅の時間軸に沿った変化を図８に示す。方向性結合器で生成された信号は、図７中の点Ｄから点Ｅに向かって進行する。図（Ｄ−１）に示すようにクロストーク波形の電圧振幅をＶｐとすると、図（Ｅ−１）に示すように点Ｅで全反射が起こり、振幅Ｖｐの反射波が点Ｄへと向かう。上記反射波は、時刻ｔ２で点Ｄに到達し、波形整形配線１−５と副結合線路２−１の間のインピーダンスミスマッチにより、反射率Γ３で更なる反射波を生成する。この場合、反射率Γ３は負であるため、（Ｄ−２）に示すように点ＤでＶｐ×Γ３の振幅をもつ負パルスが反射波として生成され、点Ｅへと向かう。点Ｅには、（Ｅ−２）に示すように、時刻ｔ２で、テイルをもつクロストークと上記負パルスとが重なった波が到達し、結果的に、テイル除去されたクロストークがレシーバ端で観測される。尚、Ｌｏｗ側のクロストーク生成時にも、インピーダンスミスマッチによる反射によって上記と同様の効果が得られる。
以上をまとめると、第３実施例は、ＤＩＭＭ又は副結合線路を配したＤＲＡＭ搭載基板において、ＤＲＡＭと副結合線路との間に波形整形配線を挿入することによって、ライトモードにおいて付加配線とＤＲＡＭとの間、及び付加配線と副結合線路との間で発生する反射波を利用して、テイルをもつクロストークをＴＣＣＷに変換できる。これにより、ジッターを低減し、アイを拡大して、信号転送の高速化が可能となる。本実施例は、ＤＲＡＭのレシーバ端の直前に挿入した追加配線のみで、ライトモードにおけるテイルを除去できるため、ＭＣのドライバ側に配線を付加するためのスペース余裕が無い場合に有効となる。
第４の実施例を図９を用いて説明する。
本実施例では、第３実施例と同様、クロストーク生成後に波形整形配線によってテイルを除去するものであり、図９に示すように、ＭＣ１０−１のレシーバ側に波形整形配線１−５を設け、ＤＲＡＭ１０−２からＭＣ１０−１へのリードモードのデータ転送時に、波形整形配線１−５とメインライン１−２との間、波形整形配線１−５とＭＣレシーバ１０−１との間の反射波を利用して、クロストークのテイルを除去する。ＤＲＡＭ１０−２から矩形波で副結合線路をドライブすると、先述した通り、メインライン１−２側にテイルを引くクロストークが生成される。
上記クロストークは後方クロストークであり、メインライン１−２から波形整形配線１−５を介してＭＣ１０−１側に向かう。ＭＣレシーバ側は、高インピーダンス状態にあるため、クロストークはレシーバ側で全反射され、波形整形配線１−５からメインライン２−１側へと向かう。この全反射波は、第３実施例と同様に、Ｚ２＞Ｚ０の時、波形整形配線１−５とメインライン１−２との間のインピーダンスミスマッチによって負の反射波を生成する。ＭＣのレシーバ１０−１側でリードされるクロストークのテイルは、上記負の反射波によって除去される。但し、この場合の波形整形配線の伝播遅延時間ｔｄは２ｔｄ＝ｔｏｄとする。
以上をまとめると、本実施例では、ＭＣ搭載基板上のＭＣとメインラインと間に波形整形配線を付加することにより、ＲＥＡＤモードにおいて、上記付加配線とＭＣとの間、及び付加配線とメインラインとの間で発生する反射波を利用して、テイルをもつクロストークをＴＣＣＷに変換できる。これによりジッターが低減され、アイが拡大されるため、信号転送の高速化が可能となる。本実施例は、ＭＣのレシーバ端の直前に波形整形配線を追加するのみで、クロストークのテイルを除去できるため、ＤＲＡＭのドライバ側に配線を付加するためのスペース余裕が無い場合に有効となる。
第５の実施例を図１０を用いて説明する。
第５の実施例は、第２、第３の実施例を組み合わせ、ＤＲＡＭ近傍に波形整形配線を付加するのみで、リード／ライトの両モードでＴＣＣＷを生成できるようにしたものである。
ライトモード時は、ＭＣ１０−１のドライバから出力された矩形ドライブ波がメインライン１−２ａに伝播し、方向性結合器を介して副結合線路２−１ａにテイルのあるクロストークが生成される。ＤＲＡＭ１０−２のレシーバの手前にインピーダンスＺ２（＞Ｚ０）、伝播遅延時間ｔｄ＝ｔｏｄ／２を持つ配線２−５ａが追加されているため、第３実施例の効果によって、ＤＲＡＭ１０−２のレシーバに入るクロストークがＴＣＣＷに整形される。リードモードの時は、ＤＲＡＭ１０−２のドライバから出力される矩形ドライブ波が、副結合線路２−１ｂとＤＲＡＭ１０−２の間に追加された配線インピーダンスＺ１（＜Ｚ０）、伝播遅延時間ｔｄ＝ｔｏｄ／２を持つ配線２−５ｂによる第２実施例の効果によって、副結合線路２−１ｂ上でＴＣＤＷに整形される。その結果、メインライン１−２ｂに生成されるクロストークはＴＣＣＷとなる。
以上をまとめると、本実施例では、ＤＩＭＭ又は副結合線路を配したＤＲＡＭ搭載基板に、ＤＲＡＭと副結合線路と間に波形整形配線を挿入することにより、ライトモードにおいて、上記波形整形配線とＤＲＡＭ間、及び波形整形配線と副結合線路間で発生する反射波を利用して、テイルをもつクロストークをＴＣＣＷに変換できる。また、ＤＲＡＭのドライバと副結合線路間に波形整形配線を付加することにより、リードモードにおいて、上記波形整形配線と副結合線路間、及び上記波形整形配線とＤＲＡＭ間で発生する反射波を利用して、矩形ドライブ波を擬似的なリンギング波形であるＴＣＤＷに変換し、その結果、方向性結合器を介してメインラインにＴＣＣＷを生成できる。これにより、リード／ライトの両モードにおいて、クロストーク信号のジッターを低減し、アイを拡大することができ、信号転送の高速化が可能となる。
本実施例の場合、波形整形用の配線は、リードモード用とライトモード用の配線を個別にして、ＤＲＡＭ側のＤＩＭＭ内にのみ配置すればよい。但し、これらの波形整形配線は、副結合線路の配置基板側に設置してもよい。
第６の実施例を図１１を用いて説明する。
第６の実施例は、第１実施例と第４実施例とを組み合わせ、ＭＣ近傍に配線を付加するのみで、リード／ライトの両モードでのＴＣＣＷ生成を可能としたものである。
ライトモードの時は、ＭＣ１０−１のドライバから出力された矩形ドライブ波が、メインライン１−２ａとＭＣ１０−１の間に追加された配線インピーダンスＺ１（＜Ｚ０）、伝播遅延時間ｔｄ＝ｔｏｄ／２を持つ配線１−１ａによる第１実施例の効果によって、メインライン１−２ａ上でＴＣＤＷに整形される。その結果、副結合線路２−１ａには、テイルを除去したクロストークＴＣＣＷが生成される。リードモード時は、ＤＲＡＭ１０−２から出力された矩形ドライブ波が副結合線路２−１ｂに伝播され、方向性結合器を介してメインライン１−２ｂにテイルのあるクロストークを生成する。ＭＣ１０−１のレシーバの手前にインピーダンスＺ２（＞Ｚ０）、伝播遅延時間ｔｄ＝ｔｏｄ／２を持つ配線１−１ｂが追加されているため、第４実施例の効果によって、ＭＣ１０−１のレシーバにはテイルを除去したクロストークＴＣＣＷが入力される。本実施例は、ＭＣ搭載基板のＭＣ近傍に、リードモード用とライトモード用を個別にして、波形整形用の特殊配線を追加することのみで構成できる。
第７の実施例を図１２、図１３を用いて説明する。
本実施例では、図１２に示すように、ドライブパルスを発生してから一定時間後にドライバ出力抵抗が変化する遅延素子を含むドライバ回路を利用して、ドライブパルスの振幅を調整し、ＴＣＤＷを生成する。先ず、出力抵抗変化によるＴＣＤＷの生成について説明する。
図１３は、出力抵抗が或る抵抗値Ｒｓ１で始まり、時間ｔｏｄ後にＲｓ２に変化するような系における立ち上がり（Ｌｏｗ ｔｏ Ｈｉｇｈ）信号の振幅変化を示す。ここで、Ｒｓ２＞Ｒｓ１であり、信号源の電圧振幅をＶ、立ち上がり時間をｔｒ、立ち上がり開始時刻をｔ０とする。信号はｔｒ後に振幅Ｖ１に到達するが、このときの電圧Ｖ１は、分圧比より、
Ｖ１＝Ｖ×Ｚ０／（Ｚ０＋Ｒｓ１） ・・・（８）
となる。ｔ０より時間ｔｏｄ後の時刻ｔ２において、抵抗値がＲｓからＲｓ２に切り替わると、信号振幅は電圧Ｖ２となる。
Ｖ２＝Ｖ×Ｚ０／（Ｚ０＋Ｒｓ２） ・・・（９）
この時、電圧Ｖ１とＶ２の値の比は、式（８）、（９）からＲｓ１とＲｓ２によって決まるため、Ｒｓ１とＲｓ２の値を適宜決めることによって、任意のαを持つＴＣＤＷを生成できる。従って、上記信号でメインラインをドライブすることにより、方向性結合器を介して生成されるクロストークをＴＣＣＷにし、低ジッター、高アイ開口率の信号転送が可能となる。
図１２は、このような波形を実現するドライバの最終段の回路構成を示している。ドライバの最終段は、トランジスタＭ１〜Ｍ４で構成され、アウトプットイネーブル信号（／ＯＥ）によって、データ信号（ｄａｔａ）の出力パッド５への出力が制御されている。トランジスタＭ２とＭ４、あるいはＭ１とＭ３は、ｄａｔａ信号に応じて同時にドライブされるが、排他的論理和Ｘ１、Ｘ２で制御された出力トランジスタＭ３、Ｍ４は、遅延回路９０、９１によって排他的論理和Ｘ１、Ｘ２の入力が一定時間後に等しくなるため、一定時間しかドライブされない。
ここで、図１３のＶ１、Ｖ２は、トランジスタＭ３、Ｍ４のドレイン・ソース間のインピーダンスによって決まるので、これらのトランジスタのゲート幅を調整することによってαの値を制御できる。遅延回路９０、９１は、ｔｏｄに相当する時間遅れを生成するためのものであり、遅延時間はレジスタ（ｒｅｇｉｓｔｅｒ）信号によりプログラマブルに指定される。Ｍ１とＭ３、Ｍ２とＭ４は、遅延回路９０、９１の遅延時間に相当する期間だけドライブされるため、この期間だけドライブインピーダンスが小さくなり、図１３のドライバ出力が得られる。
例えば、配線インピーダンスＺｏが７５Ωの時、Ｒｓ１＝２５Ω、Ｒｓ２＝４７Ωとすれば、α＝０．１８のＴＣＤＷが生成される。本実施例では、Ｃ−ＭＯＳプッシュ−プル（ｐｕｓｈ−ｐｕｌｌ）ドライバを示したが、オープン・ドレイン（ｏｐｅｎ−ｄｒａｉｎ）型のドライバでも同様の波形を得ることができる。
ｔｏｄの値は、ＤＲＡＭの製造時にレジスタ（ｒｅｇｉｓｔｅｒ）に固定的に設定してもよいが、一般にＤＲＡＭはバウンダリスキャン回路を備えているため、ＭＣからバウンダリスキャン回路に制御信号を送り、バウンダリスキャン回路を介して設定することもできる。
ｔｏｄの値は、図１４に示すように、ＭＣに方向性結合器と同じ往復遅延時間をもつ配線を結線し、該配線の遅延時間と測定することによって決定するようにしてもよい。
ここに示した例では、アンプＣ１の出力をアンプＣ２、Ｃ３に分岐し、Ｃ２の出力は配線２−３に入力し、Ｃ３の出力は、直列接続された複数の遅延素子からなる遅延回路に入力する。配線２−３は、副結合線路の２倍長の配線であり、入力信号に２ｔｄの遅延を与える。レジスタ（ｒｅｇｉｓｔｅｒ）で遅延素子の出力選択スイッチを順次に切替えながら、遅延回路の出力信号と配線２−３の出力信号の入力タイミングを比較回路（ｃｏｍｐａｒａｔｏｒ）で比較する。比較の結果、入力タイミングが異なっていた場合は出力遅延素子を変更し、両信号が同一入力タイミングとなる遅延素子選択スイッチのＯＮ／ＯＦＦ情報を求める。このようにして決定したレジスタ値に基づいて、図１２に示した遅延回路に与える抵抗切り替え時間ｔｏｄの値を決定する。この方法によれば、ドライバ内の出力抵抗可変回路に遅延時間設定回路を追加することで、容易にＴＣＤＷを生成できる。
第８の実施例を図１５を用いて説明する。
第８の実施例は、第７実施例と同様、ドライバの出力抵抗を変化させてドライブ波形の振幅を調整してＴＣＤＷを生成するものであり、クロックを用いて出力抵抗の変更タイミング（すなわち、出力電圧のレベルシフト・タイミング）を決定することを特徴とする。
ここでは、例えば、フェイズ・ロック・ループ（Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ：ＰＬＬ）を用いて、外部クロックφの１／２の周期をもつ内部クロックを生成し、この内部クロックの立ち上がりと立ち下がりで出力トランジスタＭ３、Ｍ４のＯＮ、ＯＦＦを制御する。すなわち、図１３の波形生成をｔｏｄ＝２ｔｄではなく、ｔｏｄ＝φ／２として生成する。
図１５において、最終段のドライバは、トランジスタＭ１〜Ｍ４で構成され、出力パッド５からのデータ出力は、データ信号（ｄａｔａ）、アウトプットイネーブル信号（／ＯＥ）、クロック信号φによって制御されている。データ信号は、ラッチ回路Ｒ１によって外部クロックφと同期している。トランジスタＭ１〜Ｍ４の出力は、イネーブル信号とデータ信号に応じて変化するが、ｐＭＯＳ、ｎＭＯＳからなるパス・トランジスタ（ｐａｓｓ ｔｒａｎｓｉｓｔｏｒ）６−１、６−２と外部クロックφを二分周した内部クロックφ’とで制御されたトランジスタＭ３、Ｍ４は、或る一定時間しかドライブされない。すなわち、トランジスタＭ２とＭ４、Ｍ１とＭ３は、データ信号に応じて同時にドライブされるが、トランジスタＭ３とＭ４は、パス・トランジスタ６−１、６−２の入力がオフ状態となる内部クロックφ’のＬｏｗ期間中は、ネゲートされる。すなわち、クロックの立ち上がり時点を０とすると、トランジスタＭ３、Ｍ４は、０＜ｔ＜φ／２の期間はＯＮ状態となるが、ｔ＞φ／２となった時、ＯＦＦ状態となる。
ここで、図１３のＶ１とＶ２は、トランジスタＭ３、Ｍ４のドレイン・ソース間のインピーダンスに相当するため、これらのトランジスタのゲート幅を調整することでαの値を制御できる。
本実施例によれば、動作クロックの半分の周期でレベルシフトを行う形でＴＣＤＷが生成され、第７実施例に比べて、遅延回路などの複雑な回路を必要としないという特徴がある。
尚、ここでは、Ｃ−ＭＯＳプッシュ−プルドライバを示したが、オープン・ドレイン型でも同様の構成を実現できる。また、ここでは、ＤＤＲ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ）クロックの立ち上がりと立ち下がりでデータが出力されるメモリシステムを対象として説明したが、データとクロックの出力周期の関係によって、１／２周期の内部クロックφ’に代えて、通常周期や１／４周期のクロックを適用することもできる。
第９の実施例を図１６を用いて説明する。
第９の実施例は、第１〜第６実施例と第７、第８実施例とを組み合わせたもので、出力抵抗可変ドライバと波形整形配線とを用いて、ＴＣＣＷを生成することを特徴とする。本実施例によれば、次の２つの効果がある。
第１の効果：波形整形配線のインピーダンスをメインラインのインピーダンスに近づけることができ、出力抵抗値の変化を小さくできる。例えば、可変出力抵抗により５〜１０％、インピーダンス・ミスマッチにより５〜１０％の反極性データ信号を生成することによって擬似リンギングＴＣＤＷを生成すれば、１０〜２０％の反極性データ信号の影響をもつＴＣＤＷを生成できる。
第２の効果：例えば、波形整形配線を利用する第１実施例に代表される方式では、図５に示したように、時刻４ｔｄでリングバックが存在するが、図１７に示すように、時刻ｔ３で出力抵抗をＲｓからＲｓ’と切り替えることによって、上記リングバックを低減、あるいは消失させることができる。
具体的に説明すると、時刻ｔ３においてＲｓをＲｓ’に変更すると、ドライバの出力電圧Ｖｏ’のみならず、図１６における点Ａの反射率Γ１’も変化する。
Ｖｏ’＝Ｖ×Ｚ１／（Ｚ１＋Ｒｓ’） ・・・・（１０）
Γ１’＝（Ｒｓ’−Ｚ１）／（Ｒｓ’＋Ｚ１） ・・・・（１１）
ＲｓをＲｓ’に変更する前の出力電圧を式（１）に示したＶｏとすると、Ｒｓの変更による出力電圧の変過分は、ΔＶｏ＝Ｖｏ’−Ｖｏとある。一方、時刻ｔ２において点Ｂで生成された点Ａ方向への反射波が、時刻ｔ３において点Ａで反射される時、新しく生成される反射波はＶｒ＝Γ１’×Ｖ１ Γ１ Γ２＾２Γ１’となる。但し、「＾２」は２乗を表すものとする。
ＲｓからＲｓ’への変化によってリングバックをなくすための条件は、ΔＶｏ＋Ｖｒ＝０である。この条件をもとに、式（２）、式（３）に示したΓ１、Γ２を適用して、式を解くと、
Ｒｓ’＝（Ｚ１ Γ１ Γ２＾２−Ｒｓ）／（Γ１Γ２＾２−１） ・・・（１２）
の時、リングバックがなくなる。リングバックの存在は、アイの狭小化に繋がるため、本実施例のようにリングバックを無くすことによって、クロストーク信号のジッターの低減、アイの拡大により、より高速化された信号転送が可能となる。
尚、第１〜第６実施例と第９実施例で用いた波形整形配線は、配線インピーダンスがメインラインおよび副結合配線のインピーダンスとは異なるため、バスシステムの製造に際して、ライン幅等、メインラインとは異なった配線ルールを適用し、メモリモジュールの異なった配線層に形成ればよい。
以上の説明から明らかなように、本発明によれば、バスマスタとなる ＭＣが接続されたメインライン、またはスレーブとなるＤＲＡＭが接続された副結合配線に、ドライバ回路に接続して適切なインピーダンスと適切な遅延時間を持つ波形整形配線を挿入し、インピーダンスミスマッチによる反射波によってドライブ波形を矩形波から擬似リンギング波形に整形することによって、方向性結合器が生成するクロストークのテイルを低減あるいは消失させることができる。
また、本発明によれば、バスマスタとなるＭＣが接続されたメインライン、またはスレーブとなるＤＲＡＭが接続された副結合配線に、レシーバ回路に接続して適切なインピーダンスと適切な遅延時間を持つ波形整形配線を挿入し、インピーダンスミスマッチによる反射波によってレシーバに入力されるクロストーク波形を整形することによって、方向性結合器が生成するクロストークのテイルを低減あるいは消失させることができる。
また、本発明によれば、ＭＣまたはＤＲＡＭのドライバ出力インピーダンスを所定のタイミングで値に変化させ、ドライブ波形を矩形波から擬似リンギング波形に整形することによって、方向性結合器が生成するクロストークのテイルを低減あるいは消失させることができる。
本発明によれば、これらの３つの手法を単独、あるいは選択的に組み合わせることによって、方向性結合器を用いたバスシステムにおける信号転送の高速化が可能となる。
本発明は、方向性結合器を利用したバスシステムにおけるデータ転送速度の高速化に有効となる。
Claims (15)
- １つのバスマスタと複数のバススレーブ間でデータ転送を行うバスシステムであって、
１端から入力された上記バスマスタからの出力データを伝播させる他端が端抵抗で終端されたメイン配線と、
それぞれ上記メイン配線に近接して配置され、その１端に上記バススレーブのうちの１つが結合され、他端が終端抵抗で終端された方向性結合器用の複数のサブ配線と、
上記メイン配線と上記バスマスタのドライバとの間に挿入された波形整形用の付加配線とを有し、
上記付加配線が、上記メインラインの特性インピーダンスより小さく、上記ドライバの出力インピーダンスより大きいインピーダンスと、上記サブ配線の配線長と同一の配線長とを有し、上記ドライバから出力された矩形状のドライブパルスに対して、該付加配線の信号往復遅延時間以降に反極性の信号波形変化を与えることを特徴とするバスシステム。 - １つのバスマスタと複数のバススレーブ間でデータ転送を行うバスシステムであって、
１端が上記バスマスタに結合され、他端が端抵抗で終端されたメイン配線と、
それぞれ上記メイン配線に近接して配置され、その１端に上記バススレーブのうちの１つが結合され、他端が終端抵抗で終端された方向性結合器用の複数のサブ配線と、
上記各サブ配線と各バススレーブのドライバとの間に挿入された波形整形用の付加配線とを有し、
上記付加配線が、上記サブ配線の特性インピーダンスより小さく、上記ドライバの出力インピーダンスより大きいインピーダンスと、上記サブ配線の配線長と同一の配線長とを有し、上記ドライバから出力された矩形状のドライブパルスに対して、該付加配線の信号往復遅延時間以降に反極性の信号波形変化を与えることを特徴とするバスシステム。 - １つのバスマスタと複数のバススレーブ間でデータ転送を行うバスシステムであって、
１端から入力された上記バスマスタからの出力データを伝播させる他端が端抵抗で終端されたメイン配線と、
それぞれ上記メイン配線に近接して配置され、その１端に上記バススレーブのうちの１つが結合され、他端が終端抵抗で終端された方向性結合器用の複数のサブ配線と、
上記各サブ配線と各バススレーブのレシーバとの間に挿入された波形整形用の付加配線とを有し、
上記付加配線が、上記サブ配線の特性インピーダンスより大きいインピーダンスと、上記サブ配線の配線長と同一の配線長とを有し、上記方向性結合器によって上記サブ配線に生成されるクロストーク信号に対して、該付加配線の信号往復遅延時間以降に反極性の信号波形変化を与えることを特徴とするバスシステム。 - １つのバスマスタと複数のバススレーブ間でデータ転送を行うバスシステムであって、
１端が上記バスマスタに結合され、他端が端抵抗で終端されたメイン配線と、
それぞれ上記メイン配線に近接して配置され、その１端に上記バススレーブのうちの１つが接続され、他端が終端抵抗で終端された方向性結合器用の複数のサブ配線と、
上記メイン配線と上記バスマスタのレシーバとの間に挿入された波形整形用の付加配線とを有し、
上記付加配線が、上記第１の配線の特性インピーダンスより大きいインピーダンスと、上記第サブ配線の配線長と同一の配線長とを有し、上記各方向性結合器によって上記メイン配線に生成されるクロストーク信号に対して、該付加配線の信号往復遅延時間以降に反極性の信号波形変化を与えることを特徴とするバスシステム。 - １つのバスマスタと複数のバススレーブ間でデータ転送を行うバスシステムであって、
１端が上記バスマスタのドライバに結合され、他端が端抵抗で終端された第１のメイン配線と、１端が上記バスマスタのレシーバに結合され、他端が端抵抗で終端された第２のメイン配線とを有し、
上記第１のメイン配線を前記請求項３のメイン配線とし、上記第２のメイン配線を前記請求項２のメイン配線として、バスマスタからバススレーブへのデータ転送と、バススレーブからバスマスタへのデータ転送を独立して行なえるようにしたことを特徴とするバスシステム。 - １つのバスマスタと複数のバススレーブ間でデータ転送を行うバスシステムであって、
１端が上記バスマスタのドライバに結合され、他端が端抵抗で終端された第１のメイン配線と、１端が上記バスマスタのレシーバに結合され、他端が端抵抗で終端された第２のメイン配線とを有し、
上記第１のメイン配線を前記請求項１のメイン配線とし、上記第２のメイン配線を前記請求項４のメイン配線として、バスマスタからバススレーブへのデータ転送と、バススレーブからバスマスタへのデータ転送を独立して行なえるようにしたことを特徴とするバスシステム。 - 前記バスマスタがメモリコントローラで、前記各バススレーブがメモリであることを特徴とする請求項５に記載のバスシステム。
- 前記バスマスタがメモリコントローラであり、前記各バススレーブがメモリモジュールであることを特徴とする請求項６に記載のバスシステム。
- 前記バススレーブのドライバ側の付加配線と、レシーバ側の付加配線とが、メモリモジュール内の異なる信号配線層に形成されたことを特徴とする請求項７に記載のバスシステム。
- 複数の半導体装置間でデータを転送するバスシステムにおいて、
第１の半導体装置から引き出されたメイン配線と、
上記メイン配線に平行に配置され、その１端が第２の半導体装置に接続された方向性結合器用の複数のサブ配線と、
上記第１または第２の半導体装置から送信データに応じて送出されたドライブパルスが上記方向性結合器に入力された時、上記サブ配線における信号往復遅延時間後に、上記ドライブパルスとは逆の極性で該ドライブパルスの振幅の１０〜２０％の振幅を有する信号を生成し、上記方向性結合器に再入力するための手段を有することを特徴とするバスシステム。 - 請求項１０のバスシステムにおいて、
前記半導体装置が、送信データに応じたドライブパルスを出力するドライバを有し、該ドライバが、前記逆極性信号の生成手段を備え、送信データの次のドライブパルスが出力されるまでの間、該逆極性信号の出力を継続することを特徴とするバスシステム。 - 請求項１１のバスシステムにおいて、
前記ドライバが、並列接続された第１、第２のプッシュプル型回路と、遅延時間保持回路とを有し、
第１のプッシュプル回路は、送信データに応じたデータパルスを出力し、第２のプッシュプル回路は、上記第１のプッシュプル回路に同期して送信データに応じたデータパルスの出力を開始し、上記遅延時間保持回路が指定する時間経過後に、上記データパルスの振幅を所定レベルに低下させることを特徴とするバスシステム。 - 請求項１２のバスシステムにおいて、
前記半導体装置が、外部接続された配線における信号遅延時間を検出するための遅延検出回路と、上記遅延検出回路で検出された遅延時間を前記遅延保持回路に与えるための手段とを備えたことを特徴とするバスシステム。 - 請求項１１のバスシステムにおいて、
前記ドライバが、並列接続された第１、第２のプッシュプル型回路を含み、
データ信号とクロック信号とを同期させる同期手段とを有し、
上記第１のプッシュプル回路は、データ信号に応じてクロックに同期したデータ信号を出力し、
上記第２のプッシュプル回路は、該第１のプッシュプル回路と同期してデータ信号の出力を開始し、データ信号周期の半分の時間で出力をオフし、これによって、次のドライブパルスが出力されるまでの間、データ信号の振幅を１０〜２０％低下した状態を継続することを特徴とするバスシステム。 - １つのバスマスタと複数のバススレーブ間でデータ転送を行うバスシステムであって、
１端から入力された上記バスマスタからの出力データを伝播させる他端が端抵抗で終端されたメイン配線と、
それぞれ上記メイン配線に近接して配置され、その１端に上記バススレーブのうちの１つが結合され、他端が終端抵抗で終端された方向性結合器用の複数のサブ配線と、
上記メイン配線と上記バスマスタのドライバとの間に挿入された波形整形用の付加配線とを有し、該付加配線は、上記メインラインの特性インピーダンスより小さいインピーダンスを有し、
上記ドライバは、送信データに応じたドライブパルスを出力し、上記サブ配線の信号往復遅延時間後に、次のドライブパルスが出力されるまでの間、上記ドライブパルスより振幅の小さい反極性信号を出力することを特徴とするバスシステム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002191584 | 2002-07-01 | ||
| JP2002191584 | 2002-07-01 | ||
| PCT/JP2003/008355 WO2004003718A1 (ja) | 2002-07-01 | 2003-07-01 | 方向性結合器を用いたデータ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004003718A1 JPWO2004003718A1 (ja) | 2005-10-27 |
| JP4272149B2 true JP4272149B2 (ja) | 2009-06-03 |
Family
ID=29996940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004517342A Expired - Fee Related JP4272149B2 (ja) | 2002-07-01 | 2003-07-01 | 方向性結合器を用いたデータ転送方式 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4272149B2 (ja) |
| WO (1) | WO2004003718A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DK1933810T3 (da) * | 2005-08-11 | 2013-01-28 | Childrens Medical Center | Intravesikal lægemiddelafgivelsesindretning og fremgangsmåde |
| JP6059874B2 (ja) | 2012-02-17 | 2017-01-11 | 学校法人慶應義塾 | 方向性結合式マルチドロップバス |
| JP6066620B2 (ja) * | 2012-08-10 | 2017-01-25 | 学校法人慶應義塾 | バスシステム及び電子装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3399630B2 (ja) * | 1993-09-27 | 2003-04-21 | 株式会社日立製作所 | バスシステム |
| JP3880286B2 (ja) * | 1999-05-12 | 2007-02-14 | エルピーダメモリ株式会社 | 方向性結合式メモリシステム |
| JP3820843B2 (ja) * | 1999-05-12 | 2006-09-13 | 株式会社日立製作所 | 方向性結合式メモリモジュール |
| JP4314759B2 (ja) * | 2000-08-09 | 2009-08-19 | 株式会社日立製作所 | バスシステム |
-
2003
- 2003-07-01 WO PCT/JP2003/008355 patent/WO2004003718A1/ja active Application Filing
- 2003-07-01 JP JP2004517342A patent/JP4272149B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004003718A1 (ja) | 2004-01-08 |
| JPWO2004003718A1 (ja) | 2005-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6211703B1 (en) | Signal transmission system | |
| KR100348726B1 (ko) | 방향성 결합식 메모리 모듈 | |
| KR100448033B1 (ko) | 캘리브레이션 방법 및 메모리 시스템 | |
| EP0834814B1 (en) | Signal-transfer system and semiconductor device for high speed data transfer | |
| KR100311334B1 (ko) | 복수의 메모리 모듈과 제어기를 구비한 데이터 고속 전송 시스템 | |
| JP3757757B2 (ja) | リード優先メモリシステム | |
| JP4001670B2 (ja) | クロック信号分配方法 | |
| US20070064462A1 (en) | Memory system and data transmission method | |
| US20090086522A1 (en) | Address line wiring structure and printed wiring board having same | |
| US6178206B1 (en) | Method and apparatus for source synchronous data transfer | |
| JP3386031B2 (ja) | 同期遅延回路及び半導体集積回路装置 | |
| JP4451776B2 (ja) | 等振幅方向性結合式バスシステム | |
| JP4272149B2 (ja) | 方向性結合器を用いたデータ転送方式 | |
| KR100564868B1 (ko) | 데이터 송신 장치, 데이터 전송 시스템 및 방법 | |
| JP2005310153A (ja) | メモリ装置 | |
| US6839786B2 (en) | Information processing system with memory modules of a serial bus architecture | |
| JP3719865B2 (ja) | データ高速転送システム | |
| US6172539B1 (en) | Synchronous buffer circuit and data transmission circuit having the synchronous buffer circuit | |
| JP4625798B2 (ja) | 半導体装置 | |
| KR20000043231A (ko) | 데이타 출력장치 | |
| JP2006121443A (ja) | パルス生成装置 | |
| JP2005072940A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |