JP3473746B2 - データ送受信回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ送受信回路に
関し、特に、連続したアドレスに同一データが転送され
る場合の転送速度を向上させたデータ送受信回路に関す
る。

【０００２】

【従来の技術】従来、データの転送においてはデータと
転送先のアドレスがその都度出力されているが、転送元
デバイスの読み出しアクセスから転送先デバイスへの書
き込みアクセスへ切り換えるための時間を必要とせず、
読み出したデータを連続して転送ができ、データ転送の
転送速度を向上させた技術が、特開平０９−１１４７７
７号公報に開示されており、その構成ブロック図を図１
１に示す。

【０００３】図１１を参照すると、デバイス（Ａ）１０
１とデバイス（Ｂ）１０２にはアドレスバス１１０とデ
ータバス１１１が接続され、制御回路１２０からのデバ
イス制御信号１２１、１２２により、各々デバイス
（Ａ）１０１、デバイス（Ｂ）１０２が制御され、アド
レス生成回路（Ａ）１３０、アドレス生成回路（Ｂ）１
３１は、各々デバイス（Ａ）１０１、デバイス（Ｂ）１
０２をアクセスするためのアドレスを生成し、制御回路
１２０からのアドレス制御信号１２３、１２４により制
御され、アドレス生成回路（Ａ）１３０、およびアドレ
ス生成回路（Ｂ）１３１の出力は、アドレス選択回路１
４０で選択され、アドレスバス１１０に出力される構成
として、転送元デバイスからのデータ読み出しに必要な
アドレスを一定期間アドレスバス１１０に供給し転送元
デバイスから読み出されたデータをデータバス１１１に
出力させ続けるように制御回路１２０で制御しながら、
転送先デバイスのアドレスをアドレスバス１１０に供給
し転送元デバイスがデータバス１１１上に出力している
データを転送先デバイスに書き込むことにより、転送元
デバイスからの読み出しアクセスから転送先デバイスへ
の書き込みアクセスを行うときの切換え時間を必要とせ
ず、連続してデータ転送を行っている。

【０００４】

【発明が解決しようとする課題】上述の、特開平０９−
１１４７７７号公報に開示されている、転送元デバイス
からの読み出しアクセスから転送先デバイスへの書き込
みアクセスを行うときの切換え時間を必要とせず、連続
してデータ転送を行う技術は、データ転送の際、アドレ
スはその都度供給しなければならず、従って、アドレス
転送分のサイクル時間が発生するという課題がある。

【０００５】本発明の目的は、連続したアドレスに同一
データが転送される場合、一括してデータ転送をするこ
とにより、データ転送サイクル時間を短縮し、転送速度
を向上させたデータ送受信回路を提供することにある。

【０００６】

【課題を解決するための手段】本発明のデータ送受信回
路は、データ送受信を行う第１デバイスおよび第２デバ
イスと、第１デバイスと第２デバイスとを接続するアド
レスバス、データバス、データの転送回数を示すデータ
転送回数信号、およびデータサイズを示すデータサイズ
信号とを有し、第１デバイスおよび第２デバイスは、共
に、アドレスバス、データバス、データ転送回数信号、
およびデータサイズ信号の各々の信号線の値を生成する
信号生成回路と、データ転送回数信号およびデータサイ
ズ信号をデコードしデータおよびアドレスを復元する復
元回路とを有し、信号生成回路は、命令をデコードして
通常アクセスか短縮アクセスかを決定し何れかのアクセ
スを有効にする信号を出す第１デコード回路と、通常ア
クセスのとき使用される通常アクセス制御回路と、短縮
アクセスのとき使用される短縮アクセス制御回路と、通
常アクセス制御回路または短縮アクセス制御回路からの
入力を出力させる出力制御回路とを有し、第１デコード
回路は、公差が１、２、４の何れかの等差級数となる連
続するアドレスに同一データが転送されるとき、短縮ア
クセス制御回路に対してアクセスを有効にする信号を出
すことを特徴とする。

【０００７】

【０００８】復元回路は、受信したアドレスとデータサ
イズ信号により受信したデータのどのビットが有効かを
デコードし有効ビット信号を出力する第２デコード回路
と、データ転送回数信号とデータサイズ信号の値により
アドレスバスから入力されるアドレスをインクリメント
して本来必要なアドレスを復元するカウンタと、データ
転送回数信号の値と第２デコード回路からの有効ビット
信号により受信したデータとをコピーし本来必要なデー
タを復元するコピー回路とを有することを特徴とする。

【０００９】

【００１０】第１デコード回路は、転送するデータが異
なりアドレスが連続したものでないとき、通常アクセス
制御回路に対してアクセスを有効にする信号を出すこと
を特徴とする。

【００１１】短縮アクセス制御回路は、転送するアドレ
スの値を最初の値のみ出力することを特徴とする。

【００１２】通常アクセス制御回路は、転送するアドレ
スの値を本来の値のまま出力することを特徴とする。

【００１３】

【００１４】また、本発明のデータ送受信回路は、デー
タ送受信を行う第１デバイスおよび第２デバイスと、第
１デバイスと第２デバイスとを接続するアドレスバス、
データバス、データの転送回数を示すデータ転送回数信
号、およびデータサイズを示すデータサイズ信号とを有
し、第１デバイスおよび第２デバイスは、共に、アドレ
スバス、データバス、データ転送回数信号、およびデー
タサイズ信号の各々の値を生成する信号生成回路と、デ
ータ転送回数信号およびデータサイズ信号をデコードし
データおよびアドレスを復元する復元回路と、復元回路
の前段に設けられるバッファとを有し、信号生成回路
は、命令をデコードして通常アクセスか短縮アクセスか
を決定し何れかのアクセスを有効にする信号を出す第１
デコード回路と、通常アクセスのとき使用される通常ア
クセス制御回路と、短縮アクセスのとき使用される短縮
アクセス制御回路と、通常アクセス制御回路または短縮
アクセス制御回路からの入力を出力させる出力制御回路
とを有し、第１デコード回路は、公差が１、２、４の何
れかの等差級数となる連続するアドレスに同一データが
転送されるとき、短縮アクセス制御回路に対してアクセ
スを有効にする信号を出すことを特徴とする。

【００１５】

【発明の実施の形態】次に、本発明のデータ送受信回路
の実施の形態について、図面を参照して説明する。

【００１６】図１は、本発明のデータ送受信回路の第一
の実施の形態を示す構成ブロック図、図２は、図１の信
号生成回路７、８の詳細を示す構成ブロック図、図３
は、図１の復元回路９、１０の詳細を示す構成ブロック
図である。

【００１７】図１を参照すると、本発明のデータ送受信
回路３０は、データ送受信を行う第１デバイス１および
第２デバイス２と、第１デバイス１と第２デバイス２と
を接続するアドレスバス３、データバス４、データの転
送回数を示すデータ転送回数信号５、およびデータサイ
ズを示すデータサイズ信号６とから構成され、第１デバ
イス１および第２デバイス２は、共に、アドレスバス
３、データバス４、データ転送回数信号５、およびデー
タサイズ信号６の各々の値を生成する信号生成回路７、
８と、データ転送回数信号５およびデータサイズ信号６
をデコードしデータおよびアドレスを復元する復元回路
９、１０とから構成されている。

【００１８】図２を参照すると、信号生成回路７、８
は、命令をデコードして通常アクセスか短縮アクセスか
を決定し何れかのアクセスを有効にする信号を出す第１
デコード回路１１と、転送するデータとアドレスが連続
したものでないとき使用される通常アクセス制御回路１
２と、転送するデータとアドレスが連続したものである
とき使用される短縮アクセス制御回路１３と、通常アク
セス制御回路１２または短縮アクセス制御回路１３から
の入力を出力させる出力制御回路１４とで構成されてい
る。

【００１９】図３を参照すると、復元回路９、１０は、
アドレスバス３から受信したアドレスとデータサイズ信
号６により受信したデータのどのビットが有効かをデコ
ードし有効ビット信号１８を出力する第２デコード回路
１５と、データ転送回数信号５とデータサイズ信号６の
値によりアドレスバス３から入力されるアドレスをイン
クリメントして本来必要なアドレスを復元するカウンタ
１６と、データ転送回数信号５の値と第２デコード回路
１５からの有効ビット信号１８により受信したデータと
をコピーし本来必要なデータを復元するコピー回路１７
とから構成されている。

【００２０】次に、上述のように構成されたデータ送受
信回路３０の動作について、以下に説明する。

【００２１】図１の第１デバイス１から第２デバイス２
にデータ転送を行う場合について、先ず、連続するアド
レスに同じデータが転送される場合に、データ転送を最
小１回で済ますことにより、データ転送サイクルを短縮
する場合について説明する。

【００２２】いま、アドレスを３２ｂｉｔ、データを３
２ｂｉｔ、データ転送回数信号５を２ｂｉｔ、データサ
イズ信号６を２ｂｉｔ、有効ビット信号１８を３ｂｉｔ
とし、データ転送回数の値、データサイズの値、および
有効ビットの値を各々図７、図８、図９に示すように仮
定し、転送されるアドレスは、連続する４つのアドレス
００００００００ｈ、０００００００４ｈ、０００００
００８ｈ、０００００００ｃｈとし、各アドレスに転送
されるデータは、全て１ＷＯＲＤの同一データで、０１
０１００１１ｈとする。

【００２３】図１〜図３を参照すると、信号生成回路７
の第１デコード回路１１は命令をデコードし、短縮アク
セスが行えるため、短縮アクセス制御回路１３を有効に
する。短縮アクセス制御回路１３は本来転送されるアド
レス、データから短縮アクセスとして出力するアドレ
ス、データ、データ転送回数信号５、データサイズ信号
６を生成し、出力制御回路１４に出力する。

【００２４】次に、出力制御回路１４から短縮アクセス
としてのアドレス、データ、データ転送回数信号５、デ
ータサイズ信号６が第２デバイス２に出力されるが、ア
ドレス、データ、データ転送回数信号５、データサイズ
信号６の各々を図４（ａ）に示す。

【００２５】次に、第２デバイス２の復元回路１０の第
２デコード回路１５は、受信したアドレスとデータサイ
ズ信号６により受信したデータのどのｂｉｔが有効であ
るかをデコードする。受信したアドレスは００００００
００ｈ、データサイズ信号６の値は図８から１１で１Ｗ
ＯＲＤであるため、受信したデータ０１０１００１１ｈ
は、３２ｂｉｔ有効であるとデコードする。

【００２６】カウンタ１６は、データ転送回数信号５、
データサイズ信号６によりアドレスバス３から入力され
るアドレスをインクリメントし、本来受信するアドレス
に復元する。データサイズが１ＷＯＲＤであるため、ア
ドレスを受信した値００００００００ｈから１ＷＯＲＤ
単位で３回インクリメントし、図４（ｂ）に示すよう
に、復元アドレスバス２７に本来受信するアドレス４個
が復元される。

【００２７】コピー回路１７は、データ転送回数信号５
とデコード回路１５からの有効ビット信号１８により受
信したデータの有効ｂｉｔを本来受信すべきデータ分復
元するが、データサイズが１ＷＯＲＤ、データ転送回数
信号５が図７から１１で４回のため、データを受信した
値０１０１００１１ｈから１ＷＯＲＤである３２ｂｉｔ
分３回コピーすることにより、図４（ｂ）に示すよう
に、復元データバス２８に本来受信するデータ４個が復
元される。

【００２８】次に、短縮アクセス時の、データ転送回数
が３回、データサイズが１ＢＹＴＥの場合について、図
５（ａ）、（ｂ）を参照して説明する。

【００２９】なお、転送されるアドレスは、連続したア
ドレスで０００００００５ｈ、０００００００６ｈ、０
００００００７ｈとし、各アドレスに転送されるデータ
は、同一のデータで１０ｈとする。

【００３０】信号生成回路７の動作は、前述の連続する
４つのアドレスに同一の１ＷＯＲＤのデータが転送され
る場合と同様であり、説明を省略する。

【００３１】図５（ａ）を参照すると、出力制御回路１
４から短縮アクセスとしてのアドレス、データ、データ
転送回数信号５、データサイズ信号６が出力される。

【００３２】第２デコード回路１５は、受信したアドレ
スが０００００００５ｈ、データサイズ信号６の値は図
８から０１であり１ＢＹＴＥであるため、受信したデー
タ０１０１１０１１ｈはデータ３２ｂｉｔの内、［１
５：８］が有効（１５ｂｉｔ〜８ｂｉｔが有効）である
とデコードする。

【００３３】カウンタ１６は、データサイズが１ＢＹＴ
Ｅであるため、アドレスを受信した値０００００００５
ｈから１ＢＹＴＥ単位で２回インクリメントし、本来受
信するアドレス３個を復元する。

【００３４】コピー回路１７は、データサイズが１ＢＹ
ＴＥ、データ転送回数が３回のため、受信したデータの
有効ｂｉｔ［１５：８］の値１０ｈを２回コピーするこ
とにより、本来受信するデータ３個を復元する。

【００３５】以上の動作により、復元アドレスバス２
７、復元データバス２８に復元された状態の信号を、図
５（ｂ）に示す。

【００３６】次に、連続しないアドレスに異なるデータ
が転送される通常アクセスの場合について図６（ａ）、
（ｂ）を参照して説明する。

【００３７】ここで、転送されるアドレスは、００００
００００ｈ、０００００００８ｈ、０００００１００
ｈ、００００００１２ｈとし、各アドレスに転送される
データは、各々、０１０１１１１１ｈ、０１００００１
１ｈ、０１０１０１０１ｈ、０１０１０１１１ｈとす
る。

【００３８】第１デコード回路１１は命令をデコード
し、転送するアドレスが連続ではなくデータが異なるた
め、通常アクセス制御回路１２を有効にする。

【００３９】通常アクセス制御回路１２は、本来転送さ
れるアドレス、データを、図６（ａ）に示されるよう
に、そのまま出力制御回路１４に出力する。

【００４０】復元回路１０はデータ転送回数信号５の値
が００であり図７により、通常アクセスであることを判
断し、受信したアドレス、データをそのまま使用して、
図６（ｂ）に示されるように、アドレス、データは転送
分がそのまま復元アドレスバス２７、復元データバス２
８に出力される。

【００４１】次に、本発明のデータ送受信回路の第二の
実施の形態について、図面を参照して説明する。

【００４２】図１０は、本発明のデータ送受信回路の第
二の実施の形態を示す構成ブロック図である。なお、第
一の実施の形態と同一構成要素部品は、同一符号で表記
している。

【００４３】第二の実施の形態のデータ送受信回路４０
は、第一の実施の形態のデータ送受信回路３０の復元回
路９、１０の前段に、バッファ２０、１９を設けた構成
とした点が異なるのみであり、他は、第一の実施の形態
のデータ送受信回路３０と同一であるため、以下、異な
る点に関してのみ簡単に説明する。

【００４４】第１デバイス１を送信側とし第２デバイス
２を受信側として、第１デバイス１から第２デバイス２
にデータ転送を行う場合について説明する。

【００４５】図１０を参照すると、復元回路１０の前
に、バッファ１９が設けられているため、アドレスバス
３からのアドレスおよびデータバス４からのデータを復
元回路１０で復元している間においても、次のアドレ
ス、データを第２デバイス２ではバッファ１９により同
時に受信することができるという効果を有している。

【００４６】上述の第一および第二の実施の形態では、
アドレスバスを３２ｂｉｔ、データバスを３２ｂｉｔ、
データ転送回数信号を２ｂｉｔ、データサイズ信号を２
ｂｉｔ、有効ビット信号を３ｂｉｔの場合について説明
したが、これらのｂｉｔ数に制限は無く、また、各ｂｉ
ｔ数によりデータ転送回数、データサイズ、有効ビット
の範囲も制限はないことはいうまでもない。

【００４７】

【発明の効果】以上説明したように、本発明のデータ送
受信回路は、連続したアドレスに同一のデータを転送す
る場合、送信側で転送するアドレスとデータとを短縮
し、受信側で短縮サイクルで受信したアドレスとデータ
とを復元することにより、複数回分のデータ転送を１回
の転送サイクルで行うことができ、データ転送速度を向
上させることができるという効果がある。

【００４８】また、復元回路の前に、バッファを設ける
ことにより、データを復元回路で復元している間におい
ても、次のアドレス、データを受信側ではバッファによ
り同時に受信することができるという効果がある。

【図面の簡単な説明】

【図１】本発明のデータ送受信回路の第一の実施の形態
を示す構成ブロック図である。

【図２】図１中の信号生成回路の構成ブロック図であ
る。

【図３】図１中の復元回路の構成ブロック図である。

【図４】図４（ａ）は、短縮アクセスの場合の出力制御
回路からの出力信号を示す図である。図４（ｂ）は、短
縮アクセスの場合の復元回路からの出力信号を示す図で
ある。

【図５】図５（ａ）は、短縮アクセスの場合の出力制御
回路からの出力信号を示す図である。図５（ｂ）は、短
縮アクセスの場合の復元回路からの出力信号を示す図で
ある。

【図６】図６（ａ）は、通常アクセスの場合の出力制御
回路からの出力信号を示す図である。図６（ｂ）は、通
常アクセスの場合の復元回路からの出力信号を示す図で
ある。

【図７】データ転送回数信号と転送回数との関係を示す
図である。

【図８】データサイズ信号とデータサイズとの関係を示
す図である。

【図９】有効ビット信号と有効ビットとの関係を示す図
である。

【図１０】本発明のデータ送受信回路の第二の実施の形
態を示す構成ブロック図である。

【図１１】従来のデータ転送制御装置の基本構成を示す
ブロック図である。

【符号の説明】

１ 第１デバイス ２ 第２デバイス ３ アドレスバス ４ データバス ５ データ転送回数信号 ６ データサイズ信号 ７、８ 信号生成回路 ９、１０ 復元回路 １１ 第１デコード回路 １２ 通常アクセス制御回路 １３ 短縮アクセス制御回路 １４ 出力制御回路 １５ 第２デコード回路 １６ カウンタ １７ コピー回路 １８ 有効ビット信号 １９、２０ バッファ ２７ 復元アドレスバス ２８ 復元データバス ３０、４０ データ送受信回路 １０１ デバイス（Ａ） １０２ デバイス（Ｂ） １１０ アドレスバス １１１ データバス １２０ 制御回路 １２１、１２２ デバイス制御信号 １２３、１２４ アドレス制御信号 １３０ アドレス生成回路（Ａ） １３１ アドレス生成回路（Ｂ）

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−212410（ＪＰ，Ａ) 特開 平６−187228（ＪＰ，Ａ) 特開 平４−237345（ＪＰ，Ａ) 特開 平８−153001（ＪＰ，Ａ) 特開 平９−114777（ＪＰ，Ａ) 特開 平６−119236（ＪＰ，Ａ) 特開 昭64−19457（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 13/42 320 ＷＰＩ（ＤＩＡＬＯＧ)

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 データ送受信を行う第１デバイスおよび
   第２デバイスと、前記第１デバイスと前記第２デバイス
   とを接続するアドレスバス、データバス、データの転送
   回数を示すデータ転送回数信号、およびデータサイズを
   示すデータサイズ信号とを有し、前記第１デバイスおよ
   び前記第２デバイスは、共に、前記アドレスバス、前記
   データバス、前記データ転送回数信号、および前記デー
   タサイズ信号の各々の信号線の値を生成する信号生成回
   路と、前記データ転送回数信号および前記データサイズ
   信号をデコードしデータおよびアドレスを復元する復元
   回路とを有し、前記信号生成回路は、命令をデコードし
   て通常アクセスか短縮アクセスかを決定し何れかのアク
   セスを有効にする信号を出す第１デコード回路と、通常
   アクセスのとき使用される通常アクセス制御回路と、短
   縮アクセスのとき使用される短縮アクセス制御回路と、
   前記通常アクセス制御回路または前記短縮アクセス制御
   回路からの入力を出力させる出力制御回路とを有し、前
   記第１デコード回路は、公差が１、２、４の何れかの等
   差級数となる連続するアドレスに同一データが転送され
   るとき、前記短縮アクセス制御回路に対してアクセスを
   有効にする信号を出すことを特徴とするデータ送受信回
   路。
2. 【請求項２】 前記復元回路は、受信したアドレスと前
   記データサイズ信号により受信したデータのどのビット
   が有効かをデコードし有効ビット信号を出力する第２デ
   コード回路と、前記データ転送回数信号と前記データサ
   イズ信号の値により前記アドレスバスから入力されるア
   ドレスをインクリメントして本来必要なアドレスを復元
   するカウンタと、前記データ転送回数信号の値と前記第
   ２デコード回路からの有効ビット信号により受信したデ
   ータとをコピーし本来必要なデータを復元するコピー回
   路とを有することを特徴とする請求項１記載のデータ送
   受信回路。
3. 【請求項３】 前記第１デコード回路は、転送するデー
   タが異なりアドレスが連続したものでないとき、前記通
   常アクセス制御回路に対してアクセスを有効にする信号
   を出すことを特徴とする請求項１記載のデータ送受信回
   路。
4. 【請求項４】 前記短縮アクセス制御回路は、転送する
   アドレスの値を最初の値のみ出力することを特徴とする
   請求項１記載のデータ送受信回路。
5. 【請求項５】 前記通常アクセス制御回路は、転送する
   アドレスの値を本来の値のまま出力することを特徴とす
   る請求項１記載のデータ送受信回路。
6. 【請求項６】 データ送受信を行う第１デバイスおよび
   第２デバイスと、前記第１デバイスと前記第２デバイス
   とを接続するアドレスバス、データバス、データの転送
   回数を示すデータ転送回数信号、およびデータサイズを
   示すデータサイズ信号とを有し、前記第１デバイスおよ
   び前記第２デバイスは、共に、前記アドレスバス、前記
   データバス、前記データ転送回数信号、および前記デー
   タサイズ信号の各々の値を生成する信号生成回路と、前
   記データ転送回数信号および前記データサイズ信号をデ
   コードしデータおよびアドレスを復元する復元回路と、
   前記復元回路の前段に設けられるバッファとを有し、前
   記信号生成回路は、命令をデコードして通常アクセスか
   短縮アクセスかを決定し何れかのアクセスを有効にする
   信号を出す第１デコード回路と、通常アクセスのとき使
   用される通常アクセス制御回路と、短縮アクセスのとき
   使用される短縮アクセス制御回路と、前記通常アクセス
   制御回路または前記短縮アクセス制御回路からの入力を
   出力させる出力制御回路とを有し、前記第１デコード回
   路は、公差が１、２、４の何れかの等差級数となる連続
   するアドレスに同一データが転送されるとき、前記短縮
   アクセス制御回路に対してアクセスを有効にする信号を
   出すことを特徴とするデータ送受信回路。