JP2005025765A - データ反転を有するメモリシステム及びメモリシステムにおけるデータ反転方法 - Google Patents
データ反転を有するメモリシステム及びメモリシステムにおけるデータ反転方法 Download PDFInfo
- Publication number
- JP2005025765A JP2005025765A JP2004198062A JP2004198062A JP2005025765A JP 2005025765 A JP2005025765 A JP 2005025765A JP 2004198062 A JP2004198062 A JP 2004198062A JP 2004198062 A JP2004198062 A JP 2004198062A JP 2005025765 A JP2005025765 A JP 2005025765A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory device
- write
- memory
- write data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
Landscapes
- Dram (AREA)
- Memory System (AREA)
- Static Random-Access Memory (AREA)
Abstract
【解決手段】パッケージされた装置に別途のピン又はボールを追加せずにバイト単位の書き込みデータの挿入を提供するメモリ装置においてデータを読み出すか、或いはデータを書き込むメモリシステム及び方法に関する。これにより、メモリ装置の高周波数特性が向上されうる。
【選択図】図9
Description
本発明の望ましい実施形態が本明細書に開示されたが、本発明の範囲内で多様な変形が可能である。例えば、図14は本発明の他の実施形態によるメモリ装置のタイミング図を示す。図13のタイミング図と類似し、図14のタイミング図はメモリ装置に4データバイトが連続的に一回で書き込まれるか、或いはメモリ装置で連続的に一回で読み取られる、所謂“バースト-4”動作を有するメモリ装置を示す。図14を参照すれば、読出しデータQ0,Q1,Q2,Q3はRDQS0,WFLAG0の立上りエッジに同期してメモリ装置から出力される。DM0はデータ読み出し動作中に読出しデータ反転フラグとして動作する。一方、書き込みデータD0,D1,D2,D3はWDQS0パルスの中央に同期して(センターストロービング)メモリ装置に入力される。また、DM0はデータ書き込み動作中に書き込みデータをマスキングする。RDQS0,WFLAG0信号はデータ書き込み動作中に書き込みデータ反転フラグとして動作する。
本発明は図面に示された一実施形態を参考に説明したが、これは例示的なものに過ぎず、当業者であれば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解することであろう。例えば、本明細書では全32ビットのデータを8ビット単位に分けて反転するか否かを決定する例が記載されているが、何ビット単位で反転するか否かを決定するか、或いは全ビット数をいくらにするか等はいくらでも変更されうる。従って、本発明の技術的範囲は特許請求の範囲の記載に基づいて定められなければならない。
300 メモリ装置
400 メモリ制御器
Claims (25)
- メモリ装置において、
データを保持するためのメモリセルアレイと、
前記メモリ装置にデータを書き込むか、或いは前記メモリ装置からデータを読み出すデータ入出力バスと、
前記メモリセルアレイに書き込まれるか、或いは読み出されるデータを選択的に反転させるデータ反転回路と、
前記メモリ装置からデータを読み出す時に読出しデータストローブを伝達し、前記メモリ装置にデータを書き込む時に書き込みデータ反転フラグを伝達する第1入出力部とを含むことを特徴とするメモリ装置。 - 前記メモリ装置は、
前記メモリ装置にデータを書き込む時に書き込みデータストローブを伝達し、前記メモリ装置からデータを読み出す時に読出しデータ反転フラグを伝達する第2入出力部をさらに含むことを特徴とする請求項1に記載のメモリ装置。 - 前記メモリ装置は、
前記メモリ装置にデータを書き込む時に書き込みデータマスキング信号を伝達し、前記メモリ装置からデータを読み出す時に読出しデータ反転フラグを伝達する第2入出力部をさらに含むことを特徴とする請求項1に記載のメモリ装置。 - 前記メモリ装置は、
書き込みデータストローブを伝達する双方向性の入力部をさらに含むことを特徴とする請求項3に記載のメモリ装置。 - 前記メモリセルアレイは多数のデータワードに前記データを保持し、前記各データワードは多数のデータバイトを含み、
前記メモリ装置は前記データが前記メモリセルアレイに書き込まれる時に前記データのそれぞれのバイトを選択的に反転させる手段をさらに含むことを特徴とする請求項1に記載のメモリ装置。 - 前記書き込みデータ反転フラグは前記メモリ装置に書き込まれるデータの全てのバイトに対する書き込みデータ反転動作を制御することを特徴とする請求項1に記載のメモリ装置。
- データストローブ信号に応答してメモリ装置にデータを書き込み、前記メモリ装置からデータを読み出すための制御器において、前記制御器は、
前記制御器が前記メモリ装置にデータを書き込むか、或いは読み出すためのデータ入出力バスと、
前記メモリ装置からデータを読み出す時に読出しデータストローブを伝達し、前記メモリ装置にデータを書き込む時に書き込みデータ反転フラグを伝達する第1入出力部とを含むことを特徴とする制御器。 - 前記制御器は、
前記メモリ装置にデータを書き込む時に書き込みデータストローブを伝達し、前記メモリ装置からデータを読み出す時に読出しデータ反転フラグを伝達する第2入出力部をさらに含むことを特徴とする請求項7に記載の制御器。 - 前記制御器は、
前記メモリ装置にデータを書き込む時に書き込みデータマスキング信号を伝達し、前記メモリ装置からデータを読み出す時に読出しデータ反転フラグを伝達する第2入出力部をさらに含むことを特徴とする請求項7に記載の制御器。 - 前記書き込みデータ反転フラグは前記メモリ装置に書き込まれるデータの全てのバイトに対する書き込みデータ反転動作を制御することを特徴とする請求項7に記載の制御器。
- 前記制御器は多数のデータワードを出力し、前記各データワードは多数のデータバイトを含み、前記制御器は多数の書き込みデータ反転フラグを出力し、各書き込みデータ反転フラグは対応するデータのバイトが反転されるか否かを示すことを特徴とする請求項7に記載の制御器。
- メモリシステムにおいて、
データを保持するためのメモリセルアレイを有するメモリ装置と、
前記メモリ装置に連結され、データストローブ信号に応答して前記メモリ装置にデータを書き込み、前記メモリ装置からデータを読み出す制御器と、
前記制御器と前記メモリ装置との間に、前記メモリ装置からデータを読み出す時に読出しデータストローブを伝達し、前記メモリ装置にデータを書き込む時に書き込みデータ反転フラグを伝達する第1入出力ラインとを含むことを特徴とするメモリシステム。 - 前記メモリシステムは、
前記制御器と前記メモリ装置との間で、前記メモリ装置にデータを書き込む時に書き込みデータストローブを伝達し、前記メモリ装置からデータを読み出す時に読出しデータ反転フラグを伝達する第2入出力ラインをさらに含むことを特徴とする請求項12に記載のメモリシステム。 - 前記メモリシステムは、
前記制御器と前記メモリ装置との間で、前記メモリ装置にデータを書き込む時に書き込みデータマスキング信号を伝達し、前記メモリ装置からデータを読み出す時に読出しデータ反転フラグを伝達する第2入出力ラインをさらに含むことを特徴とする請求項12に記載のメモリシステム。 - 前記書き込みデータ反転フラグは前記メモリ装置に書き込まれるデータの全てのバイトに対する書き込みデータ反転動作を制御することを特徴とする請求項12に記載のメモリシステム。
- 前記メモリセルアレイは多数のデータワードにデータを保持し、前記各データワードは多数のデータバイトを含み、
前記メモリ装置は前記データが前記メモリセルアレイに書き込まれる時に前記データのそれぞれのバイトを選択的に反転させる手段をさらに含むことを特徴とする請求項12に記載のメモリシステム。 - それぞれのデータワードが多数のデータバイトを含む多数のデータワードを含むメモリ装置内のメモリセルにデータを書き込む方法において、前記方法は、
前記メモリ装置のデータ入力部からデータを受信する段階と、
前記メモリ装置で、前記受信されたデータワードの対応するバイトが反転されなければならないかを示す多数の書き込みデータ反転フラグを受信する段階と、
前記書き込みデータ反転フラグに応答して前記受信されたデータワードのそれぞれのバイトを選択的に反転させる段階と、
前記選択的に反転されたデータワードを前記メモリセルに書き込む段階とを含むことを特徴とする方法。 - 前記多数の書き込みデータ反転フラグは前記メモリ装置で前記メモリ装置がデータ読み出し動作中にデータストローブ信号をも搬送する多数のピンから受信されることを特徴とする請求項17に記載の方法。
- 前記メモリ装置で各書き込みデータストローブが前記受信されたデータワードの一つのバイトに対応する多数の書き込みデータストローブを受信する段階をさらに含み、
前記選択的に反転されたデータワードを前記メモリセルに書き込む段階は、各データバイトを前記対応する書き込みデータストローブに同期して前記メモリセルに書き込む段階を含み、
前記書き込みデータストローブは前記メモリ装置がデータ読み出し動作中に読出しデータ反転フラグをも搬送する前記メモリ装置の多数のピンから受信されることを特徴とする請求項17に記載の方法。 - メモリセルにデータを出力する方法において、前記方法は、
データワードの各バイトを選択的に反転させる段階と、
各書き込みデータ反転フラグがデータワードの対応するバイトが反転されたか否かを示す多数の書き込みデータ反転フラグを設定する段階と、
前記選択的に反転されたデータワードを出力する段階と、
前記多数の書き込みデータ反転フラグを出力する段階とを含むことを特徴とする方法。 - 前記多数の書き込みデータ反転フラグは前記メモリセルを有するメモリ装置により受信され、 前記多数の書き込みデータ反転フラグは前記メモリ装置がデータ読み出し動作中にデータストローブ信号をも搬送する多数のピンから受信されることを特徴とする請求項20に記載の方法。
- 各書き込みデータストローブが前記受信されたデータワードの一つのバイトに対応する多数の書き込みデータストローブを前記メモリ装置に出力する段階をさらに含み、
前記選択的に反転されたデータワードを前記メモリセルに書き込む段階は、各データバイトを前記対応する書き込みデータストローブに同期して前記メモリセルに書き込む段階を含み、
前記書き込みデータストローブは前記メモリ装置がデータ読み出し動作中に読出しデータ反転フラグをも搬送する多数のピンから前記メモリ装置に出力されることを特徴とする請求項20に記載の方法。 - それぞれのデータワードが多数のデータバイトを含む多数のデータワードを含むメモリ装置と制御器とのデータ通信方法において、前記方法は、
データワードの各バイトを選択的に反転させる段階と、
各書き込みデータ反転フラグが前記データワードの対応するバイトが反転されたか否かを示す多数の書き込みデータ反転フラグを設定する段階と、
前記選択的に反転されたデータワードを出力する段階と、
前記多数の書き込みデータ反転フラグを出力する段階と、
前記メモリ装置のデータ入力部から前記選択的に反転されたデータワードを受信する段階と、
前記多数の書き込みデータ反転フラグを前記メモリ装置から受信する段階と、
前記書き込みデータ反転フラグにより前記受信されたデータワードの各バイトを選択的に反転させる段階と、
前記選択的に反転された受信データワードを前記メモリ装置のメモリセルアレイに書き込む段階とを含むことを特徴とする方法。 - 前記多数の書き込みデータ反転フラグはメモリセルを有するメモリ装置により受信され、 前記多数の書き込みデータ反転フラグは前記メモリ装置がデータ読み出し動作中にデータストローブ信号をも搬送する多数のピンから受信されることを特徴とする請求項23に記載の方法。
- 各書き込みデータストローブが前記受信されたデータワードの一つのバイトに対応する多数の書き込みデータストローブを前記メモリ装置から受信する段階をさらに含み、
前記選択的に反転されたデータワードを前記メモリセルに書き込む段階は、各データバイトを前記対応する書き込みデータストローブに同期して前記メモリセルに書き込む段階を含み、
前記書き込みデータストローブは前記メモリ装置がデータ読み出し動作中に読出しデータ反転フラグをも搬送する前記メモリ装置の多数のピンから受信されることを特徴とする請求項23に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030044846A KR100546335B1 (ko) | 2003-07-03 | 2003-07-03 | 데이터 반전 스킴을 가지는 반도체 장치 |
US10/737,861 US7237073B2 (en) | 2003-07-03 | 2003-12-18 | Memory system having data inversion and data inversion method for a memory system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005025765A true JP2005025765A (ja) | 2005-01-27 |
JP4667773B2 JP4667773B2 (ja) | 2011-04-13 |
Family
ID=33550261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004198062A Active JP4667773B2 (ja) | 2003-07-03 | 2004-07-05 | データ反転を有するメモリシステム及びメモリシステムにおけるデータ反転方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7237073B2 (ja) |
EP (1) | EP1494243B1 (ja) |
JP (1) | JP4667773B2 (ja) |
KR (1) | KR100546335B1 (ja) |
CN (1) | CN1577608B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007535083A (ja) * | 2004-01-27 | 2007-11-29 | マイクロン テクノロジー, インク. | 多機能ストローブターミナルを有するメモリデバイス |
US7408483B2 (en) | 2005-11-29 | 2008-08-05 | Hynix Semiconductor Inc. | Apparatus and method of generating DBI signal in semiconductor memory apparatus |
JP2010055736A (ja) * | 2008-08-29 | 2010-03-11 | Hynix Semiconductor Inc | データ入力回路及びこれを備える半導体メモリ装置 |
US7697369B2 (en) | 2006-06-08 | 2010-04-13 | Elpida Memory, Inc. | System with controller and memory |
JP2012533264A (ja) * | 2009-07-13 | 2012-12-20 | ラムバス・インコーポレーテッド | 組み合わせデータマスクおよびデータバス反転を用いたデータ符号化 |
JP2013178868A (ja) * | 2012-02-28 | 2013-09-09 | Samsung Electronics Co Ltd | 半導体メモリ装置 |
KR101875098B1 (ko) * | 2010-04-12 | 2018-07-06 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 데이터 버스 반전 시그널링을 이용한 동시 스위칭 출력들의 감소 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7139207B2 (en) * | 2005-02-25 | 2006-11-21 | Hewlett-Packard Development Company, L.P. | Memory interface methods and apparatus |
KR100621353B1 (ko) * | 2005-11-08 | 2006-09-07 | 삼성전자주식회사 | 데이터 반전 확인 기능을 가지는 데이터 입출력 회로 및이를 포함하는 반도체 메모리 장치 |
KR100824779B1 (ko) * | 2007-01-11 | 2008-04-24 | 삼성전자주식회사 | 반도체 메모리 장치의 데이터 출력 경로 및 데이터 출력방법 |
JP2009076602A (ja) * | 2007-09-19 | 2009-04-09 | Panasonic Corp | 二波長半導体レーザ装置及びその製造方法 |
KR100935604B1 (ko) * | 2008-08-12 | 2010-01-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 입력 회로 |
KR20130139633A (ko) * | 2012-06-13 | 2013-12-23 | 에스케이하이닉스 주식회사 | 집적회로 칩 및 메모리 장치 |
CN104331251A (zh) * | 2014-09-30 | 2015-02-04 | 山东华芯半导体有限公司 | 一种dram数据掩码位的功能扩展方法 |
KR20160058503A (ko) * | 2014-11-17 | 2016-05-25 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
CN107516536B (zh) * | 2016-06-15 | 2020-06-09 | 合肥兆芯电子有限公司 | 存储器接口、控制电路单元、存储装置及时脉产生方法 |
KR20180087496A (ko) * | 2017-01-23 | 2018-08-02 | 에스케이하이닉스 주식회사 | 메모리 시스템 |
US11036578B2 (en) | 2018-04-12 | 2021-06-15 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and memory systems including the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997011420A1 (fr) * | 1995-09-18 | 1997-03-27 | Hitachi, Ltd. | Procede de commande de bus, circuit de commande de bus et processeur utilisant ledit procede |
JPH1153169A (ja) * | 1997-06-02 | 1999-02-26 | Nokia Mobile Phones Ltd | 低電力で相互接続の簡単なマイクロプロセッサ及びメモリー・インターフェース |
JP2004310700A (ja) * | 2003-04-01 | 2004-11-04 | Ati Technologies Inc | メモリデバイスにおいてデータを反転させるための方法および装置 |
JP2005032417A (ja) * | 2003-07-04 | 2005-02-03 | Samsung Electronics Co Ltd | デュアルデータストローブモードと反転を有する単一データストローブモードとを選択で具現できるメモリシステム及び方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3346999B2 (ja) * | 1996-01-08 | 2002-11-18 | 株式会社東芝 | 入出力装置 |
US6738880B2 (en) * | 2000-06-12 | 2004-05-18 | Via Technologies, Inc. | Buffer for varying data access speed and system applying the same |
DE10145722A1 (de) * | 2001-09-17 | 2003-04-24 | Infineon Technologies Ag | Konzept zur sicheren Datenkommunikation zwischen elektronischen Bausteinen |
US6671212B2 (en) * | 2002-02-08 | 2003-12-30 | Ati Technologies Inc. | Method and apparatus for data inversion in memory device |
US6898648B2 (en) * | 2002-02-21 | 2005-05-24 | Micron Technology, Inc. | Memory bus polarity indicator system and method for reducing the affects of simultaneous switching outputs (SSO) on memory bus timing |
JP4068427B2 (ja) * | 2002-10-08 | 2008-03-26 | エルピーダメモリ株式会社 | データインバージョン回路及び半導体装置 |
-
2003
- 2003-07-03 KR KR1020030044846A patent/KR100546335B1/ko active IP Right Grant
- 2003-12-18 US US10/737,861 patent/US7237073B2/en not_active Expired - Lifetime
-
2004
- 2004-06-17 EP EP04253625.0A patent/EP1494243B1/en active Active
- 2004-07-05 CN CN2004100629452A patent/CN1577608B/zh active Active
- 2004-07-05 JP JP2004198062A patent/JP4667773B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997011420A1 (fr) * | 1995-09-18 | 1997-03-27 | Hitachi, Ltd. | Procede de commande de bus, circuit de commande de bus et processeur utilisant ledit procede |
JPH1153169A (ja) * | 1997-06-02 | 1999-02-26 | Nokia Mobile Phones Ltd | 低電力で相互接続の簡単なマイクロプロセッサ及びメモリー・インターフェース |
JP2004310700A (ja) * | 2003-04-01 | 2004-11-04 | Ati Technologies Inc | メモリデバイスにおいてデータを反転させるための方法および装置 |
JP2005032417A (ja) * | 2003-07-04 | 2005-02-03 | Samsung Electronics Co Ltd | デュアルデータストローブモードと反転を有する単一データストローブモードとを選択で具現できるメモリシステム及び方法 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4747342B2 (ja) * | 2004-01-27 | 2011-08-17 | マイクロン テクノロジー, インク. | 多機能ストローブターミナルを有するメモリデバイス |
JP2007535083A (ja) * | 2004-01-27 | 2007-11-29 | マイクロン テクノロジー, インク. | 多機能ストローブターミナルを有するメモリデバイス |
US7408483B2 (en) | 2005-11-29 | 2008-08-05 | Hynix Semiconductor Inc. | Apparatus and method of generating DBI signal in semiconductor memory apparatus |
US7576664B2 (en) | 2005-11-29 | 2009-08-18 | Hynix Semiconductor Inc. | Apparatus and method of generating DBI signal in semiconductor memory apparatus |
US9214205B2 (en) | 2006-06-08 | 2015-12-15 | Ps4 Luxco S.A.R.L. | System with controller and memory |
US7965581B2 (en) | 2006-06-08 | 2011-06-21 | Elpida Memory, Inc. | System with controller and memory |
US7697369B2 (en) | 2006-06-08 | 2010-04-13 | Elpida Memory, Inc. | System with controller and memory |
US8213258B2 (en) | 2006-06-08 | 2012-07-03 | Elpida Memory, Inc. | System with controller and memory |
US8379479B2 (en) | 2006-06-08 | 2013-02-19 | Elpida Memory, Inc. | System with controller and memory |
US8644107B2 (en) | 2006-06-08 | 2014-02-04 | Elpida Memory, Inc. | System with controller and memory |
JP2010055736A (ja) * | 2008-08-29 | 2010-03-11 | Hynix Semiconductor Inc | データ入力回路及びこれを備える半導体メモリ装置 |
JP2012533264A (ja) * | 2009-07-13 | 2012-12-20 | ラムバス・インコーポレーテッド | 組み合わせデータマスクおよびデータバス反転を用いたデータ符号化 |
KR101875098B1 (ko) * | 2010-04-12 | 2018-07-06 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 데이터 버스 반전 시그널링을 이용한 동시 스위칭 출력들의 감소 |
JP2013178868A (ja) * | 2012-02-28 | 2013-09-09 | Samsung Electronics Co Ltd | 半導体メモリ装置 |
US9390780B2 (en) | 2012-02-28 | 2016-07-12 | Samsung Electronics Co., Ltd. | Semiconductor memory device |
US9640233B2 (en) | 2012-02-28 | 2017-05-02 | Samsung Electronics Co., Ltd. | Semiconductor memory device having inverting circuit and controlling method there of |
US10014037B2 (en) | 2012-02-28 | 2018-07-03 | Samsung Electronics Co., Ltd. | Semiconductor memory package including memory device with inverting circuit |
Also Published As
Publication number | Publication date |
---|---|
EP1494243B1 (en) | 2013-05-01 |
EP1494243A3 (en) | 2007-09-05 |
KR20050004600A (ko) | 2005-01-12 |
CN1577608B (zh) | 2012-05-09 |
EP1494243A2 (en) | 2005-01-05 |
US20050005054A1 (en) | 2005-01-06 |
KR100546335B1 (ko) | 2006-01-26 |
US7237073B2 (en) | 2007-06-26 |
CN1577608A (zh) | 2005-02-09 |
JP4667773B2 (ja) | 2011-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4667773B2 (ja) | データ反転を有するメモリシステム及びメモリシステムにおけるデータ反転方法 | |
EP1494242B1 (en) | Method and memory system having mode selection between dual data strobe mode and single data strobe mode with data inversion | |
US6338113B1 (en) | Memory module system having multiple memory modules | |
KR100443606B1 (ko) | 다중 메모리 어드레스를 저장 및 처리하기 위한 시스템 및방법 | |
KR100434211B1 (ko) | 2스텝 메모리 장치 커맨드 버퍼 장치 및 방법 및 메모리장치 및 이를 사용한 컴퓨터 시스템 | |
KR100694440B1 (ko) | 반도체기억장치 | |
JPH11110280A (ja) | 半導体メモリシステム | |
US20130201775A1 (en) | Single-strobe operation of memory devices | |
US6484244B1 (en) | Method and system for storing and processing multiple memory commands | |
KR20000006420A (ko) | 전자장치및반도체기억장치 | |
KR100303780B1 (ko) | 디디알 에스디램에서의 데이터 우선 순위 결정 장치 | |
US6360307B1 (en) | Circuit architecture and method of writing data to a memory | |
US7533275B2 (en) | Data processing apparatus and memory card using the same | |
US20050132112A1 (en) | I/O energy reduction using previous bus state and I/O inversion bit for bus inversion | |
EP1643652A2 (en) | Semiconductor device with circuitry for efficient information exchange | |
TWI523027B (zh) | 用於分享信號節點以接收及提供非資料信號之記憶體及方法 | |
KR100389038B1 (ko) | 레이트 라이트 기능을 갖는 동기형 에스램 장치 | |
JP2638484B2 (ja) | データ処理装置 | |
KR100403315B1 (ko) | 데이터 버스의 등화 및 프리차지 제어신호 발생 장치 | |
US20020188771A1 (en) | Direct memory access controller for carrying out data transfer by determining whether or not burst access can be utilized in an external bus and access control method thereof | |
KR0184780B1 (ko) | 메모리 인터페이스방법 및 장치 | |
KR0182644B1 (ko) | 메모리의 읽기 및 쓰기제어장치 | |
JPH1125030A (ja) | バス拡張制御回路 | |
JPH02289014A (ja) | Dram制御装置 | |
JPH10105457A (ja) | メモリ制御システムおよびメモリ制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070626 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080201 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4667773 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |