CN1577608A - 采用数据反向的存储系统和存储系统的数据反向方法 - Google Patents

采用数据反向的存储系统和存储系统的数据反向方法 Download PDF

Info

Publication number
CN1577608A
CN1577608A CNA2004100629452A CN200410062945A CN1577608A CN 1577608 A CN1577608 A CN 1577608A CN A2004100629452 A CNA2004100629452 A CN A2004100629452A CN 200410062945 A CN200410062945 A CN 200410062945A CN 1577608 A CN1577608 A CN 1577608A
Authority
CN
China
Prior art keywords
data
write
memory storage
described memory
oppositely
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100629452A
Other languages
English (en)
Other versions
CN1577608B (zh
Inventor
张星珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1577608A publication Critical patent/CN1577608A/zh
Application granted granted Critical
Publication of CN1577608B publication Critical patent/CN1577608B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Landscapes

  • Dram (AREA)
  • Memory System (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明公开了一种存储系统和一种从存储装置读出数据以及将数据写入存储装置的方法，在无需给封装的装置添加另外的针或球的情况下，提供逐字节写数据反向。因此，能够改进装置的高频性能。

Description

采用数据反向的存储系统和存储系统的数据反向方法
与相关申请的交叉引用
本申请要求35U.S.C§119下的、于2003年7月3日申请的韩国专利申请号为2003-44846的优先权，并将其在此全部引用作为参考。
技术领域
本发明涉及存储系统领域，更具体地说，涉及采用数据反向的存储系统和存储系统的数据反向方法。
背景技术
通常，提高存储系统的数据传送速度是一个目标。为此目标，采用各种技术来改进存储设备的高频特性(速度)。对于一些存储设备，采用数据反向机制来减少设备中的同时交换噪声(simultaneous switching noise)，从而改进高频操作特性。以下将进一步说明这种存储设备以及相关存储系统的示例。
图1是传统的存储系统1的方框图，该存储系统1具有存储装置100和存储器控制器200。
存储系统1采用数据反向机制进行操作，如下。在数据写操作期间，信号DM<0:3>执行数据掩码(data masking)操作，WDQS<0:3>用作数据选通信号，以及DIM是指示数据(全部四个数据字节)是否应该被反转的写数据反向标志。同时，在数据读操作期间，信号RDQS<0:3>用作数据选通信号，以及DM<0:3>是读数据反向标志。
图2示出采用数据反向的传统模式存储装置100的示例性球(或针)配置。正如从图2所见，对于写数据反向标志DIM，存储装置100包含一专用针或球160。
图3示出存储装置100的数据处理方框图。存储装置100包含用于字节0的数据处理电路110、用于字节1的数据处理电路120、用于字节2的数据处理电路130、用于字节3的数据处理电路140和存储单元阵列150。在存储装置100中，位于针111、121、131和141处的RDQS<0:3>数据选通信号以及位于针112、122、132和142处的WDQS<0:3>数据选通信号的各个位，都专用于一个数据处理电路110、120、130或140，以处理存储单元阵列150的一个八位字节数据。在数据写操作期间，位于针114、124、134和144处的DM<0:3>掩码四个数据处理电路110、120、130和140的写数据。同时，在数据读操作期间，DM<0:3>信号的每个单独位用作数据处理电路110、120、130和140之一的读数据反向标志。另一方面，在数据写操作期间，针60处的DIM用作全部四个数据字节的写数据反向标志。包括DQ<0:31>的四个字节数据在输入/输出113、123、133和143处被输入/输出。
图4示出存储装置100的字节0数据处理电路110的方框图。图3中的数据处理电路120、130和140被配置成与数据处理电路110相似。数据处理电路110包括多个部件，包含数据选通信号发生器113、数据控制电路114和数据反向块115。数据选通信号发生器113产生读数据选通信号RDQS0。数据控制电路114在数据读和数据写操作期间，控制数据输入/输出。DM0执行两个功能：它在数据写操作期间掩码写数据，以及在数据读操作期间输出读数据反向标志R_FLAG0。同时，DIM在数据写操作期间，输出写数据反向标志W_FLAG。数据反向块115分别根据标志R_FLAG0和W_FLAG，在数据读和数据写操作期间，执行数据反向处理。
图5示出传统的数据反向块115。数据反向模块115包含数据触发(toggle)检测电路115-1和数据反向电路115-2。数据触发检测电路115-1检测从存储单元阵列输入的读数据是否被反转，并且输出具有相应逻辑状态的读数据反向标志R_FLAG0。数据反向电路115-2根据数据写模式下的W_FLAG或数据读模式下的R_FLAG0的逻辑状态，对正在写入存储单元阵列或者正在从存储单元阵列读出的数据进行反转。
数据反向块115减少存储装置100的输入/输出缓冲器中的同时交换噪声，从而改进了装置的高频特性。
图6示出传统的数据触发检测电路115-1。数据触发检测电路115-1比较输入数据DATA_INT<0:7>与参考端，参考端具有3.5单位的参考电流容量(reference current capability)。例如，如果DATA_INT<0:7>是11111110，那么节点N1将被下拉到逻辑低状态(0)，并且输出信号R_FLAG0将处于逻辑高状态(1)。同时，如果DATA_INT<0:7>是111000000，那么节点N1将被上拉到逻辑高状态(1)，并且输出信号R_FLAG0将处于逻辑低状态(0)。因此，如果逻辑高的DATA_INT<0:7>的位数大于4，那么R_FLAG0将是逻辑高的，而如果逻辑高的DATA_INT<0:7>的位数小于4，那么R_FLAG0将是逻辑低的。
图7示出传统的数据反向电路115-2。数据反向电路115-2包含数据反向器116-1、116-2、116-3、116-4、116-5、116-6、116-7和116-8。图7中的数据反向器116-2、116-3、116-4、116-5、116-6、116-7和116-8被构造成与数据反向器116-1相似。在数据读操作期间，READ信号关闭开关S5和S7，而R_FLAG0信号根据相应的数据位是否被反向，关闭开关S1和S2之一。相似地，在数据写操作期间，WRITE信号关闭开关S6和S8，而W_FLAG信号根据相应的数据位是否被反转，关闭开关S3和S4之一。
图8示出采用数据反向机制的存储装置的时序图。具体地说，图8的时序图示出具有所谓的“脉冲-4(burst-4)”操作的存储装置，在“脉冲-4”操作中，四个数据字节以连续脉冲被写入存储装置或被从存储装置读出。正如从图8可看出的，读数据(Q0，Q1，Q2和Q3)与RDQS0的上升沿同步地被从存储装置输出。同时，写数据(D0，D1，D2和D3)与WDQS0脉冲的中心同步地(中心选通)被输入到存储装置。而且，DM0在数据读操作期间用作读数据反向标志，并在数据写操作期间用于掩码写数据。DIM在数据写操作期间、用作写数据反向标志。
相应地，已经在关于图1-8的相关部分中说明了传统存储系统1的操作，该存储系统1具有单DQS存储装置110和存储器控制器200。
然而，如上所述采用数据反向的存储系统具有如下缺点。
首先，对写数据反向标志需要一附加的针(DIM针)。这会增加存储装置的针开销。
其次，对于存储装置的所有数据输入(例如32DQ输入针)，只提供了一个写数据反向标志。所以，采用图1-8所示的装置和方法，不能在数据写操作期间，将数据反向选择性地施加到单个字节。同时，基于逐字节地施加写数据反向，将会改进装置的高频操作特性。
因此，提供具有改进的数据反向功能的存贮系统和存储装置是有益的。提供改进的存储装置数据反向方法也是有益的。其他及进一步的目的和优点将在以下的说明中呈现。
发明内容
本发明旨在提供一种具有改进的数据反向功能的存储系统和存储装置，以及一种改进的存储装置的数据反向方法。
在本发明的一个方面，一种存储装置包括：存储数据的存储单元阵列；数据输入/输出(I/O)总线，通过该总线，数据被写入存储装置以及被从存储装置读出；数据反向电路，用于当数据被写入存储单元阵列或从存储单元阵列读出时，选择性地反转数据；和第一输入/输出(I/O)，当从存储装置读数据时，其传送读数据选通信号，并且当将数据写入存储装置时，其传送写数据反向标志。
在本发明的另一个方面，一种控制器，用于响应于数据选通信号，将数据写入存储装置以及从存储装置读出数据，其包括：数据输入/输出(I/O)总线，通过该总线，该控制器将数据写入存储装置，并且从存储装置读出数据；和第一输入/输出(I/O)，当从存储装置读数据时，其传送读数据选通信号，并且当将数据写入存储装置时，传送写数据反向标志。
在本发明的另一个方面，一种存储系统包括：存储装置，其具有存储数据的存储单元阵列；连接到存储装置的控制器，其响应于数据选通信号，将数据写入存储装置以及从存储装置读出数据；和位于该控制器和存储装置之间的第一输入/输出(I/O)线，当从存储装置读数据时，其传送读数据选通信号，并且当将数据写入存储装置时，传送写数据反向标志。
附图说明
图1是具有采用数据反向机制的存储装置的存储系统的方框图；
图2示出采用数据反向的传统存储装置的球(或针)配置；
图3示出传统存储装置的数据处理方框图；
图4示出传统的字节0数据处理电路的方框图；
图5示出传统的数据反向电路；
图6示出传统的数据触发检测电路；
图7示出传统的数据反向块；
图8示出采用数据反向电路的存储装置的时序图；
图9示出根据本发明一个或多个方面的存储系统的一个实施例的方框图；
图10示出根据本发明一个或多个方面的存储装置的一个实施例的球(或针)配置；
图11示出根据本发明一个或多个方面的存储装置的一个实施例的数据处理方框图；
图12示出根据本发明一个或多个方面的字节0数据处理电路的一个实施例的方框图；
图13示出根据本发明一个或多个方面的采用数据反向电路的存储装置的一个实施例的时序图；
图14示出根据本发明一个或多个方面的采用数据反向电路的存储装置的另一个实施例的时序图。
具体实施方式
图9示出采用数据反向操作的存储系统2的一个实施例。存储系统2包含存储装置500和存储器控制器600。与图1的存储系统1明显不同，存储系统2不包含存储器控制器400和存储装置300之间的任何DIM信号。
图10示出存储装置300的示例性球(或针)配置。正如从图10所见，存储装置500不包含DIM针160，并且代替地具有另外的未使用(NC)针360，除此以外，存储装置500的球(或针)与图2所示的存储装置100的那些相同。同样，图10中的球/针311、321、331和341被称为RDQS<0:3>，WFLAG<0:3>，并且图10中的球/针312、322、332和342被称为WDQS<0:3>，RFLAG<0:3>，这将在以下进行更详细的说明。
图11示出存储装置300的一个实施例的数据处理方框图。存储装置300包含字节0的数据处理电路310、字节1的数据处理电路320、字节2的数据处理电路330、字节4的数据处理电路340和存储单元阵列350。在存储装置300中，位于针311、321、331和341处的RDQS<0:3>，WFLAG<0:3>信号以及位于针312、322、332和342处的WDQS<0:3>，RFLAG<0:3>信号的每个单独的数据位，都专用于一个数据处理电路310、320、330或340，以处理存储单元阵列350的一个八位字节数据。
在数据读操作期间，包括DQ<0:31>的四个字节数据经由输入/输出313、323、333和343，从数据处理电路310、320、330和340输出，以RDQS<0:3>，WFLAG<0:3>信号作为读数据选通信号。同时，WIDQS<0:3>，RFLAG<0:3>信号作为四个字节数据中每一个的读数据反向标志。
另一方面，在数据写操作期间，包括DQ<0:31>的四个字节数据经由输入/输出313、323、333和343，被输入到数据处理电路310、320、330和340中，以WDQS<0:3>，RFLAG<0:3>信号作为写数据选通信号。同时，RDQS<0:3>，WFLAG<0:3>信号作为四个字节数据中每一个的写数据反向标志。在数据写操作期间，位于针314、324、334和344处的DM<0:3>还掩码四个数据处理电路310、320、330和340的写数据。
图12示出存储装置300的字节0数据处理电路310的一个实施例的方框图。图3中的数据处理电路320、330和340被配置成与数据处理电路310相似。数据处理电路310包括多个部件，包含数据选通信号发生器113、数据控制电路114和数据反向块115。数据控制电路114在数据读和数据写操作期间，响应于WDQS0、RFLAG0信号，控制数据输入/输出，这将在以下进行说明。
在数据读操作期间，数据控制电路114输出读数据DATA<0:7>作为DQ<0:7>信号。数据选通信号发生器113产生读数据选通信号，并且通过输出缓冲器OB1输出读数据选通信号作为RDQS0，WFLAG0信号。同时，通过输出缓冲器OB2，将读数据反向标志从数据反向块115输出，作为WDQS0，RFLAG0信号。
在数据写操作期间，数据控制电路114响应于写数据选通信号WDQS0，RFLAG0和数据掩码信号DM0，从DQ<0:7>信号输入读数据DATA<0:7>。如图12所示，在数据写操作期间，写数据选通信号WDQS0，RFLAG0被提供给数据控制电路114的时钟输入，以便对读数据DQ<0:7>计时。数据掩码DM0被提供给数据控制电路114的使能输入，以便当写数据被掩码时，禁止操作。数据反向块115根据从RDQS0，WFLAG0信号输入到输入缓冲器IB1的写数据反向标志，在写操作期间，执行数据反向处理。
数据反向块115的操作本身与存储装置100相同，前面已经关于图5-7详细描述了存储装置100。为了简便起见，这里不再重复进行说明。
图13示出采用数据反向机制的存储装置的一个实施例的时序图。具体地说，图13的时序图示出具有所谓的“脉冲-4(burst-4)”操作的存储装置，在“脉冲-4”操作中，四个数据字节以连续脉冲被写入存储装置或从存储装置读出。正如从图13看出的，读数据(Q0，Q1，Q2和Q3)与RDQS0，WFLAG0的上升沿同步地被从存储装置输出。在数据读操作期间，WDQS0，RFLAG0信号用作读数据反向标志。同时，写数据(D0，D1，D2和D3)与WDQS0，RFLAG0脉冲的中心同步地(中心选通)被输入到存储装置。此外，DM0在数据写操作期间掩码写数据。RDQS0，WFLAG0信号在数据写操作期间，用作写数据反向标志。
以下表1对图9和11的存储装置300的各种输入/输出功能与图1和3的存储装置100的那些功能进行比较。
                            表1
Figure A20041006294500121
有益地，因为存储装置300利用四个写数据反向标志(RDQS<0:3>，WFLAG<0:3>)操作，所以能够在逐字节数据的基础上单独地执行写数据反向。这与图1的存储装置100相反，并且改进了装置的高频性能。
虽然本文公开了优选实施例，在本发明的原理和范围内可以作出多种改变。
例如，图14示出采用数据反向机制的存储装置的另一个实施例的时序图。与图13相似，图14的时序图示出了具有所谓的“脉冲-4”操作的存储装置，在“脉冲-4”操作中，四个数据字节以连续脉冲被写入存储装置或从存储装置读出。正如从图14看出的，读数据(Q0，Q1，Q2和Q3)与RDQS0，WFLAG0信号的上升沿同步地从存储装置输出。DM0在数据读操作期间，用作读数据反向标志。同时，写数据(D0，D1，D2和D3)与WDQS0脉冲的中心同步地(中心选通)输入到存储装置。此外，DM0在数据写操作期间，掩码写数据。RDQS0，WFLAG0信号在数据写操作期间，用作写数据反向标志。
以下表2对图14示出其时序图的存储装置的各种输入/输出功能与图1和3的存储装置100的那些功能进行比较。
                        表2
Figure A20041006294500131
有益地，因为表2所述的存储装置也利用四个写数据反向标志(RDQS<0:3>，WFLAG<0:3>)操作，所以能够在逐字节数据的基础上单独地执行写数据反向。这与图3的存储装置100相反，并且改进了装置的高频性能。
在考查了本申请文件之后，对本领域技术人员来说，这些以及其他这种改变将是清楚的。因此，在本发明的精神和范围内可作出各种变化。

Claims (25)

1.一种存储装置，包括：
存储数据的存储单元阵列；
数据输入/输出(I/O)总线，通过该总线，数据被写入所述存储装置以及被从所述存储装置读出；
数据反向电路，用于当将数据写入所述存储单元阵列或从所述存储单元阵列读出时，选择性地反转数据；和
第一输入/输出(I/O)，当从所述存储装置读数据时，其传送读数据选通，以及当将数据写入所述存储装置时，其传送写数据反向标志。
2.如权利要求1所述的存储装置，还包括第二I/O，当将数据写入所述存储装置时，其传送写数据选通，并当从所述存储装置读数据时，传送读数据反向标志。
3.如权利要求1所述的存储装置，还包括第二I/O，当将数据写入所述存储装置时，其传送写数据掩码信号，并当从所述存储装置读数据时，传送读数据反向标志。
4.如权利要求3所述的存储装置，还包括传送写数据选通的单向输入。
5.如权利要求1所述的存储装置，其中，所述存储单元阵列以多个数据字来存储数据，其中，每个数据字包括多个数据字节，并且其中，所述存储装置还包括当数据被写入所述存储单元阵列时用于选择性地反转单个数据字节的装置。
6.如权利要求1所述的存储装置，其中，所述写数据反向标志控制被写入所述存储装置中的所有数据字节的写数据反向。
7.一种控制器，用于响应于数据选通信号，将数据写入存储装置以及从存储装置读出数据，所述控制器包括：
数据输入/输出(I/O)总线，通过该总线，所述控制器将数据写入存储装置，以及从存储装置读出数据；和
第一输入/输出(I/O)，当从存储装置读数据时，其传送读数据选通信号，而当将数据写入存储装置时，传送写数据反向标志。
8.如权利要求7所述的控制器，还包括第二I/O，当将数据写入所述存储装置时，其传送写数据选通，而当从所述存储装置读数据时，传送读数据反向标志。
9.如权利要求7所述的控制器，还包括第二I/O，当将数据写入所述存储装置时，其传送写数据掩码信号，而当从所述存储装置读数据时，传送读数据反向标志。
10.如权利要求7所述的控制器，其中，所述写数据反向标志控制被写入所述存储装置中的所有数据字节的写数据反向操作。
11.如权利要求7所述的控制器，其中，所述控制器输出多个数据字，其中每个数据字包括多个数据字节，并且其中所述控制器还输出多个写数据反向标志，每个写数据反向标志指示数据字的相应字节是否将被反转。
12.一种存储系统，包括：
存储装置，具有存储数据的存储单元阵列；
控制器，被连接到所述存储装置，其响应于数据选通信号，将数据写入所述存储装置，以及从所述存储装置读出数据；和
第一输入/输出(I/O)线，其位于所述控制器和所述存储装置之间，当从所述存储装置读数据时，其传送读数据选通信号，而当将数据写入所述存储装置时，传送写数据反向标志。
13.如权利要求12所述的存储系统，还包括位于所述控制器和所述存储装置之间的第二I/O，当将数据写入所述存储装置时，其传送写数据选通，而当从所述存储装置读数据时，传送读数据反向标志。
14.如权利要求12所述的存储系统，还包括位于所述控制器和所述存储装置之间的第二I/O，当将数据写入所述存储装置时，其传送写数据掩码信号，而当从所述存储装置读数据时，传送读数据反向标志。
15.如权利要求12所述的存储系统，其中，所述写数据反向标志控制被写入所述存储装置中的所有数据字节的写数据反向操作。
16.如权利要求12所述的存储系统，其中，所述存储单元阵列以多个数据字来存储数据，其中每个数据字包括多个数据字节，以及其中，所述存储装置还包括当数据被写入所述存储单元阵列时用于选择性地反转单个数据字节的装置。
17.一种将数据写入存储装置中的存储单元的方法，其中，该数据包括多个数据字，并且每个数据字包括多个数据字节，所述方法包括：
在所述存储装置的数据输入端接收数据字；
在所述存储装置接收多个写数据反向标志，每个写数据反向标志指示所接收的数据字的相应字节是否应该被反转；
根据所述写数据反向标志，选择性地反转所接收的数据字的单个字节；并且
将选择反转的数据字写入所述存储单元。
18.如权利要求17所述的方法，其中，所述多个写数据反向标志是在所述存储装置的多个针上接收的，该多个针在所述存储装置的数据读操作期间，还传送数据选通信号。
19.如权利要求17所述的方法，还包括在所述存储装置中接收多个写数据选通，每个写数据选通对应于所接收的数据字的一个字节，其中，将选择反转的数据字写入所述存储单元包含与相应的写数据选通同步地将每个数据字节写入所述存储单元中，以及其中，所述写数据选通是在所述存储装置的多个针上接收的，该多个针在所述存储装置的数据读操作期间，还传送读数据反向标志。
20.一种输出要写入存储单元的数据的方法，所述方法包括：
选择性地反转数据字的单个字节；
设置多个写数据反向标志，每个写数据反向标志指示数据字的相应字节是否被反转；
输出所选择反转的数据字；并且
输出所述多个写数据反向标志。
21.如权利要求20所述的方法，其中，所述多个写数据反向标志由其中具有所述存储单元的存储装置接收，所述多个写数据反向标志是从多个针上接收的，该多个针在所述存储装置的数据读操作期间，还传送数据选通信号。
22.如权利要求20所述的方法，还包括将多个写数据选通输出到所述存储装置，每个写数据选通对应于所接收的数据字的一个字节，其中，将所选择反转的数据字写入所述存储单元包括与相应的写数据选通同步地将每个数据字节写入所述存储单元中，并且其中，所述写数据选通是在多个针上被输出到所述存储装置中的，该多个针在所述存储装置的数据读操作期间，还传送读数据反向标志。
23.一种在控制器与存储装置之间传送数据的方法，其中，该数据包括多个数据字，而每个数据字包括多个数据字节，所述方法包括：
选择性地反转数据字的单个字节；
设置多个写数据反向标志，每个写数据反向标志指示数据字的相应字节是否被反转；
输出所选择反转的数据字；
输出所述多个写数据反向标志；
在所述存储装置的数据输入端接收所选择反转的数据字；
在所述存储装置中接收所述多个写数据反转标志；
根据所述写数据反转标志，选择性地反转所接收的数据字的单个字节；以及
将所选择反转的接收的数据字写入所述存储装置的存储单元阵列中。
24.如权利要求23所述的方法，其中，所述多个写数据反向标志是由其中具有所述存储单元的存储装置接收的，所述多个写数据反向标志是从多个针上接收的，该多个针在所述存储装置的数据读操作期间，还传送数据选通信号。
25.如权利要求23所述的方法，还包括在所述存储装置中接收多个写数据选通，每个写数据选通对应于所接收的数据字的一个字节，其中，将所选择反转的数据字写入所述存储单元包括与相应的写数据选通同步地将每个数据字节写入所述存储单元中，并且其中，所述写数据选通是在所述存储装置的多个针上接收的，该多个针在所述存储装置的数据读操作期间，还传送读数据反向标志。
CN2004100629452A 2003-07-03 2004-07-05 采用数据反向的存储系统和存储系统的数据反向方法 Expired - Lifetime CN1577608B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020030044846A KR100546335B1 (ko) 2003-07-03 2003-07-03 데이터 반전 스킴을 가지는 반도체 장치
KR44846/2003 2003-07-03
KR44846/03 2003-07-03
US10/737,861 US7237073B2 (en) 2003-07-03 2003-12-18 Memory system having data inversion and data inversion method for a memory system
US10/737,861 2003-12-18

Publications (2)

Publication Number Publication Date
CN1577608A true CN1577608A (zh) 2005-02-09
CN1577608B CN1577608B (zh) 2012-05-09

Family

ID=33550261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100629452A Expired - Lifetime CN1577608B (zh) 2003-07-03 2004-07-05 采用数据反向的存储系统和存储系统的数据反向方法

Country Status (5)

Country Link
US (1) US7237073B2 (zh)
EP (1) EP1494243B1 (zh)
JP (1) JP4667773B2 (zh)
KR (1) KR100546335B1 (zh)
CN (1) CN1577608B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104331251A (zh) * 2014-09-30 2015-02-04 山东华芯半导体有限公司 一种dram数据掩码位的功能扩展方法
CN105609128A (zh) * 2014-11-17 2016-05-25 爱思开海力士有限公司 半导体存储装置及包括其的系统
CN107516536A (zh) * 2016-06-15 2017-12-26 合肥兆芯电子有限公司 存储器接口、控制电路单元、存储装置及时脉产生方法
CN108345550A (zh) * 2017-01-23 2018-07-31 爱思开海力士有限公司 存储器系统

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508722B2 (en) * 2004-01-27 2009-03-24 Micron Technology, Inc. Memory device having strobe terminals with multiple functions
US7139207B2 (en) * 2005-02-25 2006-11-21 Hewlett-Packard Development Company, L.P. Memory interface methods and apparatus
KR100621353B1 (ko) * 2005-11-08 2006-09-07 삼성전자주식회사 데이터 반전 확인 기능을 가지는 데이터 입출력 회로 및이를 포함하는 반도체 메모리 장치
KR100656448B1 (ko) * 2005-11-29 2006-12-11 주식회사 하이닉스반도체 반도체 메모리의 ｄｂｉ 신호 생성장치 및 방법
JP4267002B2 (ja) 2006-06-08 2009-05-27 エルピーダメモリ株式会社 コントローラ及びメモリを備えるシステム
KR100824779B1 (ko) * 2007-01-11 2008-04-24 삼성전자주식회사 반도체 메모리 장치의 데이터 출력 경로 및 데이터 출력방법
JP2009076602A (ja) * 2007-09-19 2009-04-09 Panasonic Corp 二波長半導体レーザ装置及びその製造方法
KR100935604B1 (ko) * 2008-08-12 2010-01-07 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 입력 회로
KR100954109B1 (ko) * 2008-08-29 2010-04-23 주식회사 하이닉스반도체 데이터 입력회로 및 이를 포함하는 반도체 메모리장치
WO2011008394A2 (en) * 2009-07-13 2011-01-20 Rambus Inc. Encoding data using combined data mask and data bus inversion
US8260992B2 (en) * 2010-04-12 2012-09-04 Advanced Micro Devices, Inc. Reducing simultaneous switching outputs using data bus inversion signaling
KR20130098681A (ko) 2012-02-28 2013-09-05 삼성전자주식회사 반도체 메모리 장치
KR20130139633A (ko) * 2012-06-13 2013-12-23 에스케이하이닉스 주식회사 집적회로 칩 및 메모리 장치
US11036578B2 (en) * 2018-04-12 2021-06-15 Samsung Electronics Co., Ltd. Semiconductor memory devices and memory systems including the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997011420A1 (fr) * 1995-09-18 1997-03-27 Hitachi, Ltd. Procede de commande de bus, circuit de commande de bus et processeur utilisant ledit procede
JP3346999B2 (ja) * 1996-01-08 2002-11-18 株式会社東芝 入出力装置
US5890005A (en) * 1997-06-02 1999-03-30 Nokia Mobile Phones Limited Low power, low interconnect complexity microprocessor and memory interface
US6738880B2 (en) * 2000-06-12 2004-05-18 Via Technologies, Inc. Buffer for varying data access speed and system applying the same
DE10145722A1 (de) * 2001-09-17 2003-04-24 Infineon Technologies Ag Konzept zur sicheren Datenkommunikation zwischen elektronischen Bausteinen
US6671212B2 (en) * 2002-02-08 2003-12-30 Ati Technologies Inc. Method and apparatus for data inversion in memory device
US6898648B2 (en) * 2002-02-21 2005-05-24 Micron Technology, Inc. Memory bus polarity indicator system and method for reducing the affects of simultaneous switching outputs (SSO) on memory bus timing
JP4068427B2 (ja) * 2002-10-08 2008-03-26 エルピーダメモリ株式会社 データインバージョン回路及び半導体装置
JP4505195B2 (ja) * 2003-04-01 2010-07-21 エイティアイ テクノロジーズ インコーポレイテッド メモリデバイスにおいてデータを反転させるための方法および装置
KR100546339B1 (ko) * 2003-07-04 2006-01-26 삼성전자주식회사 차동 데이터 스트로빙 모드와 데이터 반전 스킴을 가지는단일 데이터 스트로빙 모드를 선택적으로 구현할 수 있는반도체 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104331251A (zh) * 2014-09-30 2015-02-04 山东华芯半导体有限公司 一种dram数据掩码位的功能扩展方法
CN105609128A (zh) * 2014-11-17 2016-05-25 爱思开海力士有限公司 半导体存储装置及包括其的系统
CN105609128B (zh) * 2014-11-17 2019-09-24 爱思开海力士有限公司 半导体存储装置及包括其的系统
CN107516536A (zh) * 2016-06-15 2017-12-26 合肥兆芯电子有限公司 存储器接口、控制电路单元、存储装置及时脉产生方法
CN107516536B (zh) * 2016-06-15 2020-06-09 合肥兆芯电子有限公司 存储器接口、控制电路单元、存储装置及时脉产生方法
CN108345550A (zh) * 2017-01-23 2018-07-31 爱思开海力士有限公司 存储器系统
CN108345550B (zh) * 2017-01-23 2023-06-20 爱思开海力士有限公司 存储器系统

Also Published As

Publication number Publication date
US20050005054A1 (en) 2005-01-06
KR20050004600A (ko) 2005-01-12
EP1494243A2 (en) 2005-01-05
JP4667773B2 (ja) 2011-04-13
EP1494243B1 (en) 2013-05-01
JP2005025765A (ja) 2005-01-27
CN1577608B (zh) 2012-05-09
KR100546335B1 (ko) 2006-01-26
EP1494243A3 (en) 2007-09-05
US7237073B2 (en) 2007-06-26

Similar Documents

Publication Publication Date Title
CN1577608A (zh) 采用数据反向的存储系统和存储系统的数据反向方法
CN1214396C (zh) 具有数据掩蔽引脚的半导体存储装置及包括该装置的存储系统
JP5927263B2 (ja) ホストコンピュータシステムとメモリとの間の通信方法およびメモリ
US6963949B2 (en) Pipelined packet-oriented memory system having a unidirectional command and address bus and a bidirectional data bus
CN1113365C (zh) 实现数据的读修改写操作的方法和电路以及半导体存储器
EP0248906A1 (en) Multi-port memory system
CN100530415C (zh) 在单、双数据选通模式间模式选择的存储系统、装置和控制器
CN1519853A (zh) 用于降低单片直流电流的片上终接电路、方法及存储系统
WO2004049175A2 (en) External memory controller node
US5956284A (en) Method and apparatus for writing to memory components
CN1010809B (zh) 页式存储器中数据的存取装置和方法
TW201432711A (zh) 具有輸出控制之記憶體及其系統
US6301185B1 (en) Random access memory with divided memory banks and data read/write architecture therefor
US20070011379A1 (en) I/O energy reduction using previous bus state and I/O inversion bit for bus inversion
CN1860460A (zh) 在具有等待信息的存储系统上的回声时钟
CN1504900A (zh) 自内存读取数据的控制电路及其方法
CN1702768A (zh) 半导体存储装置
CN1166134C (zh) 用于atm交换结构中的流水线式共享存储器读写方法
US20040230754A1 (en) Memory system for a radiotelephone
WO2023283886A1 (zh) 一种寄存器阵列电路和访问寄存器阵列的方法
CN1279451C (zh) 驱动能力设定方法、及驱动电路
CN1320471C (zh) 半双工串行通信总线外部设备接口
CN1052084C (zh) 并行数据传送电路
CN1095584C (zh) 存储器存取之接口电路及存储器存取的方法
CN112463668A (zh) 一种基于stt-mram的多通道高速数据访存结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20120509