CN100530415C - 在单、双数据选通模式间模式选择的存储系统、装置和控制器 - Google Patents

Abstract

本发明公开了一种存储系统和一种对于存储装置写入以及读出数据的方法，选择性地在采用数据反向的单DQS模式下和在双DQS模式下操作。该装置和方法采用数据选通模式改变装置，在第一数据选通模式和第二数据选通模式之间，选择性地改变存储装置的操作。

Description

在单、双数据选通模式间模式选择的存储系统、装置和控制器

本申请要求在35 U.S.C§119下的、于2003年7月4日提交的韩国专利申请No.2003-45413的优先权，该申请的全部内容为各种目的、以引用方式包含在本文的内容中，如同在本文中进行了充分的阐述。

技术领域

本发明涉及存储系统领域，更具体地说，涉及关于存储设备读写数据的存储系统和方法，该存储设备包含在双数据选通模式与采用数据反向(datainversion)的单数据选通模式之间进行的模式选择。

背景技术

通常，提高存储系统的数据传送速度是一个目标。为此目标，采用各种技术来改进存储系统的高频特性(速度)。一般地，有两种类型的存储设备：单DQS(数据选通，data strobe)模式存储设备和双或差分DQS(数据选通)模式存储设备。在差分(differential)DQS模式存储设备的情况下，差分数据选通信号使得有可能通过改进噪声容限(margin)来改进存储系统的高频特性。同时，对于单DQS模式存储设备，在设备中采用数据反向方案来减少同时交换噪声(simultaneous switching noise)，从而改进高频操作特性。

图1是传统的存储系统1的方框图，该存储系统1具有单DQS存储装置100和存储器控制器200。

存储系统1采用数据反向方案进行操作，如下。在数据写操作期间，信号DM<0:3>执行数据掩码(data masking)操作，WDQS<0:3>用作数据选通信号，以及DIM是指示数据(全部四个数据字节)是否应该被反转的数据反向标志。在数据读操作期间，信号RDQS<0:3>用作数据选通信号，以及DM<0:3>用作数据反向标志。

图2示出采用数据反向方案的传统单DQS模式存储装置1 00的示例性球(或针)配置。正如从图2所见，对于RDQS<0:3>和WDQS<0:3>数据选通信号，需要总共8个独立的针。

图3示出传统单DQS模式存储装置100的数据处理方框图。存储装置100包含字节0的数据处理电路110、字节1的数据处理电路120、字节2的数据处理电路130、字节3的数据处理电路140和存储单元阵列150。在存储装置100中，位于针111、121、131和141处的RDQS<0:3>数据选通信号以及位于针112、122、132和142处的WDQS<0:3>数据选通信号的每个单独位，专用于一个数据处理电路110、120、130或140，以便处理存储单元阵列150的一个八位字节数据。在数据写操作期间，位于针114、124、134和144处的DM<0:3>掩码四个数据处理电路110、120、130和140的写数据。同时，在数据读操作期间，DM<0:3>信号的每个单独位用作数据处理电路110、120、130和140之一的读数据反向标志。另一方面，在数据写操作期间，针60处的DIM用作全部四个数据字节的写数据反向标志。包括DQ<0:31>的四个字节数据在输入/输出针113、123、133和143处被输入/输出。

图4示出单DQS模式存储装置100的字节0的数据处理电路110的方框图。图3中的数据处理电路120、130和140被配置成与数据处理电路110相似。数据处理电路110包括多个部件，包含数据选通信号发生器113、数据控制电路114和数据反向块115。数据选通信号发生器113产生读数据选通信号RDQS0。数据控制电路114在数据读和数据写操作期间，控制数据输入/输出。DM0执行两个功能：它在数据写操作期间掩码字节0的写数据，并且它在数据读操作期间用于输出读数据反向标志R_FLAG0。同时，DIM在数据写操作期间，提供写数据反向标志W_FLAG0。数据反向块115分别根据标志R_FLAG0和W_FLAG0的逻辑值，在数据读和数据写操作期间，执行数据反向处理。

图5示出传统的数据反向块115。数据反向块115包含数据触发(toggle)检测电路115-1和数据反向电路115-2。数据触发检测电路115-1检测来自存储单元阵列的读数据是否被反转，并且输出具有相应的逻辑状态的读数据反向标志R_FLAG0。数据反向电路115-2根据数据写模式下的W_FLAG0或数据读模式下的R_FLAG0的逻辑值，对正在写入存储单元阵列150或者正在从存储单元阵列150读出的数据进行反转。

数据反向块115减少了存储装置100的输入/输出缓冲器中的同时交换噪声，从而改进了装置的高频特性。

图6示出传统的数据触发检测电路115-1。数据触发检测电路115-1比较输入数据DATA_INT<0:7>与参考端，参考端具有3.5单位的参考电流容量(reference current capability)。例如，如果DATA_INT<0:7>是11111110，那么节点N1将被下拉到逻辑低状态(0)，并且输出信号R_FLAG0将处于逻辑高状态(1)。同时，如果DATA_INT<0:7>是111000000，那么节点N1将被上拉到逻辑高状态(1)，并且输出信号R_FLAG0将处于逻辑低状态(0)。因此，如果逻辑高的DATA_INT<0:7>的位数大于4，那么R_FLAG0将是逻辑高的，而如果逻辑高的DATA_INT<0:7>的位数小于4，那么R_FLAG0将是逻辑低的。

图7示出传统的数据反向电路115-2。数据反向电路115-2包含数据反向器116-1、116-2、116-3、116-4、116-5、116-6、116-7和116-8。图7中的数据反向器116-2、116-3、116-4、116-5、116-6、116-7和116-8被构造成与数据反向器116-1相似。在数据读操作期间，READ信号关闭开关S5和S7，而R_FLAG0信号根据相应的数据位是否被反向，关闭开关S1和S2之一。相似地，在数据写操作期间，WRITE信号关闭开关S6和S8，而W_FLAG信号根据相应的数据位是否将被反转，关闭开关S3和S4之一。

图8示出采用数据反向机制的单DQS模式存储装置的时序图。具体地说，图8的时序图示出具有所谓的“脉冲-4(burst-4)”操作的单DQS模式存储装置，在“脉冲-4”操作中，四个数据字节以连续脉冲被写入存储装置或从存储装置读出。正如从图8看出的，读数据(Q0，Q1，Q2和Q3)与RDQS0的上升边同步地被从存储装置输出。同时，写数据(D0，D1，D2和D3)与WDQS0脉冲的中心同步(中心选通)地被输入到存储装置。而且，DM0在数据读操作期间用作读数据反向标志，而在数据写操作期间用于掩码写数据。DIM在数据写操作期间用作写数据反向标志。

相应地，已经参照图1-8说明了传统存储系统1的操作，传统存储系统1具有采用数据反向进行操作的单DQS存储装置110和存储器控制器200。

如上所述，还有另一种类型的存储系统，该存储系统采用双或差分DQS模式存储装置。

图9示出传统的存储系统2的方框图，存储系统2具有差分DQS模式存储装置300和存储器控制器400。

差分DQS<0:3>和/DQS<0:3>信号用作数据读和数据写操作期间的数据选通信号。在数据写操作期间，信号DM<0:3>执行数据掩码操作。因为差分DQS模式存储装置300不采用数据反向，所以在差分DQS模式存储装置300中无需DIM针。

图10示出传统差分DQS模式存储装置400的示例性球(或针)配置。正如从图10所见，DQS<0:3>和/DQS<0:3>数据选通信号总共需要8个单独的针。

图11示出传统差分DQS模式存储装置300的数据处理方框图。差分DQS模式存储装置300包含字节0的数据处理电路310、字节1的数据处理电路320、字节2的数据处理电路330、字节3的数据处理电路340和存储单元阵列350。在存储装置300中，位于针311、321、331和341处的/DQS<0:3>数据选通信号以及位于针312、322、332和342处的DQS<0:3>数据选通信号的每个单独位，专用于一个数据处理电路310、320、330或340，以便处理存储单元阵列350的一个八位字节数据。在数据写操作期间，位于针314、324、334和344处的DM<0:3>掩码四个数据处理电路310、320、330或340的写数据。包括DQ<0:31>的四字节数据在输入/输出针313、323、333和343处被输入/输出。

图12示出单DQS模式存储装置300的传统字节0的数据处理电路310的方框图。图11中的数据处理电路320、330和340被构造成与数据处理电路310相似。数据处理电路310包括多个部件，包含数据选通信号控制电路313和数据控制电路314。数据选通信号发生器313在数据读操作期间产生数据选通信号DQS0和/DQS0，而在数据写操作期间接收数据选通信号DQS0和/DQS0。数据控制电路314在数据读操作和数据写操作期间控制数据输入/输出。DM0在数据写操作期间掩码写数据。

图13示出不采用数据反向电路的差分DQS模式存储装置的时序图。具体地说，图13的时序图示出具有所谓的“脉冲-4”操作的差分DQS模式存储装置，在“脉冲-4”操作中，四个数据字节以连续脉冲被写入存储装置或从存储装置读出。正如从图13看出的，读数据(Q0，Q1，Q2和Q3)与RDQS0的上升边同步地被从存储装置输出。同时，写数据(D0，D1，D2和D3)与WDQS0脉冲的中心同步(中心选通)地被输入到存储装置中。此外，DM0在数据写操作期间、用于掩码写数据。

图39-41用于帮助说明与不采用数据反向机制的单DQS模式存储装置相比，双(差分)DQS模式存储装置和采用数据反向机制的单DQS模式存储装置如何改进高频特性。图39示出单DQS模式存储装置的读操作的时序图，图40示出双(差分)DQS模式存储装置的读操作的时序图，图41示出采用数据反向机制的单DQS模式存储装置的读操作的时序图。在图39-41中，“MD”指“存储装置”，“MC”指“存储器控制器”。在每种情况下，存储器控制器与数据选通信号(DQS)一起接收数据(DQ′s)。窗口tS1和tH1是数据(DQ′s)和数据选通信号DQS的定时容限。

图39-41示出双(差分)DQS模式存储装置如何通过减少DQS信号的无效区来改进高频特性。同时，单DQS模式存储装置通过减少DQ′s的无效区来改进高频特性。

正如从上述内容可以看出，具有采用数据反向机制的单DQS模式存储装置的存储系统的结构和操作，与具有差分DQS存储装置的存储系统的配置和操作明显不同。根据存储系统，必须采用适当的存储装置。也就是说，被设计成采用数据反向的单DQS存储系统不能与不采用数据反向电路的差分DQS存储装置一起正确地操作。类似地，不采用数据反向的差分DQS存储系统也不能与采用数据反向电路的单DQS存储装置一起正确地操作。

相应的，提供能够在采用数据反向的单DQS模式和双或差分DQS模式下操作的方法和存储系统是有益的。提供能够与被设计成采用数据反向电路的单DQS存储系统和不采用数据反向的差分DQS存储装置一起操作的存储装置也是有益的。以下将说明其他或另外的目的。

发明内容

本发明旨在提供一种能够在采用数据反向的单DQS模式以及双DQS模式下操作的方法和存储系统。

在本发明的一个方面，一种存储系统包括：存储装置，具有用于存储数据的存储单元阵列和用于当数据被写入存储单元阵列或从存储单元阵列读出时选择性地反转数据的数据反向电路；控制器，被连接到存储装置，并且用于响应于数据选通信号将数据写入存储装置以及从存储装置读出数据；和数据选通模式改变装置，用于在第一数据选通模式和第二数据选通模式之间选择性地改变存储装置的操作。在第一数据选通模式下，数据选通信号包括用于将数据写入存储装置的写数据选通信号和用于从存储装置读出数据的读数据选通信号。在第二数据选通模式下，数据选通信号包括一对差分数据选通信号，用于将数据写入存储装置以及从存储装置读出数据。

在本发明的另一个方面，一种存储装置包括：存储单元阵列，用于存储数据；数据输入/输出(I/O)总线，通过该总线，数据被写入存储装置以及被从存储装置读出；数据反向电路，用于当数据被写入存储单元阵列或从存储单元阵列读出时选择性地反转数据；和数据选通模式改变装置，用于在第一数据选通模式、第二数据选通模式和第三数据选通模式之间选择性地改变存储装置的操作。在第一数据选通模式下，数据选通信号包括用于将数据写入存储装置的写数据选通信号和用于从存储装置读出数据的读数据选通信号，并且数据反向电路被控制以便选择性地反转数据。在第二数据选通模式下，数据选通信号包括一对差分数据选通信号，用于不进行任何数据反向，将数据写入存储装置以及从存储装置读出数据。在第三数据选通模式下，数据选通信号包括一对差分数据选通信号，用于将数据写入存储装置以及从存储装置读出数据，并且数据反向电路被控制以便选择性地反转数据。

在本发明的另一个方面，一种存储系统包括：存储装置，具有用于以多个数据字来存储数据的存储单元阵列，其中每个数据字包括多个数据字节；和控制器，被连接到存储装置，并且用于将数据写入存储装置以及从存储装置读出数据，其中存储装置还包括当数据被写入存储单元阵列以及从存储单元阵列读出时选择性地反转数据的单个字节的装置。

在本发明的另一个方面，一种存储装置包括：存储单元阵列，用于以多个数据字来存储数据，其中每个数据字包括多个数据字节；和当数据被写入存储单元阵列时选择性地反转数据的单个字节的装置。

在本发明的另一个方面，一种将数据写入存储装置中的存储单元的方法，其中数据包括多个数据字，并且每个数据字包括多个数据字节，该方法包括：在存储装置的数据输入端接收数据字；在存储装置中接收多个写数据反向标志，每个写数据反向标志指示接收数据字的相应字节是否应该被反转；根据写数据反向标志，选择性地反转所接收的数据字的单个字节；并且将所选择反转的数据字写入存储单元。

在本发明的另一个方面，一种输出将被写入存储单元的数据的方法，包括：选择性地反转数据字的单个字节；设置多个写数据反向标志，每个写数据反向标志指示是否反转数据字的相应字节；输出选择反转的数据字；并且输出多个写数据反向标志。

在本发明的另一个方面，一种在控制器与存储装置之间传送数据的方法，其中该数据包括多个数据字，并且每个数据字包括多个数据字节，该方法包括：选择性地反转数据字的单个字节；设置多个写数据反向标志，每个写数据反向标志指示是否反转数据字的相应字节；输出选择反转的数据字；输出多个写数据反向标志；在存储装置的数据输入端接收所选择反转的数据字；在存储装置中接收多个写数据反转标志；根据写数据反转标志，选择性地反转所接收的数据字的单个字节；以及将选择反转的接收数据字写入存储装置的存储单元阵列。

在以下的详细说明中，将呈现其他方面。

附图说明

图1是采用单DQS存储装置的存储系统的方框图；

图2示出传统的单DQS模式存储装置的球(或针)配置；

图3示出传统的单DQS模式存储装置的数据处理方框图；

图4示出传统的字节0数据处理电路的传统方框图；

图5示出传统的数据反向电路；

图6示出传统的数据触发检测电路；

图7示出传统的数据反向模块；

图8示出采用数据反向电路的单DQS模式存储装置的时序图；

图9示出采用差分DQS模式存储装置的传统存储系统的方框图；

图10示出传统的差分DQS模式存储装置的球(或针)配置；

图11示出传统的差分DQS模式存储装置的数据处理方框图；

图12示出传统的字节0数据处理电路的方框图；

图13示出不采用数据反向电路的差分DQS模式存储装置的时序图；

图14示出根据本发明一个或多个方面的存储系统的第一实施例的方框图；

图15示出存储装置的球(或针)配置；

图16示出根据本发明一个或多个方面的存储装置的第一实施例的数据处理方框图；

图17示出根据本发明一个或多个方面的数据处理电路的第一实施例的方框图；

图18示出根据本发明一个或多个方面的数据反向模块的实施例；

图19示出标志重置电路的实施例；

图20示出根据本发明一个或多个方面的时序图的第一种情况；

图21示出根据本发明一个或多个方面的时序图的第二种情况；

图22示出SM/DM模式选择信号发生器的第一实施例；

图23示出模式选择信号发生器的第一实施例的时序图；

图24示出根据本发明一个或多个方面的模式寄存器设置(MRS)表；

图25示出根据本发明一个或多个方面的存储系统的第二实施例的方框图；

图26示出根据本发明一个或多个方面的存储装置的第二实施例的数据处理方框图；

图27示出根据本发明一个或多个方面的存储系统的第三实施例的方框图；

图28示出SM/DM模式选择信号发生器的第二实施例；

图29示出SM/DM模式选择信号发生器的第三实施例；

图30示出根据本发明一个或多个方面的存储装置的第三实施例的数据处理方框图；

图31示出根据本发明一个或多个方面的数据处理电路的第二实施例的方框图；

图32示出根据本发明一个或多个方面的数据处理电路的第三实施例的方框图；

图33示出根据本发明一个或多个方面的存储系统的第四实施例的方框图；

图34示出根据本发明一个或多个方面的存储装置的第四实施例的数据处理方框图；

图35示出根据本发明一个或多个方面的数据处理电路的第四实施例的方框图；

图36示出根据本发明一个或多个方面的存储装置的第五实施例的数据处理方框图；

图37示出根据本发明一个或多个方面的数据处理电路的第五实施例的方框图；

图38示出根据本发明一个或多个方面的数据处理电路的第六实施例的方框图；

图39示出单DQS模式存储装置的时序图；

图40示出双(差分)DQS模式存储装置的时序图；和

图41示出采用数据反向机制的单DQS模式存储装置的时序图。

具体实施方式

图14示出存储系统的第一实施例的方框图。存储系统3包含存储装置500和存储器控制器600。正如以下将详细说明的，存储装置500能够在采用数据反向的第一(单DQS)数据选通模式下操作，或者在不采用数据反向的第二(差分DQS)数据选通模式下操作。

存储器控制器600包含数据反向电路610和数据选通模式改变装置620，将模式寄存器设置(MRS)命令提供给存储装置500。MRS命令包含用于在采用数据反向的单DQS(SM)模式与不采用数据反向的差分DQS(DM)模式之间进行选择的信息。

有益地，存储装置500包含SM/DM模式选择信号发生器700的第一实施例。SM/DM模式选择信号发生器700接收MRS命令，并且响应于该命令选择存储装置的第一或第二数据选通模式。

图15示出存储装置500的示例性球(或针)配置。正如从图15所见，球(或针)的名称与图10所示的差分DQS(DM)存储装置的相同。然而，正如以下将详细说明的，根据模式选择信号的逻辑值，球(或针)上的一些信号的功能不同。

图16示出存储装置500的第一实施例的数据处理方框图。存储装置500包含字节0的数据处理电路510、字节1的数据处理电路520、字节2的数据处理电路530、字节3的数据处理电路540和存储单元阵列550。在存储装置500中，位于针511、521、531和541处的/DQS<0:3>，FLAG<0:3>数据选通信号以及位于针512、522、532和543处的DQS<0:3>数据选通信号的每个位，专用于一个数据处理电路510、520、530或540，以便处理存储单元阵列550的一个8位字节数据。在数据写操作期间，位于针514、524、534和544处的DM<0:3>掩码四个数据处理电路510、520、530或540的写数据。包括DQ<0:31>的四个字节数据在输入/输出针513、523、533和543处被输入/输出。

有益地，存储装置500包含SM/DM模式选择信号发生器700，SM/DM模式选择信号发生器700接收MRS命令，并且响应于该命令产生SM/DM模式选择信号SEL，SM/DM模式选择信号SEL用于选择存储装置的第一或第二数据选通模式，这些将在以下进行详细说明。正如图16所指出的，MRS命令可用包括多个输入信号(例如CK，/CS，/RAS，/CAS，/WE以及A11)的特定逻辑组合。

图17示出存储装置500的字节0数据处理电路510的第一实施例的方框图。图16所示的数据处理电路520、530或540被构造成与数据处理电路510相似。数据处理电路510包括多个部件，包含数据选通信号控制电路513、数据控制电路514和数据反向块515。数据选通信号控制电路513产生读数据选通信号DQS0。数据控制电路514在数据读和数据写操作期间，控制数据输入/输出。在数据写操作期间，DM0掩码字节0的写数据。数据反向块515在读和写操作期间，根据标志R_FLAG0和W_FLAG0标志，当存储装置500根据SM/DM模式选择信号SEL信号，在采用数据反向的第一(单DQS)数据选通模式下操作时，执行数据反向处理。响应于SM/DM模式选择信号SEL，多路复用器M1和M2在作为采用数据反向的第一(单DQS)数据选通模式下的数据反向标志与作为不采用数据反向的第二(差分DQS)数据选通模式下的差分数据选通信号之间，转换/DQS0，FLAG0数据选通信号。在采用数据反向的第一(单DQS)数据选通模式下，/DQS0，FLAG0信号既作为读数据反向标志，又作为写数据反向标志。

图18示出数据反向块515的实施例。数据反向块515包含数据触发检测电路115-1、数据反向电路115-2和标志重置电路515-3。数据触发检测电路115-1检测从存储单元阵列输入的读数据是否被反转，接着输出具有相应逻辑状态的读数据反向标志R_FLAG0。数据反向电路115-2在数据写模式下根据写数据反向标志W_FLAG0的逻辑状态，或者在数据读模式下根据R_FLAG0的逻辑状态，反转将被写入存储单元阵列或者从存储单元阵列读出的数据。

当SM/DM模式选择信号SEL指示存储装置500应当在第二(差分DQS)数据选通模式下(例如SEL具有逻辑低状态)操作时，标志重置电路515-3重置标志R_FLAG0和W_FLAG0(例如到逻辑低状态)。在这种情况下，逻辑低状态表示不采用数据反向的模式。

图19示出标志重置电路515-3的实施例。正如能够从图中容易地理解到的，在图19的实施例中，无论何时SM/DM模式选择信号SEL变成低状态，R_FLAG0和W_FLAG0都被拉到逻辑低状态，低状态表示存储装置500应当在不采用数据反向的第二(双DQS)数据选通模式下操作。

图20示出如图16的存储装置500等的存储装置的时序图的第一种情况。图20的时序图与存储装置在采用数据反向的第一(单DQS)数据选通模式下操作的情况有关。在这种情况下，SM/DM模式选择信号SEL具有逻辑高状态。在该模式下，信号DQS<0:3>作为数据读和数据写操作的单数据选通。同时，信号/DQS<0:3>在数据读和数据写操作期间，作为读/写数据反向标志。正如能够从图20所见，读数据(Q0，Q1，Q2和Q3)与DQS0的上升边同步地被从存储装置输出。同时，写数据(D0，D1，D2和D3)与DQS0脉冲的中心(中心选通)同步地被输入到存储装置中。

图21示出如图16的存储装置500等的存储装置的时序图的第二种情况。图21的时序图与存储装置在不采用数据反向的第二(差分DQS)数据选通模式下操作的情况有关。在这种情况下，SM/DM模式选择信号SEL具有逻辑低状态。在该模式下，信号DQS<0:3>和/DQS<0:3>作为数据读和数据写操作的双或差分数据选通信号。正如能够从图21所见，读数据(Q0，Q1，Q2和Q3)与DQS0和/DQS0的上升边同步地被从存储装置输出。同时，写数据(D0，D1，D2和D3)与DQS0和/DQS0脉冲的中心(中心选通)同步地被输入到存储装置中。

图22示出SM/DM模式选择信号发生器700的第一实施例。存储装置利用模式寄存器设置(MRS)命令进行操作，该命令由一定的输入信号的组合的各种逻辑值，被编码为模式寄存器地址。模式寄存器存储用于控制存储装置的各种操作模式的数据。例如，模式寄存器能够设置CAS延迟(CL)、列地址模式(例如，脉冲类型：BT)、脉冲长度(BL)、测试模式(TM)以及存储装置的各种其他选项。对于模式寄存器，可以定义或不定义缺省值。

在图22的实施例中，通过声明/CD、/RAS、/CAS和/WE线的逻辑低值，来声明MRS命令。伴随地址线能够编码多个模式。只要存储装置处于空闲状态，就能改变模式寄存器的内容。在图22的实施例中，SM/DM模式选择信号发生器700包括解码器，该解码器接收存储装置的MRS命令，并且输出SM/DM模式选择信号SEL。更具体地说，模式选择信号发生器700根据多个输入信号中每一个的逻辑状态来解码MRS命令，并且据此产生SM/DM模式选择信号SEL。

图23示出模式选择信号发生器700的第一实施例的时序图。

图24示出模式寄存器设置(MRS)表。如图24所示，根据功能，MRS表被划分成与不同的寄存器地址相对应的各个字段。例如，脉冲长度BL使用A0-A2，列地址模式BT使用A3，CAS等待时间CL使用A4-A6，测试模式使用A7等。在图24的实施例中，SM/DM模式选择信号SEL使用寄存器地址A11。当存储在寄存器地址A11中的数据是1时，存储装置用作SM存储装置，即在采用数据反向的第一(单端DQS)数据选通模式下。当存储在寄存器地址A11中的数据是0时，存储装置用作DM存储装置，即在不采用数据反向的第二(双DQS)数据选通模式下。

根据上述第一实施例，依据所接收的MRS命令，存储装置可以在采用数据反向的第一(单DQS)数据选通模式下或在不采用数据反向的第二(双DQS)数据选通模式下工作。因此，存储装置上不需要设置附加的球或针来提供模式选择。

以下表1对图14和17的存储装置500的各种输入/输出功能与图1和3的存储装置100以及图9和11的存储装置300的那些功能进行比较。

表1

有益地，因为当处于第二(差分DQS)数据选通模式时，存储装置500通过四个写数据反向标志(/DQS<0:3>)操作，因此能够基于数据字节来独立地逐字节地执行写反向。这与图3的存储装置100相反，并且改进了装置的高频性能。

图25示出存储系统的第二实施例的方框图。根据本发明一个或多个方面，存储系统4包含存储装置800和存储器控制器900。存储装置800能够在采用数据反向的第一(单DQS)数据系统模式下或者在不采用数据反向的第二(差分DQS)数据选通模式下操作。存储器控制器900包含数据反向电路910和数据选通模式改变装置920。

在存储系统4中，存储装置800包含专用的外部球或针，以便接收SM/DM模式选择信号SEL。有益地，SM/DM模式选择信号SEL由存储器控制器900的数据选通模式改变装置提供给外部球或针。存储装置800的另外的未连接(NC)的或未使用的外部球或针能够用于SM/DM模式选择信号SEL。

图26示出存储装置800的第二实施例的数据处理方框图。代替在输入端560处接收MRS命令，存储装置800直接通过外部球或针570来接收SM/DM模式选择信号SEL，除此以外，图26与图16所示的存储装置500的数据处理方框图相似。

图27示出存储系统5的第三实施例的方框图。存储系统5包含存储装置1000和存储器控制器1100。存储装置1000能够在采用数据反向的第一(单DQS)数据系统模式下或者在不采用数据反向的第二(差分DQS)数据选通模式下操作。存储器控制器1100包含数据反向电路1110。

在存储系统5中，存储装置1000产生SM/DM模式选择信号SEL。为此，存储装置1000包含SM/DM模式选择信号发生器1200。

图28示出SM/DM模式选择信号发生器的第二实施例，而该信号发生器又是图27的SM/DM模式选择信号发生器1200的第一实施例。图28的SM/DM模式选择信号发生器1200是熔丝信号发生器，该信号发生器输出其逻辑值依赖于熔丝是否被切断的模式选择信号。在存储装置1000的加电序列期间，加电信号开始于低电压电平，并且逐渐转变到高电压电平。如果熔丝被切断(例如在圆片制造阶段期间)，那么节点N2被充电到高电压电平VDD，并且SM/DM模式选择信号SEL具有逻辑高值。另一方面，如果熔丝没有被切断，那么节点N2通过熔丝保持接地，而SM/DM模式选择信号SEL具有逻辑低值。

图29示出SM/DM模式选择信号发生器的第三实施例，而该信号发生器又是图27的SM/DM模式选择信号发生器1200的第二实施例。在图29的实施例中，模式选择信号的逻辑值是通过将存储装置的球、针或焊盘(pad)连接到固定电压电平来确定的。有益地，在球或针的情况下，通过安装存储装置的电路板上的连接，专用SEL球或针被连接到VDD(逻辑高)或VSS(逻辑低)。同样有益地，在焊盘的情况下，在封装之前，半导体圆片上的专用焊盘通过连接线(bond wire)被连接到VDD(逻辑高)或VSS(逻辑低)。

图30示出存储装置的第三实施例的数据处理方框图。除字节0的数据处理电路1410为其他三个数据处理电路1420、1430和1440产生写数据反向标志W_FLAG之外，图30与图16所示的存储装置500的数据处理方框图相似。

图31示出字节0的数据处理电路1410的第二实施例的方框图。图30中的三个数据处理电路1420、1430和1440被构造成与数据处理电路1410不同，这将以下进行详细说明。数据处理电路1410包括多个部件，包含数据选通信号控制电路513、数据控制电路514和数据反向块515。数据选通信号控制电路513产生读数据选通信号DQS0。数据控制电路514在数据读和数据写操作期间，控制数据输入/输出。DM0在数据写操作期间，掩码写数据。根据SM/DM模式选择信号SEL，当存储装置500在采用数据反向的第一(单DQS)数据选通模式下操作时，数据反向块515根据标志R_FLAG0和W_FLAG，在读和写操作期间执行数据反向处理。多路复用器M1和M2在作为采用数据反向的第一(单DQS)数据选通模式下的数据反向标志与作为不采用数据反向的第二(差分DQS)数据选通模式下的差分数据选通信号之间，转换/DQS0，FLAG0数据选通信号。

在字节0的数据处理电路1410中，多路复用器M2接收/DQS0，FLAG0信号，并且响应于SM/DM模式选择信号SEL，为处理将被写入存储单元阵列550中的所有四个字节的四个数据处理电路1410、1420、1430和1440，产生W_FLAG写数据反向标志。

图32示出数据处理电路1420的第三实施例的方框图，即字节1的数据处理电路。图30中的数据处理电路1430和1440被构造成与数据处理电路1420相似。除了数据处理电路1420省略了多路复用器M2并且代替地从字节0的数据处理电路1410的多路复用器M2接收W_FLAG写数据反向标志之外，数据处理电路1420与数据处理电路1410相似。相应地，/DQS1，FLAG1信号总是被提供给数据处理电路1420的数据选通信号控制电路513。

图33示出存储系统6的第四实施例的方框图。存储系统6包含存储装置1500和存储器控制器1600。存储器控制器1600包含数据反向电路1610和数据选通模式改变装置1620。存储装置1500能够在采用数据反向的第一(单DQS)数据选通模式下或者在不采用数据反向的第二(差分DQS)数据选通模式下操作。在存储装置1500中，无论何时MRS命令表示存储装置1500在采用数据反向的第一(单DQS)数据选通模式下操作，数据掩码信号DM<0:3>在数据读操作期间用作读数据反向标志，而在图14的存储装置中，无论何时MRS命令指示存储装置1500在采用数据反向的第一(单DQS)数据选通模式下操作，/DQS<0:3>，FLAG<0:3>信号用作读数据反向标志，除此之外，图33的存储系统6的方框图与图14的存储系统3的方框图相似。在图14的存储装置500和图33的存储装置1500中，无论何时MRS命令指示存储装置1500在采用数据反向的第一(单DQS)数据选通模式下操作，/DQS<0:3>，FLAG<0:3>信号在数据写操作期间用作写数据反向标志。

图34示出存储装置1500的第四实施例的数据处理方框图。存储装置1500包含字节0的数据处理电路1510、字节1的数据处理电路1520、字节2的数据处理电路1530、字节3的数据处理电路1540和存储单元阵列550。在存储装置1500中，位于针511、521、531和541处的/DQS<0:3>，FLAG<0:3>数据选通信号以及位于针512、522、532和542处的DQS<0:3>数据选通信号的每个单独位，专用于一个数据处理电路1510、1520、1530或1540，以便处理存储单元阵列550的一个8位的字节数据。在数据写操作期间，位于针514、524、534和544处的DM<0:3>掩码四个数据处理电路1510、1520、1530和1540的写数据。无论何时MRS命令指示存储装置1500在采用数据反向的第一(单DQS)数据选通模式下操作，在数据读操作期间，在输入端/输出端513、523、533和543处输入/输出四字节数据DQ<0:31>。

有益地，存储装置1500包含SM/DM模式选择信号发生器700，该信号发生器接收MRS命令，并且响应于该命令产生SM/DM模式选择信号SEL，该信号SEL选择存储装置的第一或第二数据选通模式，这将在以下进行详细的说明。如图16所示，MRS命令可以包括多个输入信号(例如CK，/CS，/RAS，/CAS，/WE和A11)的特定逻辑组合。

图35示出存储装置1500的字节0的数据处理电路1510的第一实施例的方框图。图34中的数据处理电路1520、1530和1540被构造成与数据处理电路1510相似。数据处理电路1510包括多个部件，包含数据选通信号控制电路513、数据控制电路514和数据反向块515。数据选通信号控制电路513产生读数据选通信号DQS0。数据控制电路514在数据读和数据写操作期间，控制数据输入/输出。DM0在数据写操作期间，掩码写数据。无论何时SM/DM模式选择信号SEL指示存储装置1500正在采用数据反向的第一(单DQS)数据选通模式下操作，在数据读操作期间，DM0作为读数据反向标志。响应于SM/DM模式选择信号SEL信号，当存储装置500在采用数据反向的第一(单DQS)数据选通模式下操作时，数据反向块515根据标志R_FLAG0和W_FLAG0标志，在数据读和写操作期间、执行数据反向处理。响应于SM/DM模式选择信号SEL信号，多路复用器M2在作为采用数据反向的第一(单DQS)数据选通模式下的写数据反向标志与作为不采用数据反向的第二(差分DQS)数据选通模式下的差分数据选通信号之间，转换/DQS0，FLAG0数据选通信号。同时，当存储装置500响应于SM/DM模式选择信号SEL、在第一(单DQS)数据选通模式下操作时，在数据读操作期间，开关S9将R_FLAG0提供给DM0针、作为读数据反向标志。

图36示出存储装置1600的第五实施例的数据处理方框图。除了字节0数据处理电路1610为其他三个数据除了电路1620、1630和1640产生写数据反向标志W_FLAG0之外，图36与图34所示的存储装置1500的数据处理方框图相似。

图37示出数据处理电路1610的第五实施例的方框图。数据处理电路1620、1630和1640被构造成与数据处理电路1610不同，这将在以下进行详细说明。数据处理电路1610包括多个部件，包含数据选通信号控制电路513、数据控制电路514和数据反向块515。数据选通信号控制电路513产生读数据选通信号DQS0。数据控制电路514在数据读和数据写操作期间控制数据输入/输出。DM0在数据写操作期间掩码写数据。无论何时SM/DM模式选择信号SEL指示存储装置1600正在采用数据反向的第一(单DQS)数据选通模式下操作，在数据读操作期间，DM0作为读数据反向标志。响应于SM/DM模式选择信号SEL信号，当存储装置1600在采用数据反向的第一(单DQS)数据选通模式下操作时，数据反向模块515根据标志R_FLAG0和W_FLAG，在读和写操作期间执行数据反向处理。响应于SM/DM模式选择信号SEL信号，多路复用器M2在作为采用数据反向的第一(单DQS)数据选通模式下的写数据反向标志与作为不采用数据反向的第二(差分DQS)数据选通模式下的差分数据选通信号之间，转换/DQS0，FLAG0数据选通信号。同时，当存储装置1500响应于SM/DM模式选择信号SEL、在第一(单DQS)数据选通模式下操作时，在数据读操作期间，开关S9将R_FLAG0提供给DM0数据掩码线、作为读数据反向标志。

在字节0的数据处理电路1610中，多路复用器M2接收/DQS0，FLAG0信号，并且响应于指示采用数据反向的第一(单DQS)数据选通模式的SM/DM模式选择信号SEL，为所有四个数据处理电路1610、1620、1630和1640产生W_FLAG信号，以便处理将被写入存储单元阵列550的所有四个字节。

图38示出数据处理电路1620的第六实施例的方框图，即字节1的数据处理电路。图36中的数据处理电路1630和1640被构造成与数据处理电路1620相似。除了数据处理电路1620省略了多路复用器M2并且代替地从字节0的数据处理电路1610的多路复用器M2接收W_FLAG写数据反向标志之外，数据处理电路1620与数据处理电路1610相似。相应地，/DQS1，FLAG1信号总是被提供给数据处理电路1620的数据选通信号控制电路513。

图39示出单DQS模式存储装置的时序图，图40示出双(差分)DQS模式存储装置的时序图，以及图41示出采用数据反向机制的单DQS模式存储装置的时序图。

根据上述各种实施例，可以实现以下特征和效益。对于在采用数据反向的单DQS模式下操作的存储系统以及对于在双(差分)DQS模式下操作的存储系统来说，可以提供、储备以及使用相同的存储装置。可以通过模式选择信号来选择存储装置的数据选通操作模式。可以根据模式寄存器设置(MRS)命令、外部针连接、熔丝信号发生器以及焊盘、球或针的结合连接等，来产生模式选择信号。当存储装置在单DQS模式下操作时，数据反向标志可以被指定给每个字节，以便改进频率特性。同样，通过重新确定/DQS针，来选择性地用作双(差分)DQS模式的数据选通信号，或者采用数据反向的单DQS模式的数据反向标志，可以实现针数减少。

虽然本文公开了优选实施例，在本发明的原理和范围内可以作出很多改变。例如，在一种改变中，存储系统和存储装置可以使用数据系统模式选择信号，在三种数据系统模式下进行选择性的操作：采用数据反向的单数据系统模式、不采用数据反向的双(差分)数据选通模式和采用数据反向的双(差分)数据选通模式。在这种情况下，例如，DIM针可以被“添加回”存储装置中，以便提供用于选择不采用数据反向的双(差分)数据选通模式的信号。在考查了本发明的申请文件之后，对本领域技术人员来说，各种改变将是清楚的。因此，在本发明的精神和范围内可作出各种变化。

Claims (35)

1.一种存储系统，包括：

存储装置，具有

存储单元阵列，用于存储数据，和

数据反向电路，用于当将数据写入所述存储单元阵列或从所述存储单元阵列读出时，选择性地反转数据；

控制器，连接到所述存储装置，并用于响应于数据选通信号，将数据写入所述存储装置以及从所述存储装置读出数据；和

数据选通模式改变装置，用于在第一数据选通模式和第二数据选通模式之间选择性地改变所述存储装置的操作，

其中，在所述第一数据选通模式下，所述数据选通信号包括用于将数据写入所述存储装置的写数据选通信号和用于从所述存储装置读出数据的读数据选通信号，而且所述数据反向电路被控制以便选择性地反转数据，以及

其中，在所述第二数据选通模式下，所述数据选通信号包括一对差分数据选通信号，用于在不进行数据反转的情况下将数据写入所述存储装置以及从所述存储装置读出数据。

2.如权利要求1所述的存储系统，其中，所述数据选通模式改变装置包括数据选通模式选择信号发生器，用于产生数据选通模式选择信号。

3.如权利要求2所述的存储系统，其中，所述数据选通模式选择信号发生器根据从所述存储装置接收的模式寄存器设置MRS命令，产生所述数据选通模式选择信号。

4.如权利要求2所述的存储系统，其中，所述数据选通模式选择信号发生器包括具有熔丝的熔丝信号发生器，并且其中，所述熔丝信号发生器产生与熔丝是否被切断相对应的所述数据选通模式选择信号。

5.如权利要求4所述的存储系统，其中，所述熔丝信号发生器响应于加电信号，产生所述数据选通模式选择信号。

6.如权利要求4所述的存储系统，其中，所述熔丝信号发生器包含锁存器，该锁存器锁存所述数据选通模式选择信号。

7.如权利要求1所述的存储系统，其中，所述数据选通模式改变装置包括将所述存储装置的焊盘与电压电平相耦合的连接线。

8.如权利要求1所述的存储系统，其中，所述数据选通模式改变装置包括所述存储装置的耦合到电压电平的针或球。

9.如权利要求1所述的存储系统，其中，所述数据选通模式改变装置包括数据选通模式选择信号线，其耦合到所述存储装置的外部针或球。

10.如权利要求1所述的存储系统，其中，所述存储装置具有输入/输出，其在所述存储装置在所述第二数据选通模式下操作时，传输所述数据选通信号之一，并在所述存储装置在所述第一数据选通模式下操作时，在将数据写入所述存储装置的同时传输写数据反向标志，并且在从所述存储装置读出数据的同时传输读数据反向标志。

11.如权利要求10所述的存储系统，其中，所述写数据反向标志控制被写入所述存储装置中的所有数据字节的写反向。

12.如权利要求1所述的存储系统，其中，所述存储单元阵列用于以多个数据字来存储数据，其中，每个数据字包括多个数据字节，并且其中，所述存储装置还包括当数据被写入所述存储单元阵列以及被从所述存储单元阵列读出时，用于选择性地反转单个数据字节的装置。

13.如权利要求1所述的存储系统，其中，所述存储装置还包括：

第一输入/输出I/O，当所述存储装置在所述第二数据选通模式下操作时，其传输所述数据选通信号之一，并且当所述存储装置在所述第一数据选通模式下操作时，在将数据写入所述存储装置的同时，其传输写数据反向标志；和

第二输入/输出I/O，当所述存储装置在所述第一数据选通模式和所述第二数据选通模式下操作时，在将数据写入所述存储装置时，其传输写数据掩码信号，而当所述存储装置在所述第一数据选通模式下操作时，在从所述存储装置读出数据时，其传输读数据反向标志。

14.如权利要求13所述的存储系统，其中，所述存储单元阵列用于以多个数据字来存储数据，其中每个数据字包括多个数据字节，并且其中，所述存储装置还包括当数据被写入所述存储单元阵列以及被从所述存储单元阵列读出时，用于选择性地反转单个数据字节的装置。

15.如权利要求13所述的存储系统，其中，所述写数据反向标志控制被写入所述存储装置中的所有数据字节的写反向。

16.如权利要求1所述的存储系统，其中，所述存储装置还包括标志重置电路，当所述存储装置在所述第二数据选通模式下操作时，该标志重置电路重置写数据反向标志和读数据反向标志。

17.一种存储装置，包括：

存储单元阵列，用于存储数据；

数据输入/输出I/O总线，用于将数据写入所述存储装置以及从所述存储装置读出数据；

数据反向电路，用于当数据被写入所述存储单元阵列或被从所述存储单元阵列读出时，选择性地反转数据；和

数据选通模式改变装置，用于在第一数据选通模式和第二数据选通模式之间，选择性地改变所述存储装置的操作，

其中，在所述第一数据选通模式下，所述数据选通信号包括用于将数据写入所述存储装置的写数据选通信号和用于从所述存储装置读出数据的读数据选通信号，而且所述数据反向电路被控制以便选择性地反转数据，以及

其中，在所述第二数据选通模式下，所述数据选通信号包括一对差分数据选通信号，用于在不进行数据反转的情况下将数据写入所述存储装置以及从所述存储装置读出数据。

18.如权利要求17所述的存储装置，其中，所述数据选通模式改变装置包括数据选通模式选择信号发生器，用于产生数据选通模式选择信号。

19.如权利要求17所述的存储装置，其中，所述数据选通模式选择信号发生器包括解码器，用于解码输入到所述存储装置的模式寄存器设置MRS命令。

20.如权利要求18所述的存储装置，其中，所述数据选通模式选择信号发生器包括具有熔丝的熔丝信号发生器，并且其中，所述熔丝信号发生器产生与熔丝是否被切断相对应的所述数据选通模式选择信号。

21.如权利要求20所述的存储装置，其中，所述熔丝信号发生器响应于加电信号，产生所述数据选通模式选择信号。

22.如权利要求20所述的存储装置，其中，所述熔丝信号发生器包含锁存器，该锁存器锁存所述数据选通模式选择信号。

23.如权利要求17所述的存储装置，其中，所述数据选通模式改变装置包括将所述存储装置的焊盘与电压电平相耦合的连接线。

24.如权利要求17所述的存储装置，其中，所述数据选通模式改变装置包括所述存储装置的被耦合到电压电平的针或球。

25.如权利要求17所述的存储装置，其中，所述数据选通模式改变装置包括数据选通模式选择信号输入端，用于接收数据模式选通选择信号。

26.如权利要求17所述的存储装置，还包括输入/输出，其当所述存储装置在所述第二数据选通模式下操作时，传输所述数据选通信号之一，而当所述存储装置在所述第一数据选通模式下操作时，在将数据写入所述存储装置时传输写数据反向标志，并且在从所述存储装置读出数据时传输读数据反向标志。

27.如权利要求26所述的存储装置，其中，所述写数据反向标志控制被写入所述存储装置中的所有数据字节的写反向。

28.如权利要求17所述的存储装置，其中，所述存储单元阵列用于以多个数据字来存储数据，其中每个数据字包括多个数据字节，并且其中，所述存储装置还包括当数据被写入所述存储单元阵列以及被从所述存储单元阵列读出时，用于选择性地反转单个数据字节的装置。

29.如权利要求17所述的存储装置，还包括：

第一输入/输出I/O，当所述存储装置在所述第二数据选通模式下操作时，传输所述数据选通信号之一，并且当所述存储装置在所述第一数据选通模式下操作时，在将数据写入所述存储装置时传输写数据反向标志；和

第二输入/输出I/O，当所述存储装置在所述第一数据选通模式和所述第二数据选通模式下操作时，在将数据写入所述存储装置时传输写数据掩码信号，并且当所述存储装置在所述第一数据选通模式下操作时，在从所述存储装置读出数据时传输读数据反向标志。

30.如权利要求17所述的存储装置，还包括标志重置电路，当所述存储装置在所述第二数据选通模式下操作时，该标志重置电路重置写数据反向标志和读数据反向标志。

31.一种控制器，用于响应于数据选通信号，将数据写入存储装置中和从存储装置读出数据，所述控制器包括：

数据输入/输出I/O总线，通过该总线，所述控制器将数据写入存储装置以及从存储装置读出数据；

数据反向电路，用于当数据被写入所述控制器或被从所述控制器读出时，选择性地反转数据；和

数据选通模式改变装置，用于在第一数据选通模式和第二数据选通模式之间，选择性地改变所述存储装置的操作，

其中，在所述第一数据选通模式下，数据选通信号包括用于将数据写入所述存储装置的写数据选通信号和用于从所述存储装置读出数据的读数据选通信号，而且所述数据反向电路被控制以便选择性地反转数据，以及

其中，在所述第二数据选通模式下，数据选通信号包括一对差分数据选通信号，用于在不进行数据反转的情况下将数据写入所述存储装置以及从所述存储装置读出数据。

32.如权利要求31所述的控制器，其中，所述数据选通模式改变装置包括由所述控制器输出的模式寄存器设置MRS命令。

33.如权利要求31所述的控制器，其中，所述数据选通模式改变装置包含数据选通模式选择输出，用于将数据选通模式选择信号从所述控制器提供给所述存储装置。

34.如权利要求31所述的控制器，还包括输入/输出，当所述存储装置在所述第一数据选通模式下操作时，在将数据写入所述存储装置时传输写数据反向标志，并且在从所述存储装置读出数据时传输读数据反向标志。

35.一种存储装置，包括：

存储单元阵列，用于存储数据；

数据输入/输出I/O总线，通过该总线，数据被写入存储装置以及被从存储装置读出；

数据反向电路，用于当数据被写入所述存储单元阵列或从所述存储单元阵列读出时，选择性地反转数据；和

数据选通模式改变装置，用于在第一数据选通模式、第二数据选通模式和第三数据选通模式之间选择性地改变所述存储装置的操作，

其中，在所述第一数据选通模式下，数据选通信号包括用于将数据写入所述存储装置的写数据选通信号和用于从所述存储装置读出数据的读数据选通信号，并且所述数据反向电路被控制以便选择性地反转数据，

其中，在所述第二数据选通模式下，数据选通信号包括一对差分数据选通信号，用于在不进行数据反向的情况下，将数据写入所述存储装置以及从所述存储装置读出数据，以及

其中，在所述第三数据选通模式下，数据选通信号包括一对差分数据选通信号，用于将数据写入所述存储装置以及从所述存储装置读出数据，并且所述数据反向电路被控制以便选择性地反转数据。

Images