KR100912091B1 - 전력 소모를 줄일 수 있는 데이터 인터페이스 방법 및 장치 - Google Patents

전력 소모를 줄일 수 있는 데이터 인터페이스 방법 및 장치 Download PDF

Info

Publication number
KR100912091B1
KR100912091B1 KR1020070041924A KR20070041924A KR100912091B1 KR 100912091 B1 KR100912091 B1 KR 100912091B1 KR 1020070041924 A KR1020070041924 A KR 1020070041924A KR 20070041924 A KR20070041924 A KR 20070041924A KR 100912091 B1 KR100912091 B1 KR 100912091B1
Authority
KR
South Korea
Prior art keywords
data signals
signal
semiconductor device
differential
differential data
Prior art date
Application number
KR1020070041924A
Other languages
English (en)
Other versions
KR20080096954A (ko
Inventor
이경수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070041924A priority Critical patent/KR100912091B1/ko
Priority to US12/107,977 priority patent/US8037338B2/en
Publication of KR20080096954A publication Critical patent/KR20080096954A/ko
Application granted granted Critical
Publication of KR100912091B1 publication Critical patent/KR100912091B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

전력 소모를 줄일 수 있는 데이터 인터페이스 방법 및 장치가 개시된다. 상기 인터페이스 방법은 제1 모드에서 송신측 반도체 장치가 차동 데이터 신호들을 차동 증폭하여 제1 전송 라인 및 제2 전송라인을 통하여 수신측 반도체 장치로 전송하는 단계, 제2 모드에서 상기 송신측 반도체 장치가 상기 차동 데이터 신호들 중 어느 하나의 데이터 신호 및 스트로브 신호를 상기 제1 전송 라인 및 상기 제2 전송 라인으로 드라이빙하는 단계, 상기 제1 모드에서 제어된 샘플링 클럭 신호에 응답하여 상기 송신측 반도체 장치로부터 전송된 차동 데이터 신호들을 샘플링하는 단계, 및 상기 제2 모드에서 상기 송신측 반도체 장치로부터 전송된 스트로브 신호에 응답하여 상기 송신측 반도체 장치로부터 전송된 어느 하나의 데이터 신호를 샘플링하는 단계를 구비한다. 상기 제어된 샘플링 클럭 신호는 내부 클럭 신호 및 상기 송신측 반도체 장치로부터 전송된 차동 데이터 신호들에 기초하여 생성된다.
Differential Signaling 및 Single Ended Signaling

Description

전력 소모를 줄일 수 있는 데이터 인터페이스 방법 및 장치{method and apparatus of interfacing data for reducing power consumption}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시 예들에 따른 인터페이스 시스템을 나타낸다.
도 2는 도 1에 도시된 샘플링 블록의 일 실시 예를 나타낸다.
도 3은 본 발명의 다른 실시 예들에 따른 인터페이스 시스템을 나타낸다.
도 4는 도 3에 도시된 증폭 블록의 일 실시 예를 나타낸다.
도 5는 도 1에 도시된 인터페이스 시스템에 관한 타이밍도이다.
도 6은 본 발명의 실시 예들에 따른 데이터 인터페이스 방법에 대한 플로챠트이다.
도 7은 본 발명의 실시 예들에 따른 다수의 반도체 장치들 간의 인터페이스를 나타내는 블록도이다.
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 전력 소모를 줄일 수 있는 송수신 방법 및 장치에 관한 것이다.
메모리 반도체 장치들을 포함한 시스템에서 데이터 인터페이스시 소모되는 전력은 데이터 인터페이스에 사용되는 클럭 주파수에 비례한다. 따라서 고속 데이터 인터페이스시 소모되는 전력은 저속 데이터 인터페이스시 소모되는 전력보다 크다.
최근 I/O 인터페이스(Input/Output interface)의 전송률이 증가함에 따라 송수신 반도체 장치들 사이의 채널들(channels) 각각에서 생기는 서로 다른 지연 등에 의한 스큐(Skew)가 심각해지고 있다. 따라서 상기 채널들 각각에 대응하는 송수신 반도체 장치의 핀(pin)에 대한 퍼 핀 디스큐(per pin deskew)가 필요하다.
상기 스큐 보상 방안 중 하나로 CDR(Clock and data recovery) 방식이 사용된다. 그리고 고속 데이터 전송을 위해서는 서플라이 노이즈(supply noise), 크로스 토크(cross talk), 및 인터 심벌 간섭(inter-symbol interference) 등에 민감한 싱글 엔디드 시그널링(single ended signaling)보다는 차동 시그널링(differential signaling)이 유리하다. 일반적으로 고속 데이터 인터페이스를 위해서는 상기 CDR 방식과 상기 차동 시그널링이 함께 사용될 수 있다.
본 발명이 이루고자 하는 기술적인 과제는 데이터 인터페이스시 소모되는 전력을 줄이기 위하여 고속 데이터 전송시 차동 시그널링을 이용한 데이터 전송 동작을 수행하고, 저속 데이터 전송시 싱글 엔디드 시그널을 이용한 데이터 전송 동작을 수행할 수 있는 송수신 방법 및 장치를 제공하기 위함이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 장치는 스위칭 블록 및 증폭부를 구비한다. 상기 스위칭 블록은 차동 데이터 신호들 및 스트로브 신호를 수신하고, 모드 제어 신호에 기초하여 상기 차동 데이터 신호들을 출력하거나 상기 차동 데이터 신호들 중 어느 하나의 데이터 신호와 상기 스트로브 신호를 출력한다.
상기 증폭부는 상기 스위칭 블록로부터 출력된 상기 차동 데이터 신호들을 차동 증폭하거나 상기 어느 하나의 데이터 신호 및 상기 스트로브 신호 각각을 증폭하여 다수의 전송 라인들을 통하여 수신측 반도체 장치로 전송한다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 장치는 샘플링부 및 CDR 블록을 구비한다.
상기 샘플링부는 모드 제어 신호에 기초하여 제어된 샘플링 클럭 신호에 응답하여 송신측 반도체 장치로부터 전송된 차동 데이터 신호들을 샘플링하거나 상기 모드 제어 신호에 기초하여 상기 송신측 반도체 장치로부터 전송된 스트로브 신호에 응답하여 상기 송신측 반도체 장치로부터 전송된 어느 하나의 데이터 신호를 샘플링한다.
상기 CDR 블록은 상기 모드 제어 신호에 기초하여 상기 송신측 반도체 장치로부터 전송된 차동 데이터 신호들로부터 상기 제어된 샘플링 클럭 신호를 생성한다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 데이터 인터페이스 방법은 차동 데이터 신호들 및 스트로브 신호를 수신하고, 모드 제어 신호에 기초하여 상기 차동 데이터 신호들을 출력하거나 상기 차동 데이터 신호들 중 어느 하나의 데이터 신호와 상기 스트로브 신호를 출력하는 단계; 및 상기 모드 제어 신호에 기초하여 차동 데이터 신호들을 차동 증폭하여 제1 전송 라인 및 제2 전송라인을 통하여 전송하거나 상기 차동 데이터 신호들 중 어느 하나의 데이터 신호 및 상기 스트로브 신호를 상기 제1 전송 라인 및 상기 제2 전송 라인으로 드라이빙하는 단계를 구비한다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 데이터 인터페이스 방법은 모드 제어 신호에 기초하여 제어된 샘플링 클럭 신호에 응답하여, 송신측 반도체 장치로부터 전송된 차동 데이터 신호들을 샘플링하는 단계 및 상기 모드 제어 신호에 기초하여 상기 송신측 반도체 장치로부터 전송된 스트로브 신호에 응답하여, 상기 송신측 반도체 장치로부터 전송된 어느 하나의 데이터 신호를 샘플링하는 단계를 구비한다. 상기 제어된 샘플링 클럭 신호는 내부 클럭 신호 및 상기 수신된 차동 데이터 신호들에 기초하여 생성된다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 데이터 인터페이스 방법은 송신측 반도체 장치가 모드 제어 신호에 기초하여 차동 데이터 신호들을 차동 전송 방식을 사용하여 수신측 반도체 장치로 전송하거나 상기 차동 데이터 신호들 중 어느 하나의 데이터 신호와 스트로브 신호 각각을 싱글 엔디드 전송 방식으로 수신측 반도체 장치로 전송하는 단계, 송신측 반도체 장치가 상기 수신측 반도체 장치로 상기 모드 제어 신호를 전송하는 단계, 및 상기 송신측 반도체 장치로부터 전송된 모드 제어 신호에 기초하여 제어된 샘플링 클럭 신호에 응답하여 상기 전송된 차동 데이터 신호들을 샘플링하거나 상기 전송된 스트로브 신호에 응답하여 상 기 전송된 어느 하나의 데이터 신호를 샘플링하는 단계를 구비한다.
상기 제어된 샘플링 클럭 신호는 내부 클럭 신호 및 상기 전송된 차동 데이터 신호들에 기초하여 생성된다.
상기 기술적 과제를 달성하기 위한 본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시 예들에 따른 인터페이스 시스템(100)을 나타낸다. 도 1을 참조하면, 상기 인터페이스 시스템(100)은 제1 반도체 장치(110), 제2 반도체 장치(150) 및 전송 라인들(Line1 및 Line2)을 구비한다. 도 1에 도시된 인터페이스 시스템(100)은 제1 반도체 장치(110)와 제2 반도체(120) 사이에 데이터 전송을 위한 하나의 채널(channel)을 위한 한 쌍의 전송 라인(Line1 및 Line2) 만을 도시하였으나 다른 반도체 장치들(미도시)과의 복수의 채널들을 구비할 수 있다.
상기 제1 반도체 장치(110)는 제1 PLL(phase Locked Loop, 112), 스트로브 신호 발생부(strobe signal generator, 114), 데이터 변환부(120), 스위칭 블록(130), 및 증폭부(140)를 포함한다.
상기 제1 PLL(110)은 클럭 신호(CLK)에 락된(locked)된 내부 클럭 신호(ICLK)를 발생시킨다. 상기 스트로브 신호 발생부(114)는 상기 내부 클럭 신 호(ICLK) 및 미리 결정된 명령(CMD, 예컨대, 쓰기 명령(write command))에 기초하여 스트로브 신호(Sb)를 발생시킨다.
상기 데이터 변환부(120)는 다수의 병렬데이터 신호들(D1 내지 DN, N은 자연수)을 직렬 데이터 신호들인 차동 데이터 신호들(SD 및 SDB)로 변환한다. 상기 차동 데이터 신호들(SD 및 SDB) 각각은 서로 크기는 같고, 위상이 반대인 신호일 수 있다.
상기 스위칭 블록(130)은 상기 차동 데이터 신호들(SD 및 SDB) 및 상기 스트로브 신호(Sb)를 수신한다. 상기 스위칭 블록(130)은 모드 제어 신호(MS)에 기초하여, 상기 차동 데이터 신호들(SD 및 SDB)을 출력하거나 상기 차동 데이터 신호들(SD 및 SDB) 중 어느 하나의 데이터 신호(예컨대, SD)와 상기 스트로브 신호(Sb)를 출력한다.
상기 스위칭 블록(130)은 다수의 스위치들(S1 내지 S4)을 포함한다. 상기 다수의 스위치들(S1 내지 S4)은 상기 모드 제어 신호(MS)에 응답하여, 상기 차동 데이터 신호들(SD 및 SDB) 각각을 상기 증폭부(140)로 스위칭하거나 상기 차동 데이터 신호들(SD 및 SDB) 중 어느 하나의 데이터 신호와 상기 스트로브 신호(Sb) 각각을 상기 증폭부(140)로 스위칭한다.
상기 모드 제어 신호(MS)가 로우 로직 레벨(low logic level)일 때(이를 "제1 모드"라 함), 제1 스위치(S1) 및 제2 스위치(S2)는 턴 온되고 제3스위치(S3) 및 제4 스위치(S4)는 턴 오프되어 상기 차동 데이터 신호들(SD 및 SDB)은 상기 증폭부(140)로 입력된다.
상기 모드 제어 신호(MS)가 하이 로직 레벨(high logic level)일 때(이를 "제2 모드"라 함), 제3 스위치(S3) 및 제4 스위치(S4)는 턴 온되고 상기 제1 및 제2 스위치(S1 및 S2)는 턴 오프되어 상기 차동 데이터 신호들(SD 및 SDB) 중 어느 하나의 데이터 신호(예컨대, SD)와 상기 스트로브 신호(Sb)가 상기 증폭부(140)로 입력된다.
상기 제1 스위치(S1) 및 상기 제2 스위치(S2)는 PMOS 트랜지스터로 구현될 수 있으며, 상기 제3 스위치(S3) 및 상기 제4 스위치(S4)는 NMOS 트랜지스터로 구현될 수 있다.
상기 증폭부(140)는 상기 제1모드에서는 상기 스위칭 블록(130)으로부터 수신된 상기 차동 데이터 신호들(SD 및 SDB)을 차동 증폭하여 상기 전송 라인들(Line1 및 Line2)을 통하여 상기 제2 반도체 장치(150)로 전송할 수 있다.
또한 상기 증폭부(140)는 상기 제2 모드에서는 상기 스위칭 블록(130)으로부터 수신된 상기 어느 하나의 데이터 신호(예컨대, SD)와 상기 스트로브 신호(Sb)를 증폭하여 상기 전송 라인들(Line1 및 Line2)을 통하여 상기 제2 반도체 장치(150)로 전송할 수 있다.
상기 증폭부(140)는 차동 증폭기(142), 제1 드라이버(144) 및 제2 드라이버(146)를 구비한다. 상기 차동 증폭기(142)는 제1 스위치(S1)에 접속된 제1 입력 단자(예컨대, + 입력 단자) 및 제2 스위치(S2)에 접속된 제2 입력 단자(예컨대, -입력 단자)를 포함한다.
상기 차동 증폭기(142)는 상기 제1 스위치(S1) 및 상기 제2 스위치(S2)의 스위칭 동작에 의해 수신된 차동 데이터 신호들(SD 및 SDB)을 차동 증폭하여 상기 전 송 라인들(Line1 및 Line2)을 통하여 상기 제2 반도체 장치(150)로 전송한다.
상기 제1 드라이버(144)는 제3 스위치(S3)에 접속되고, 상기 제2 드라이버(146)는 제4 스위치(S4)에 접속된다. 상기 제1 드라이버(144)는 상기 제3 스위칭(S3)의 스위칭 동작에 의해 수신된 상기 차동 데이터 신호들(SD 및 SDB) 중 어느 하나의 데이터 신호(예컨대, SD)를 제1 전송 라인(Line2)으로 드라이빙한다.
상기 제2 드라이버(146)는 상기 제4 스위치(S4)의 스위칭 동작에 의해 수신된 상기 스트로브 신호(Sb)를 제2 전송 라인(Line2)으로 드라이빙한다.
상기 모드 제어 신호(MS)는 컨트롤러(Controller, 미도시)로부터 입력될 수 있으며, 상기 제1 반도체 장치(110)의 데이터 전송 방식을 결정할 수 있다.
즉 상기 모드 제어 신호(MS)가 로우 로직 레벨일 때(제1 모드일 때)는 상기 제1 반도체 장치(110)는 차동 시그널링(differential signaling) 방식에 따라 상기 차동 데이터 신호들(SD 및 SDB)을 상기 제2 반도체 장치(150)로 전송할 수 있다.
또한 상기 모드 제어 신호(MS)가 하이 로직 레벨일 때(제2 모드일 때)는 상기 제1 반도체 장치(110)는 싱글 엔디드 시그널링(single ended signaling) 방식에 따라 상기 어느 하나의 데이터 신호(SD)와 상기 스트로브 신호(Sb)를 상기 제2 반도체 장치(150)로 전송할 수 있다.
상기 제2 반도체 장치(150)는 제2 PLL(152), 샘플링 블록(154), 및 CDR 블록(156)을 구비한다. 상기 제2 PLL(152)은 상기 클럭 신호(CLK)에 락된(locked)된 내부 클럭 신호(ICLK)를 발생시킨다. 상기 제1 PLL(112) 및 상기 제2 PLL(152)은 DLL(delay locked loop)로 구현될 수 있다.
상기 샘플링 블록(154)은 상기 모드 제어 신호(MS)에 기초하여 제어된 샘플링 클럭 신호(RCLK)에 응답하여, 상기 제1 반도체 장치(110)로부터 상기 전송 라인들(Line1 및 Line2)을 통하여 전송된 차동 데이터 신호들(SD1 및 SDB1)을 샘플링한다.
또한 상기 샘플링 블록(154)은 상기 모드 제어 신호(MS)에 기초하여 상기 제1 반도체 장치(110)로부터 상기 제2 전송 라인(Line2)을 통하여 전송된 스트로브 신호(Sb')에 응답하여 상기 제1 전송 라인(Line1)을 통하여 전송된 데이터 신호(예컨대, SD')를 샘플링한다.
도 2는 도 1에 도시된 샘플링 블록(154)의 일 실시 예를 나타낸다. 도 2를 참조하면, 상기 샘플링 블록(154)은 제1 샘플러(212)와 제2 샘플러(214)를 포함하는 차동 데이터 샘플링부(210), 및 싱글 데이터 샘플러(220)를 구비한다.
상기 모드 제어 신호(MS)가 로우 로직 레벨일 때(제1 모드일 때), 상기 제1 샘플러(212) 및 상기 제2 샘플러(214)는 인에이블될 수 있다. 상기 제1 샘플러(212)는 상기 제어된 샘플링 클럭 신호(RCLK)에 응답하여, 상기 제1 전송 라인(Line1)을 통하여 전송된 차동 데이터 신호(SD1)를 샘플링할 수 있다. 마찬가지로 상기 제2 샘플러(214)는 상기 제어된 샘플링 클럭 신호(RCLK)에 응답하여, 상기 제2 전송 라인(Line2)을 통하여 전송된 차동 데이터 신호(SDB1)를 샘플링할 수 있다.
상기 모드 제어 신호(MS)가 하이 로직 레벨일 때(제2 모드일 때), 상기 싱글 데이터 샘플러(220)는 인에이블될 수 있다. 상기 싱글 데이터 샘플러(220)는 상기 제2 전송 라인(Line2)을 통하여 전송된 스트로브 신호(Sb')에 응답하여, 상기 제1 전송 라인(Line1)을 통하여 전송된 데이터 신호(SD')를 샘플링할 수 있다.
상기 CDR 블록(156)은 상기 모드 제어 신호(MS)에 기초하여 인에이블되며, 상기 전송 라인들(Line1 및 Line2)을 통하여 전송된 차동 데이터 신호들(SD1 및 SDB1)로부터 상기 제어된 샘플링 클럭 신호(RCLK)를 생성한다.
예컨대, 상기 CDR 블록(156) 상기 전송된 차동 데이터 신호들(SD1 및 SDB1) 각각을 오버샘플링(oversampling)에 의해 한 신호 주기에 2번 이상 샘플링한 후, 샘플링된 데이터 신호 값들에 관한 정보를 이용하여 상기 제어된 샘플링 클럭 신호(RCLK)를 생성할 수 있다.
따라서 도 1에 도시된 인터페이스 시스템(100)은 상기 제1 모드에서는 차동 시그널링 방식에 따른 고속 데이터 전송이 가능하고, 상기 제2 모드에서는 싱글 엔디드 시그널링 방식에 따라 상기 CDR블록(156)이 디스에이블(disable)되므로 전력 소모를 줄일 수 있다.
도 3은 본 발명의 다른 실시 예들에 따른 인터페이스 시스템(300)을 나타낸다. 도 3을 참조하면, 상기 인터페이스 시스템(300)은 도 1에 도시된 제2 반도체 장치(150), 및 제3 반도체 장치(310)를 포함한다.
상기 제3 반도체 장치(310)는 제1 PLL(112), 스트로브 신호 발생부(114), 데이터 변환부(116), 스위칭 블록(312), 및 증폭 블록(DA2, 314)을 구비한다.
상기 제1 PLL(112), 상기 스트로브 신호 발생부(114), 및 데이터 변환부(116)는 도 1에 설명한 바와 같다.
그러나 도 3에 도시된 상기 스트로브 신호 발생부(114)는 스트로브 신호(Sb)를 제1 노드(N1)로 출력한다. 도 3에 도시된 상기 데이터 변환부(116)는 상기 차동 데이터 신호들(SD 및 SDB) 중 어느 하나의 차동 데이터 신호(예컨대, SD)를 상기 증폭 블록(314)의 양의 입력 단자(+)로 출력하고, 다른 하나의 차동 데이터 신호(SDB)는 제2 노드(N2)로 출력한다.
도 3에 도시된 바와 같이 상기 스위칭 블록(312)은 제3 스위치(S3)를 포함한다. 상기 모드 제어 신호(MS)가 로우 로직 레벨 일 때(제1 모드), 상기 제3 스위치(S3)는 상기 증폭 블록(314)의 음의 입력 단자(-)와 상기 제2 노드(N2)를 연결한다.
상기 모드 제어 신호(MS)가 하이 로직 레벨일 때(제2 모드), 상기 제3 스위치(S3)는 상기 증폭 블록(314)의 상기 음의 입력 단자(-)와 상기 제1 노드(N1)를 연결한다.
상기 제어 모드 제어 신호(MS)가 로우 로직 레벨일 때(제1 모드), 상기 증폭 블록(314)은 상기 데이터 변환부(116)로부터 입력된 어느 하나의 차동 데이터 신호(SD)와 상기 스위칭 블록(312)으로부터 입력된 다른 어느 하나의 차동 데이터 신호(SDB)를 차동 증폭하여 출력할 수 있다.
상기 제어 모드 제어 신호(MS)가 하이 로직 레벨일 때(제2 모드), 상기 증폭 블록(314)은 상기 데이터 변환부(116)로부터 입력된 어느 하나의 차동 데이터 신호(SD)와 상기 스위칭 블록(312)으로부터 입력된 상기 스트로브 신호(Sb) 각각을 개별적으로 증폭하여 출력할 수 있다.
도 4는 도 3에 도시된 증폭 블록(314)의 일 실시 예를 나타낸다. 도 4를 참조하면, 상기 증폭 블록(314)은 기본적으로 도 4에 도시된 바와 같이 차동 증폭기 형태로 구현될 수 있다. 상기 증폭 블록(314)은 도 4에 도시된 바와 같이 한 쌍의 차동 트랜지스터 쌍(M1 및 M2), 부하 트랜지스터들(M3 및 M4), 전류원들(Iss1 및 Iss2), 및 테일 스위치(Ts)를 구비한다.
상기 모드 제어 신호(MS)에 응답하여, 상기 테일 스위치(Ts)는 턴 온되거나 턴 오프된다. 상기 모드 제어 신호(MS)가 로우 로직 레벨일 때(제1 모드), 상기 테일 스위치(Ts)는 턴 온되고, 상기 증폭 블록(314)은 차동 증폭기로 동작할 수 있다.
반면에 상기 모드 제어 신호(MS)가 하이 로직 레벨일 때(제 2모도), 상기 테일 스위치(Ts)는 턴 오프되고, 상기 증폭 블록(314)은 입력 신호들(예컨대, SD1 및 Sb) 각각을 개별적으로 증폭하여 출력할 수 있다.
도 5는 도 1에 도시된 인터페이스 시스템에 관한 타이밍도이다. 도 1 및 도 5를 참조하면, 상기 제1 모드는 고속 데이터 전송 모드이고, 제2 모드는 상기 제1 모드에 비하여 저속 데이터 전송 모드이다.
제1모드에서 상기 모드 제어 신호(MS)는 로우 로직 레벨이고, 제2 모드에서 상기 모드 제어 신호(MS)는 하이 로직 레벨이다. 제1모드에서는 상기 차동 증폭기(142)에 의해 차동 증폭된 데이터 신호들(SD1 및 SDB1)이 전송된다.
제2 모드에서는 상기 제1 드라이버(144)에 의해 드라이빙된 어느 하나의 데이터(예컨대, SD') 및 상기 제2 드라이버(146)에 의해 드라이빙된 스트로브 신 호(Sb')가 전송된다.
도 6은 본 발명의 실시 예들에 따른 인터페이스 방법에 대한 플로챠트이다. 도 6을 참조하면, 제1 모드에서 송신측 반도체 장치는 차동 데이터 신호들을 차동 전송 방식(differential signaling)을 사용하여 수신측 반도체 장치로 전송한다(S610).
구체적으로 상기 송신측 반도체 장치는 모드 제어 신호에 기초하여 차동 데이터 신호들을 차동 증폭하여 제1 전송 라인 및 제2 전송라인을 통하여 수신측 반도체 장치로 전송할 수 있다.
제2 모드에서 상기 송신측 반도체 장치는 상기 차동 데이터 신호들 중 어느 하나의 데이터 신호와 스트로브 신호 각각을 싱글 엔디드 방식을 사용하여 상기 수신측 반도체 장치로 전송한다(S620).
구체적으로 상기 송신측 반도체 장치는 상기 모드 제어 신호에 기초하여 상기 차동 데이터 신호들 중 어느 하나의 데이터 신호 및 스트로브 신호를 상기 제1 전송 라인 및 상기 제2 전송 라인으로 드라이빙(driving)할 수 있다.
상기 스트로브 신호는 내부 클럭 신호 및 미리 결정된 명령에 기초하여 생성될 수 있다. 상기 차동 데이터 신호들 각각은 상기 스트로브 신호에 응답하여 다수의 병렬데이터 신호들이 변환된 직렬데이터 신호일 수 있다.
제1 모드에서 상기 수신측 반도체 장치는 제어된 샘플링 클럭 신호에 응답하여 상기 송신측 반도체 장치로부터 차동 전송 방식(differential signaling)에 따라 전송된 차동 데이터 신호들을 샘플링한다(S630). 상기 제어된 샘플링 클럭 신호 는 내부 클럭 신호 및 상기 송신측 반도체 장치로부터 전송된 차동 데이터 신호들에 기초하여 생성될 수 있다.
제2모드에서 상기 수신측 반도체 장치는 상기 송신측 반도체 장치로부터 싱글 엔디드 방식에 따라 전송된 스트로브 신호에 응답하여 상기 송신측 반도체 장치로부터 전송된 상기 어느 하나의 데이터 신호를 샘플링한다(S640).
상기 제1 모드 및 상기 제2 모드는 모드 제어 신호에 기초하여 결정될 수 있으며, 상기 S630 및 상기 S640은 상기 모드 제어 신호에 기초하여 상보적으로 수행된다.
상기 모드 제어 신호는 타이밍 컨트롤러(미도시)로부터 상기 송신측 반도체 장치 및 상기 수신측 반도체 장치 각각으로 입력될 수 있다. 또한 상기 모드 제어 신호는 타이밍 컨트롤러(미도시)로부터 상기 송신측 반도체 장치로 입력되고, 상기 송신측 반도체 장치는 상기 모드 제어 신호를 상기 수신측 반도체 장치로 상기 모드 제어 신호를 전송할 수 있다.
도 1 및 도 3에서는 상기 제1 반도체 장치(110) 및 상기 제2 반도체 장치(120) 사이의 하나의 채널을 통한 데이터 인터페이스에 대한 실시 예들을 나타내었다. 그러나 본 발명의 실시 예들은 이에 한정되는 것은 아니며, 다수의 반도체 장치들 각각과 상기 제1 반도체 장치(110) 사이의 독립적인 채널에 대해서도 동일하게 적용될 수 있다.
도 7은 본 발명의 실시 예들에 따른 다수의 반도체 장치들 간의 인터페이스를 나타내는 블록도이다. 도 7을 참조하면, 상기 제1 반도체 장치(110)와 상기 제2 반도체 장치(150) 사이의 인터페이스는 도 1 또는 도 3에 도시된 바와 동일하다. 또한 상기 제1 반도체 장치(110)와 다수의 반도체 장치들(152 내지 15N, N은 자연수) 각각 사이의 인터페이스도 도 1 또는 도 3에 도시된 인터페이스 시스템일 수 있다.
따라서 상기 제1 반도체 장치(110)는 상기 다수의 반도체 장치들 각각과 데이터 인터페이스시 개별적으로 상기 제1 모드(차동 전송 방식) 또는 제2 모드(싱글 엔디드 전송 방식)를 선택할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 인터페이스 시스템은 차동 시그널링을 이용하여 고속 데이터 전송을 수행할 수 있으며, 저속 데이터 전송시에는 스트로브 신호를 전송하는 싱글 엔디드 시그널링을 이용하여 수신측 반도체 장치의 CDR 블록을 디스에이블시킴으로써 전력 소모를 줄일 수 있는 효과가 있다.

Claims (17)

  1. 차동 데이터 신호들 및 스트로브 신호를 수신하고, 모드 제어 신호에 기초하여 상기 차동 데이터 신호들을 출력하거나 상기 차동 데이터 신호들 중 어느 하나의 데이터 신호와 상기 스트로브 신호를 출력하는 스위칭 블록;
    상기 차동 데이터 신호들을 차동 증폭하여 다수의 전송 라인들을 통하여 수신측 반도체 장치로 전송하는 차동 증폭기; 및
    상기 어느 하나의 데이터 신호와 상기 스트로브 신호 각각을 증폭하여 상기 다수의 전송 라인들을 통하여 상기 수신측 반도체 장치로 전송하는 다수의 드라이버들을 포함하는 반도체 장치.
  2. 제1항에 있어서, 상기 반도체 장치는,
    상기 스트로브 신호에 응답하여, 다수의 병렬데이터 신호들을 직렬데이터 신호들인 상기 차동 데이터 신호들로 변환하는 데이터 변환부를 더 구비하는 반도체 장치.
  3. 제1항에 있어서, 상기 스위칭 블록은,
    상기 모드 제어 신호에 응답하여, 상기 차동 데이터 신호들 각각을 상기 증폭부로 스위칭하는 제1 스위치 및 제2 스위치; 및
    상기 모드 제어 신호에 응답하여, 상기 차동 데이터 신호들 중 어느 하나의 데이터 신호와 상기 스트로브 신호 각각을 상기 증폭부로 스위칭하는 제3 스위치 및 제4 스위치를 포함하는 반도체 장치.
  4. 삭제
  5. 차동 데이터 신호들 및 스트로브 신호를 수신하고, 모드 제어 신호에 기초하여 상기 차동 데이터 신호들을 출력하거나 상기 차동 데이터 신호들 중 어느 하나의 데이터 신호와 상기 스트로브 신호를 출력하는 스위칭 블록; 및
    상기 모드 제어 신호에 기초하여 상기 차동 데이터 신호들을 차동 증폭하거나 상기 차동 데이터 신호들 중 어느 하나의 데이터 신호와 상기 스트로브 신호 각각을 개별적으로 증폭하여 다수의 전송 라인들을 통하여 수신측 반도체 장치로 전송하는 차동 증폭기를 포함하며,
    상기 차동 증폭기는,
    상기 차동 데이터 신호들 또는 상기 차동 데이터 신호들 중 어느 하나의 데이터 신호와 상기 스트로브 신호를 수신하는 차동 트랜지스터 쌍;
    상기 차동 트랜지스터 쌍 각각과 전원 전압 라인 사이에 접속되는 전류원 쌍; 및
    차동 트랜지스터 쌍과 전류원 쌍의 접점들 사이에 접속되며, 상기 모드 제어 신호에 의하여 스위칭되는 테일 스위치를 포함하는 반도체 장치.
  6. 제5항에 있어서, 상기 반도체 장치는,
    상기 스트로브 신호에 응답하여, 다수의 병렬데이터 신호들을 직렬데이터 신호들인 상기 차동 데이터 신호들로 변환하는 데이터 변환부를 더 구비하는 반도체 장치.
  7. 제5항에 있어서, 상기 스위칭 블록은,
    상기 모드 제어 신호에 응답하여 상기 차동 데이터 신호들 중 어느 하나의 데이터 신호 또는 상기 스트로브 신호를 선택적으로 상기 차동 증폭기로 스위칭하는 스위칭 소자를 포함하는 반도체 장치.
  8. 모드 제어 신호에 기초하여 제어된 샘플링 클럭 신호에 응답하여 제1항의 상기 반도체 장치로부터 전송된 차동 데이터 신호들을 샘플링하거나 상기 모드 제어 신호에 기초하여 제1항의 상기 반도체 장치로부터 전송된 스트로브 신호에 응답하여, 제1항의 반도체 장치로부터 수신되는 어느 하나의 데이터 신호를 샘플링하는 샘플링 블록; 및
    상기 모드 제어 신호에 기초하여, 상기 전송된 차동 데이터 신호들로부터 상기 제어된 샘플링 클럭 신호를 생성하는 CDR(Clock Data Recovery) 블록을 구비하는 반도체 장치.
  9. 제8항에 있어서, 상기 샘플링 블록은,
    상기 모드 제어 신호에 기초하여 인에이블되며, 상기 제어된 샘플링 클럭 신호에 응답하여 상기 전송된 차동 데이터 신호들 각각을 샘플링하는 차동 데이터 샘플링부; 및
    상기 모드 제어 신호에 기초하여 인에이블되며 상기 전송된 스트로브 신호에 응답하여 상기 어느 하나의 데이터 신호를 샘플링하는 싱글 데이터 샘플러를 구비하는 반도체 장치.
  10. 제9항에 있어서, 상기 차동 데이터 샘플링부 및 상기 싱글 데이터 샘플러는,
    상기 모드 제어 신호에 기초하여 상보적으로 인에이블되는 반도체 장치.
  11. 제1항의 반도체 장치, 제8항의 반도체 장치, 및 제1항의 상기 반도체 장치와 제8항의 상기 반도체 장치 사이에 접속된 다수의 전송 라인들을 포함하는 인터페이스 시스템에서,
    상기 모드 제어 신호, 상기 차동 데이터 신호들, 및 상기 스트로브 신호는 상기 다수의 전송 라인들을 통하여 전송되는 인터페이스 시스템.
  12. 차동 데이터 신호들 및 스트로브 신호를 수신하고, 모드 제어 신호에 기초하여 상기 차동 데이터 신호들을 출력하거나 상기 차동 데이터 신호들 중 어느 하나의 데이터 신호와 상기 스트로브 신호를 출력하는 단계;
    상기 모드 제어 신호에 기초하여 차동 데이터 신호들을 차동 증폭하여 제1 전송 라인 및 제2 전송라인을 통하여 전송하거나 상기 차동 데이터 신호들 중 어느 하나의 데이터 신호 및 상기 스트로브 신호를 상기 제1 전송 라인 및 상기 제2 전송 라인으로 드라이빙(driving)하는 단계를 구비하는 데이터 인터페이스 방법.
  13. 차동 데이터 신호들 및 스트로브 신호를 수신하고, 모드 제어 신호에 기초하여 상기 차동 데이터 신호들을 출력하거나 상기 차동 데이터 신호들 중 어느 하나의 데이터 신호와 상기 스트로브 신호를 출력하는 단계; 및
    상기 모드 제어 신호에 기초하여 상기 차동 데이터 신호들을 차동 증폭하거나 상기 차동 데이터 신호들 중 어느 하나의 데이터 신호와 상기 스트로브 신호 각각을 개별적으로 증폭하여 다수의 전송 라인들을 통하여 전송하는 단계를 더 구비하는 데이터 인터페이스 방법.
  14. 제12항 또는 제13항에 있어서, 상기 데이터 인터페이스 방법은,
    상기 스트로브 신호에 응답하여, 다수의 병렬데이터 신호들을 직렬데이터 신호들인 상기 차동 데이터 신호들로 변환하는 단계를 더 구비하는 데이터 인터페이스 방법.
  15. 모드 제어 신호에 기초하여 제어된 샘플링 클럭 신호에 응답하여, 송신측 반도체 장치로부터 차동 전송 방식(differential signaling)에 따라 전송된 차동 데이터 신호들을 샘플링하는 단계; 및
    상기 모드 제어 신호에 기초하여 상기 송신측 반도체 장치로부터 전송된 스트로브 신호에 응답하여, 상기 송신측 반도체 장치로부터 전송된 상기 어느 하나의 데이터 신호를 샘플링하는 단계를 구비하며,
    상기 제어된 샘플링 클럭 신호는,
    내부 클럭 신호 및 상기 송신측 반도체 장치로부터 전송된 차동 데이터 신호들에 기초하여 생성되는 데이터 인터페이스 방법.
  16. 제15항에 있어서,
    상기 차동 데이터 신호들을 샘플링하는 단계 및 상기 어느 하나의 데이터 신호를 샘플링하는 단계는 상기 모드 제어 신호에 기초하여 상보적으로 수행되는 인터페이스 방법.
  17. 송신측 반도체 장치가 모드 제어 신호에 기초하여, 차동 데이터 신호들을 차동 전송 방식을 사용하여 수신측 반도체 장치로 전송하거나 상기 차동 데이터 신호들 중 어느 하나의 데이터 신호와 스트로브 신호 각각을 싱글 엔디드 전송 방식으로 수신측 반도체 장치로 전송하는 단계;
    송신측 반도체 장치가 상기 수신측 반도체 장치로 상기 모드 제어 신호를 전송하는 단계; 및
    상기 송신측 반도체 장치로부터 전송된 모드 제어 신호에 기초하여 제어된 샘플링 클럭 신호에 응답하여 상기 전송된 차동 데이터 신호들을 샘플링하거나 상기 전송된 스트로브 신호에 응답하여 상기 송신측 반도체 장치로부터 전송된 어느 하나의 데이터 신호를 샘플링하는 단계를 구비하며,
    상기 제어된 샘플링 클럭 신호는,
    내부 클럭 신호 및 상기 송신측 반도체 장치로부터 전송된 차동 데이터 신호들에 기초하여 생성되는 데이터 인터페이스 방법.
KR1020070041924A 2007-04-30 2007-04-30 전력 소모를 줄일 수 있는 데이터 인터페이스 방법 및 장치 KR100912091B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070041924A KR100912091B1 (ko) 2007-04-30 2007-04-30 전력 소모를 줄일 수 있는 데이터 인터페이스 방법 및 장치
US12/107,977 US8037338B2 (en) 2007-04-30 2008-04-23 Data interface method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070041924A KR100912091B1 (ko) 2007-04-30 2007-04-30 전력 소모를 줄일 수 있는 데이터 인터페이스 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20080096954A KR20080096954A (ko) 2008-11-04
KR100912091B1 true KR100912091B1 (ko) 2009-08-13

Family

ID=39886937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070041924A KR100912091B1 (ko) 2007-04-30 2007-04-30 전력 소모를 줄일 수 있는 데이터 인터페이스 방법 및 장치

Country Status (2)

Country Link
US (1) US8037338B2 (ko)
KR (1) KR100912091B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190120916A (ko) * 2018-04-17 2019-10-25 에스케이하이닉스 주식회사 수신 회로, 이를 이용하는 반도체 장치 및 반도체 시스템

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4656260B2 (ja) * 2008-06-20 2011-03-23 富士通株式会社 受信装置
US9158679B2 (en) 2012-10-10 2015-10-13 Rambus Inc. Data buffer with a strobe-based primary interface and a strobe-less secondary interface
KR102641515B1 (ko) 2016-09-19 2024-02-28 삼성전자주식회사 메모리 장치 및 그것의 클록 분배 방법
US20200322122A1 (en) * 2017-11-22 2020-10-08 Mitsubishi Electric Corporation Data transmission device and data transmission method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050003894A (ko) * 2003-07-04 2005-01-12 삼성전자주식회사 차동 데이터 스트로빙 모드와 데이터 반전 스킴을 가지는단일 데이터 스트로빙 모드를 선택적으로 구현할 수 있는반도체 장치
KR20050030293A (ko) * 2003-09-25 2005-03-30 삼성전자주식회사 입력 신호의 입력 커패시턴스를 줄일 수 있는 입력 버퍼

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243776B1 (en) * 1998-07-13 2001-06-05 International Business Machines Corporation Selectable differential or single-ended mode bus
US6725304B2 (en) * 2000-12-19 2004-04-20 International Business Machines Corporation Apparatus for connecting circuit modules
US6703866B1 (en) * 2000-12-19 2004-03-09 International Business Machines Corporation Selectable interface for interfacing integrated circuit modules
US6650140B2 (en) * 2001-03-19 2003-11-18 Altera Corporation Programmable logic device with high speed serial interface circuitry
US7092472B2 (en) * 2003-09-16 2006-08-15 Rambus Inc. Data-level clock recovery
US7421014B2 (en) * 2003-09-11 2008-09-02 Xilinx, Inc. Channel bonding of a plurality of multi-gigabit transceivers
US7292637B2 (en) * 2003-12-17 2007-11-06 Rambus Inc. Noise-tolerant signaling schemes supporting simplified timing and data recovery
US7183797B2 (en) * 2004-10-29 2007-02-27 Altera Corporation Next generation 8B10B architecture
US7466787B1 (en) * 2004-11-19 2008-12-16 Xilinx, Inc. Multi-stage phase detector
US7492849B2 (en) * 2005-05-10 2009-02-17 Ftd Solutions Pte., Ltd. Single-VCO CDR for TMDS data at gigabit rate
US7715467B1 (en) * 2006-04-07 2010-05-11 Altera Corporation Programmable logic device integrated circuit with dynamic phase alignment capabilities
US8130786B2 (en) * 2008-03-14 2012-03-06 Broadcom Corporation Multi-rate backplane transceiver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050003894A (ko) * 2003-07-04 2005-01-12 삼성전자주식회사 차동 데이터 스트로빙 모드와 데이터 반전 스킴을 가지는단일 데이터 스트로빙 모드를 선택적으로 구현할 수 있는반도체 장치
KR20050030293A (ko) * 2003-09-25 2005-03-30 삼성전자주식회사 입력 신호의 입력 커패시턴스를 줄일 수 있는 입력 버퍼

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190120916A (ko) * 2018-04-17 2019-10-25 에스케이하이닉스 주식회사 수신 회로, 이를 이용하는 반도체 장치 및 반도체 시스템
KR102490577B1 (ko) * 2018-04-17 2023-01-25 에스케이하이닉스 주식회사 수신 회로, 이를 이용하는 반도체 장치 및 반도체 시스템

Also Published As

Publication number Publication date
US8037338B2 (en) 2011-10-11
KR20080096954A (ko) 2008-11-04
US20080267267A1 (en) 2008-10-30

Similar Documents

Publication Publication Date Title
US7301371B2 (en) Transmitter of a semiconductor device
US9584227B2 (en) Low-power mode signal bridge for optical media
US7256625B2 (en) Combined output driver
JP4578316B2 (ja) 送信装置
KR100912091B1 (ko) 전력 소모를 줄일 수 있는 데이터 인터페이스 방법 및 장치
KR20090024444A (ko) 리시버 회로
US5808487A (en) Multi-directional small signal transceiver/repeater
US8842745B2 (en) Transmission unit adopting a differential voltage driving system, transmission unit and receiving unit selectively adopting a differential current driving system, differential voltage driving system, and interface system
JP4173671B2 (ja) パルス信号を発生させる高速入力レシーバー
US8121200B2 (en) Multi-level LVDS data transmission with embedded word clock
JP4324106B2 (ja) データ送受信システム
US7256624B2 (en) Combined output driver
US20150229300A1 (en) Receiver circuit
US20110156772A1 (en) Interface apparatus for semiconductor integrated circuit and interfacing method thereof
KR100771878B1 (ko) 세미-듀얼 기준전압을 이용한 데이터 수신 장치
US20070258552A1 (en) Data receiver with clock recovery circuit
KR102618526B1 (ko) 수신기, 이를 포함하는 수신 회로, 반도체 장치 및 반도체 시스템
KR100640783B1 (ko) 노이즈를 줄일 수 있는 데이터 출력 드라이버
JP4444608B2 (ja) 同時両方向入出力回路
KR20200053713A (ko) 수신 회로, 상기 수신 회로를 이용하는 반도체 장치 및 반도체 시스템
JP2002344544A (ja) 送信装置及び受信装置並びに通信装置
US20040090249A1 (en) Self-biased driver amplifiers for high-speed signaling interfaces
JP2009110317A (ja) シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路、メモリコントローラ、不揮発性記憶装置、ホスト装置及び不揮発性メモリシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee