KR100272171B1 - 저전류 동작 출력 회로 및 입출력 시스템과이를 이용한 데이터입출력 방법 - Google Patents

저전류 동작 출력 회로 및 입출력 시스템과이를 이용한 데이터입출력 방법 Download PDF

Info

Publication number
KR100272171B1
KR100272171B1 KR1019980033627A KR19980033627A KR100272171B1 KR 100272171 B1 KR100272171 B1 KR 100272171B1 KR 1019980033627 A KR1019980033627 A KR 1019980033627A KR 19980033627 A KR19980033627 A KR 19980033627A KR 100272171 B1 KR100272171 B1 KR 100272171B1
Authority
KR
South Korea
Prior art keywords
data
actual
inverted
output
actual data
Prior art date
Application number
KR1019980033627A
Other languages
English (en)
Other versions
KR20000014280A (ko
Inventor
최정환
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980033627A priority Critical patent/KR100272171B1/ko
Priority to TW088101796A priority patent/TW451456B/zh
Priority to JP11174551A priority patent/JP2000099218A/ja
Priority to US09/361,862 priority patent/US6584572B1/en
Priority to GB9918763A priority patent/GB2341022B/en
Priority to FR9910401A priority patent/FR2786633B1/fr
Priority to DE19937829A priority patent/DE19937829A1/de
Publication of KR20000014280A publication Critical patent/KR20000014280A/ko
Application granted granted Critical
Publication of KR100272171B1 publication Critical patent/KR100272171B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dram (AREA)
  • Record Information Processing For Printing (AREA)

Abstract

저전류 동작 출력 회로 및 입출력 시스템과 이를 이용한 데이터 입출력 방법이 개시된다. 데이터 출력부들(11_i,i=1~8)은 기억 소자부(19)로부터 출력되는 실제 데이터(RDATi,i=1~8)를 수신하며, 대응하는 임시 데이터(TDATi,i=1~8)를 발생한다. 제어부(15)는 "0"의 데이터 값을 가지는 실제 데이터(RDATi)의 수에 대한 "1"의 데이터 값을 가지는 실제 데이터(RDATi)의 수의 대소 관계를 감지하야 제어 신호(XCON)를 발생한다. 제어 신호(XCON)는 데이터 출력부들(11_i)을 제어하여, 상기 임시 데이터(TDATi)와 실제 데이터(RDATi)를 결정한다. 출력 패드부들(13_i,i=1~8)은 상기 임시 데이터(TDATi)에 응답하여 전송 데이터(ADATi,i=1~8)를 발생한다. 그리고 출력 패드부들(13_i)은 개방 드레인 구조를 가진다. 보조 출력 패드부(17)는 상기 제어 신호(XCON)을 수신하여, 외부로 표시 신호(XIND)를 제공한다.

Description

저전류 동작 출력 회로 및 입출력 시스템과 이를 이용한 데이터 입출력 방법
본 발명은 데이터 출력 회로에 관한 것으로서, 특히 출력 데이터의 값에 따라 서로 다른 전류량을 소비하는 개방 드레인 구조의 출력부를 가지는 출력 회로 및 입출력 시스템에 관한 것이다.
메모리와 같은 반도체 장치는 고집적화와 더불어 고속화를 추구하고 있다. 이와 같이 고속 동작을 위하여, 반도체 장치는 개방 드레인(open-drain) 구조의 출력부를 적용한다.
개방 드레인 구조의 출력부는 드레인 단자가 부동(floating)되는 출력 트랜지스터를 가진다. 그리고 출력 트랜지스터로는 앤모스트랜지스터 또는 피모스 트랜지스터가 사용될 수 있다.
그러나 동작 속도의 측면 및 제작 과정의 편의로 인하여, 일반적으로 출력 트랜지스터는 소스 단자가 접지 전압(VSS)에 접속되고, 게이트 단자가 출력하고자하는 실제 데이터가 인가되는 앤모스 트랜지스터이다. 그러므로 본 명세서에서, 출력 트랜지스터는 앤모스 트랜지스터인 경우를 예로서 기술된다.
그리고 출력 트랜지스터의 드레인 단자는, 데이터를 출력하는 경우에, 종단 저항을 통하여 종단 전압(Vterm)과 연결된다. 그리고 출력 트랜지스터의 게이트 단자에는 출력되는 실제 데이터가 인가된다.
그러므로 실제 데이터가 "0"인 경우에는, 출력 트랜지스터가 "턴오프"된다. 그리고 출력 트랜지스터의 드레인 단자에서 감지되는 출력 신호의 전압 레벨은 종단 전압(Vterm)이 된다.
그리고 실제 데이터가 "1"인 경우에는, 출력 트랜지스터가 "턴온"된다. 그러므로 출력 트랜지스터의 드레인 단자에서 감지되는 출력 신호의 전압 레벨은 종단 전압(Vterm)에서 종단 저항에 의한 전압 강하값을 감산한 값으로 나타난다.
따라서, 개방 드레인 출력부의 출력 데이터는 전류를 소비하는 상태인 "1"과 전류를 소비하지 않는 상태인 "0"으로만 한정된다.
그리고 개방 드레인 출력부는 "1" 또는 "0"의 데이터를 출력하기 위하여 소정의 스윙폭을 가진다. 그러므로 일정한 양의 전류가 종단 저항을 통하여 흐른다. 이에 따라 출력 데이터가 "1"인 상태에서는, 상당한 양의 전류 소모가 발생한다.
예를 들어, 상기 종단 저항의 저항값이 20Ω일 때, 약1V의 스윙폭을 확보하기 위하여 종단 전압(Vterm)으로부터 접지 전압(VSS)으로 흐르는 전류량은 약 50mA이다. 그러므로, "1" 데이터 값을 가지는 8개의 출력 데이터를 출력하는 경우, 개방 드레인 구조의 출력부에서 약 400mA(=50mA×8)의 전류 소모량이 증가한다.
그런데 이와 같은 소모 전류량의 증가는 경제성을 저하시키며, 이를 적용하는 반도체 장치의 수명을 단축시키는 문제점이 발생한다.
따라서 본 발명의 목적은 전력 소모를 최소화하는 개방 드레인 출력부를 가지는 출력 회로와 입출력 시스템 및 이를 이용하여 데이터 출력 방법을 제공하는 것이다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 저전류 동작 출력 회로를 구비하는 출력 장치를 개략적으로 나타내는 도면이다.
도 2은 도 1의 데이터 출력부를 나타내는 도면이다.
도 3은 도 1의 제어부를 나타내는 도면이다.
도 4는 도 1의 출력 패드부를 나타내는 도면이다.
도 5는 본 발명의 저전류 동작 출력 회로를 사용하는 저전류 동작 입출력 시스템의 실시예를 나타내는 도면이다.
도 6은 도 5의 데이터 입력 회로를 나타내는 도면이다.
상기와 같은 본 발명의 목적을 달성하기 위하여, 본 발명의 일면은 a의 전류량을 소비하는 A의 데이터 값 또는 상기 a 보다 큰 b의 전류량을 소비하는 B의 데이터 값을 가지는 다수개의 데이터를 동시에 출력하는 출력 회로에 관한 것이다. 본 발명의 출력 회로는 각각의 데이터 값들을 가지는 다수개의 실제 데이터를 각각 감지하며, 소정의 제어 신호에 응답하여 상기 실제 데이터에 대응하는 각각의 임시 데이터를 발생하는 다수개의 데이터 출력부들; 및 상기 A의 데이터 값을 가지는 상기 실제 데이터의 수에 대한 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수의 대소 관계에 의하여 활성되는 상기 제어 신호를 발생하는 제어부를 구비한다. 상기 임시 데이터는 상기 A의 데이터 값을 가지는 상기 실제 데이터의 수가 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 큰 경우에는, 상기 실제 데이터의 반전 데이터이며, 상기 A의 데이터 값을 가지는 상기 실제 데이터의 수가 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 작거나 같은 경우에는, 상기 실제 데이터의 비반전 데이터이다.
바람직하게는, 상기 제어부는 상기 실제 데이터의 비반전 데이터의 값을 감지하여, 데이터 값이 B인 상기 비반전 데이터에 의해 구동되는 비반전 감지 신호를 발생하는 비반전 감지부; 상기 실제 데이터의 반전 데이터의 값을 감지하여, 데이터 값이 A인 상기 반전 데이터에 의해 구동되는 반전 감지 신호를 발생하는 반전 감지부; 및 상기 비반전 감지 신호와 상기 반전 감지 신호의 전압 레벨을 비교하여 상기 제어 신호를 발생하는 비교기를 구비한다.
상기와 같은 본 발명의 목적을 달성하기 위하여, 본 발명의 다른 일면은 a의 전류량을 소비하는 A의 데이터 값 또는 상기 a보다 큰 b의 전류량을 소비하는 B의 데이터 값을 가지는 다수개의 실제 데이터를 동시에 입출력하는 입출력 시스템에 관한 것이다. 본 발명의 입출력 시스템은 상기 실제 데이터의 데이터 값을 감지하여, 상기 실제 데이터에 대응하는 전송 데이터와, 상기 실제 데이터에 대한 상기 전송 데이터의 관계를 나타내는 표시 신호를 제공하는 출력 장치; 및 상기 전송 데이터와 상기 표시 신호를 수신하며, 상기 표시 신호에 의하여 상기 전송 데이터와의 관계가 결정되는 입력 데이터를 내부 회로에 제공하는 입력 장치를 구비한다. 상기 전송 데이터는 상기 A의 데이터 값을 가지는 상기 실제 데이터의 수가 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 작은 경우에는 상기 실제 데이터의 반전 데이터이고, 큰 경우에 상기 실질 데이터의 비반전 데이터이다. 상기 입력 데이터는 상기 실제 데이터와 동일한 데이터 값을 가진다.
상기와 같은 본 발명의 목적을 달성하기 위하여, 본 발명의 또 다른 일면은 다수개의 데이터를 동시에 출력하는 출력 장치에 관한 거싱다. 본 발명의 출력 장치는 소정의 실제 데이터를 저장하며, 출력 모드에서 다수개의 상기 실제 데이터를 제공하는 데이터 저장부; 및 상기 실제 데이터를 수신하며, 상기 실제 데이터의 데이터 값에 따른 임시 데이터를 발생하는 출력 회로를 구비한다. 상기 임시 데이터는 a의 전류량을 소비하는 A의 데이터 값을 가지는 상기 실제 데이터의 수가 상기 a보다 큰 b의 전류량을 소비하는 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 큰 경우에는, 상기 실제 데이터의 반전 데이터이며, 상기 A의 데이터 값을 가지는 상기 실제 데이터의 수가 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 작은 경우에는, 상기 실제 데이터의 비반전 데이터이다.
상기와 같은 본 발명의 목적을 달성하기 위하여, 본 발명의 또 다른 일면은 a의 전류량을 소비하는 A의 데이터 값 또는 상기 a보다 큰 b의 전류량을 소비하는 B의 데이터 값을 가지는 데이터를 동시에 출력하는 데이터 출력 방법이다. 본 발명의 데이터 출력 방법은 A) 각각의 데이터 값들을 가지는 다수개의 실제 데이터의 데이터 값을 감지하는 단계; B) 상기 A의 데이터 값을 가지는 상기 실제 데이터의 수(m)와 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수(n)를 비교하는 단계; C) 상기 B) 단계의 비교 결과, m＞n 인 경우에는 상기 실제 데이터를 반전하여 임시 데이터를 발생하며, m≤n 인 경우에는 상기 실제 데이터를 비반전하여 상기 임시 데이터를 발생하는 단계; 및 D) 상기 임시 데이터와 상기 실제 데이터의 상관 관계를 나타내는 표시 신호를 발생하는 단계를 구비한다.
상기와 같은 본 발명의 목적을 달성하기 위하여, 본 발명의 또 다른 일면은 a의 전류량을 소비하는 A의 데이터 값 또는 상기 a보다 큰 b의 전류량을 소비하는 B의 데이터 값을 가지는 데이터를 동시에 입/출력하는 입/출력 장치를 가지는 입출력 시스템의 데이터 입출력 방법이다. 본 발명의 데이터 입출력 방법은 A) 각각의 데이터 값들을 가지는 다수개의 실제 데이터의 데이터 값을 감지하는 단계; B) 상기 A의 데이터 값을 가지는 상기 실제 데이터의 수(m)와 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수(n)를 비교하는 단계; C) 상기 B) 단계의 비교 결과, m＞n 인 경우에는 상기 실제 데이터를 반전하여 임시 데이터를 발생하며, m≤n 인 경우에는 상기 실제 데이터를 비반전하여 상기 임시 데이터를 발생하는 단계; D) 상기 임시 데이터와 상기 실제 데이터의 상관 관계를 나타내는 표시 신호를 발생하는 단계; 및 E) 상기 표시 신호에 응답하여 상기 임시 데이터와의 상관 관계가 결정되는 소정의 입력 데이터를 발생하는 단계를 구비한다. 상기 입력 데이터는 상기 실제 데이터와 동일한 데이터 값을 가진다.
본 발명에 의하면, 소비되는 전류량이 많은 데이터 값의 수가 소비되는 전류량이 적은 데이터 값의 수보다 많은 경우에는 출력되는 데이터의 값을 반전하여 출력한다. 그리고 본 발명에 의하여 약 25%의 전류 소모량이 감소된다. 이와 같은 소모 전류량의 감소함으로써 제품의 경제성이 향상되고, 이를 적용하는 제품의 수명이 연장된다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
도 1은 본 발명의 실시예에 따른 저전류 동작 출력 회로(10)를 구비하는 출력 장치(100)를 개략적으로 나타내는 도면이다. 본 발명의 저전류 동작 출력 회로(10)는 "0" 또는 "1"의 데이터 값을 가지는 다수개의 데이터를 동시에 출력하는 장치이다. 본 명세서는 설명의 편의상, 상기 저전류 동작 출력 회로(10)가 8개의 데이터를 동시에 출력하는 것으로 가정하여 기술된다.
데이터 출력부들(11_i,i=1~8)은 기억 소자부(19)로부터 출력되는 실제 데이터(RDATi,i=1~8)를 수신하며, 대응하는 임시 데이터(TDATi,i=1~8)를 발생한다.
상기 실제 데이터(RDATi)의 데이터 값이 "0"보다 "1"이 많은 경우에는, 상기 임시 데이터(TDATi)는 각각에 대응하는 상기 실제 데이터(RDATi)의 반전 데이터이다.
그리고 상기 실제 데이터(RDATi)의 데이터 값이 "0"보다 "1"이 적은 경우에는, 상기 임시 데이터(TDATi)는 각각에 대응하는 상기 실제 데이터(RDATi)의 비반전 데이터이다.
제어부(15)는 "0"의 데이터 값을 가지는 상기 실제 데이터(RDATi)의 수에 대한 상기 "1"의 데이터 값을 가지는 상기 실제 데이터(RDATi)의 수의 대소 관계를 감지하야 제어 신호(XCON)를 발생한다. 그리고 상기 제어 신호(XCON)는 상기 데이터 출력부들(11_i)을 제어하여, 상기 임시 데이터(TDATi)와 상기 실제 데이터(RDATi)를 결정한다.
출력 패드부들(13_i,i=1~8)은 상기 임시 데이터(TDATi)에 응답하여 전송 데이터(ADATi,i=1~8)를 발생한다. 그리고 상기 출력 패드부들(13_i)은 개방 드레인 구조를 가진다. 그리고 상기 출력 패드부들(13_i)의 출력 트랜지스터는 앤모스 트랜지스터인 것으로 가정하여 기술된다.
그러므로 상기 출력 패드부들(13_i)은, "1"의 데이터가 입력되는 경우에는 많은 전류를 소비하지만, "0"의 데이터가 입력되는 경우에는 거의 전류를 소비하지 않는다.
보조 출력 패드부(17)는 상기 제어 신호(XCON)을 수신하여, 외부로 표시 신호(XIND)를 제공한다.
도 2은 도 1의 데이터 출력부(11_i)를 나타내는 도면이다. 이를 참조하면, 상기 데이터 출력부(11_i)는 구체적으로 이중 출력기(21) 및 선택기(23)를 구비한다.
상기 이중 출력기(21)는 상기 실제 데이터(RDATi)를 수신하여, 상기 실제 데이터(RDATi)의 반전 데이터(QIVBi,i=1~8) 및 비반전 데이터(QIVi,i=1~8)를 발생한다.
바람직하게는 상기 이중 출력기(21)는 D 플립-플럽이다.
상기 선택기(23)는 상기 실제 데이터(RDATi)의 반전 데이터(QIVBi) 및 비반전 데이터(QIVi)를 수신하고, 상기 제어 신호(XCON)에 응답하여 상기 임시 데이터(TDATi)를 발생한다.
즉, 상기 제어 신호(XCON)가 활성하는 경우의 상기 임시 데이터(TDATi)는 상기 실제 데이터(RDATi)의 반전 데이터(QIVBi)이다. 그리고 상기 제어 신호(XCON)가 비활성하는 경우의 상기 임시 데이터(TDATi)는 상기 실제 데이터(RDATi)의 비반전 데이터(QIVi)이다.
바람직하게는, 상기 선택기(23)는 2:1 먹서이다.
도 3은 도 1의 제어부(15)를 나타내는 도면이다. 이를 참조하면, 상기 제어부(15)는 비반전 감지부(31), 반전 감지부(33) 및 비교기(35)를 구비한다.
상기 비반전 감지부(31)는 상기 실제 데이터(RDATi)의 비반전 데이터(QIVi)의 값을 감지한다. 그리고 상기 비반전 감지부(31)는 데이터 값이 "1"인 상기 비반전 데이터(QIVi)의 수에 따라 전압 레벨이 하강하는 비반전 감지 신호(XREV1)를 발생한다.
상기 비반전 감지부(31)는 더욱 구체적으로 제1 앤모스 트랜지스터들(31a_i,i=1~8) 및 제1 저항 소자(31b)를 구비한다.
상기 제1 앤모스 트랜지스터들(31a_i,i=1~8)는 소스 단자가 접지 전압(VSS)과 연결되며, 게이트 단자에는 대응하는 상기 실제 데이터(RDATi)의 비반전 데이터(QIVi)가 각각 인가된다.
상기 제1 저항 소자(31b)는 상기 제1 앤모스 트랜지스터들(31a_i)의 드레인 단자들과 전원 전압(VCC)을 연결한다. 그리고 상기 제1 앤모스 트랜지스터들(31a_i)의 드레인 단자의 신호는 상기 비반전 감지 신호(XREV1)로 된다.
따라서 상기 비반전 감지 신호(XREV1)는 데이터 값이 "1"인 상기 비반전 데이터(QIVi)의 증가에 응답하여, 전압 레벨이 하강한다. 즉, 데이터 값이 "1"인 상기 실제 데이터(RDATi)가 증가할 수록, 전압 레벨은 하강한다.
상기 반전 감지부(33)는 상기 실제 데이터(RDATi)의 반전 데이터(QIVBi)의 값을 감지한다. 그리고 상기 반전 감지부(33)는 데이터 값이 "1"인 상기 반전 데이터(QIVBi)의 수에 따라 전압 레벨이 하강하는 반전 감지 신호(XREV2)를 발생한다.
상기 반전 감지부(33)는 더욱 구체적으로 제2 앤모스 트랜지스터들(33a_i,i=1~8) 및 제2 저항 소자(33b)를 구비한다.
상기 제2 앤모스 트랜지스터들(33a_i,i=1~8)는 소스 단자가 상기 접지 전압(VSS)과 연결되며, 게이트 단자에는 상기 실제 데이터(RDATi)의 반전 데이터(QIVBi)가 각각 인가된다.
상기 제2 저항 소자(33b)는 상기 제2 앤모스 트랜지스터들(33a_i)의 드레인 단자들과 상기 전원 전압(VCC)을 연결한다. 그리고 상기 제2 앤모스 트랜지스터들(33a_i)의 드레인 단자의 신호는 상기 반전 감지 신호(XREV2)로 된다.
따라서 상기 반전 감지 신호(XREV2)는 데이터 값이 "1"인 상기 반전 데이터(QIVBi)의 증가에 응답하여, 전압 레벨이 하강한다. 즉, 데이터 값이 "0"인 상기 실제 데이터(RDATi)가 증가할 수록, 전압 레벨은 하강한다.
상기 비교기(35)는 상기 비반전 감지 신호(XREV1)와 상기 반전 감지 신호(XREV2)의 전압 레벨을 비교하여, 상기 표시 신호(XIND)를 발생한다. 구체적으로, 상기 비반전 감지 신호(XREV1)는 상기 비교기(35)의 반전 입력단(-)에 인가되고, 상기 반전 감지 신호(XREV2)는 상기 비교기(35)의 비반전 입력단(+)에 인가된다.
그리고 상기 비교기(35)는 반전 입력단(-)과 비반전 입력단(+)에 동일한 전압 레벨이 입력되는 경우에는 비활성하도록 설계된다.
따라서 상기 비반전 감지 신호(XREV1)의 전압 레벨이 상기 반전 감지 신호(XREV2)의 전압 레벨보다 낮은 경우에, 상기 제어 신호(XCON)는 활성된다. 즉, 데이터 값이 "0"인 상기 실제 데이터(RDATi)의 수보다 데이터 값이 "1"인 상기 실제 데이터(RDATi)의 수가 큰 경우에는, 상기 제어 신호(XCON)는 "하이"로 활성된다.
그러나 상기 비반전 감지 신호(XREV1)의 전압 레벨이 상기 반전 감지 신호(XREV2)의 전압 레벨보다 높거나 동등한 경우에는, 상기 제어 신호(XCON)는 비활성된다. 즉, 데이터 값이 "0"인 상기 실제 데이터(RDATi)의 수보다 데이터 값이 "1"인 상기 실제 데이터(RDATi)의 수가 작거나 동일한 경우에는, 상기 제어 신호(XCON)는 "로우"로 비활성된다.
도 4는 도 1의 출력 패드부(13_i)를 나타내는 도면이다. 이를 참조하면, 상기 출력 패드부(13_i)는 구체적으로 출력 트랜지스터(41) 및 종단 저항(43)을 포함한다.
상기 출력 트랜지스터(41)는 소스 단자에 상기 접지 전압(VSS)가 접속되고, 게이트 단자에 임시 데이터(TDATi)가 인가되는 앤모스 트랜지스터이다.
상기 종단 저항(43)은 종단 전압(Vterm)과 상기 출력 트랜지스터(41)의 드레인 단자를 연결한다.
그리고 상기 출력 트랜지스터(41)의 드레인 단자는 상기 전송 데이터(ADATi)를 출력한다.
따라서 상기 임시 데이터(TDATi)가 "1"일 때, 상기 출력 패드부(13_i)는 상당량(약 50mA)의 전류를 소모한다. 그러나 상기 임시 데이터(TDATi)가 "0"일 때, 상기 출력 패드부(13_i)는 전류를 소모하지 않는다.
표 1 및 표 2는 "1"의 데이터 값을 가지는 실제 데이터(RDATi)의 수가 "0"의 데이터 값을 가지는 실제 데이터(RDATi)의 수보다 많은 경우의 임시 데이터(TDATi) 및 제어 신호(XCON)의 데이터 값을 나타낸다.
i 1 2 3 4 5 6 7 8 XCON
RDATi 1 1 1 1 1 1 1 1 X
TDATi 0 0 0 0 0 0 0 0 1
표 1은 상기 실제 데이터(RDATi)의 데이터 값이 모두 "1"인 경우를 나타낸다. 이때, 상기 제어 신호(XCON)의 데이터 값은 "1"이 되어, 상기 임시 데이터(TDATi)는 상기 실제 데이터(RDATi)의 반전 데이터임을 나타낸다.
만약 상기 실제 데이터(RDATi)를 비반전하여 출력하면, 소모 전류량은 상기 출력 패드부(13_i)에 의하여 소모되는 전류량인 약 400mA(=50mA×8)이다.
그러나 상기 실제 데이터(RDATi)를 반전한 임시 데이터(TDATi)를 출력하는 경우에는, 소모 전류량은 상기 제어 신호(XCON)의 출력에 의하여 소모되는 전류량인 약 50mA만이 발생하다. 따라서 본 발명의 저전류 동작 출력 회로(10)에 의하여 약 350mA의 전류 소모량이 감소된다.
i 1 2 3 4 5 6 7 8 XCON
RDATi 1 1 0 0 0 1 1 1 X
TDATi 0 0 1 1 1 0 0 0 1
표 2는 데이터 값이 "1" 인 상기 실제 데이터(RDATi)가 5개이고, 데이터 값이 "0" 인 상기 실제 데이터(RDATi)가 3개인 경우이다.
이때, 상기 제어 신호(XCON)의 데이터 값은 "1"이 되어, 상기 임시 데이터(TDATi)는 상기 실제 데이터(RDATi)의 반전 데이터임을 나타낸다.
만약 상기 실제 데이터(RDATi)를 비반전하여 출력하면, 소모 전류량은 5개의 상기 출력 패드부(13_i)에 의하여 소모되는 전류량인 약 250mA(=50mA×5)이다.
그러나 상기 실제 데이터(RDATi)를 반전하여 임시 데이터(TDATi)를 출력하는 경우에는, 소모 전류량은 3개의 상기 출력 패드부(13_i)에 의하여 소모되는 전류량인 약 150mA(=50mA×3)과 상기 제어 신호(XCON)의 출력에 의하여 소모되는 전류량인 약 50mA이 발생하다. 그러므로 전체 소모 전류량은 약 200mA이다. 따라서 본 발명의 저전류 동작 출력 회로(10)에 의하여 약 50mA의 전류 소모량이 감소된다.
표 3은 "1"의 데이터 값을 가지는 실제 데이터(RDATi)의 수와 "0"의 데이터 값을 가지는 실제 데이터(RDATi)의 수가 동일한 경우의 임시 데이터(TDATi) 및 표시 신호(XIND)의 데이터 값을 나타낸다.
i 1 2 3 4 5 6 7 8 XCON
RDATi 1 0 0 1 0 0 1 1 X
TDATi 1 0 0 1 0 0 1 1 0
표 3은 데이터 값이 "1" 인 상기 실제 데이터(RDATi)가 4개이고, 데이터 값이 "0" 인 상기 실제 데이터(RDATi)도 4개인 경우이다.
이때, 상기 제어 신호(XCON)의 데이터 값은 "0"이 되어, 상기 임시 데이터(TDATi)는 상기 실제 데이터(RDATi)의 비반전 데이터임을 나타낸다.
상기 실제 데이터(RDATi)를 비반전하여 출력하는 경우에, 소모 전류량은 4개의 상기 출력 패드부(13_i)에 의하여 소모되는 전류량인 약 200mA(=50mA×4)이다.
그러나 만약 상기 실제 데이터(RDATi)를 반전하여 임시 데이터(TDATi)를 출력한다면, 소모 전류량은 4개의 상기 출력 패드부(13_i)에 의하여 소모되는 전류량인 약 200mA(=50mA×4)과 상기 제어 신호(XCON)의 출력에 의하여 소모되는 전류량인 약 50mA이 발생하다. 그러므로 전체 소모 전류량은 약 250mA이다. 따라서 상기 실제 데이터(RDATi)를 반전하여 임시 데이터(TDATi)를 출력하는 경우에는, 약 50mA의 전류 소모량이 증가된다.
그러므로 "1"의 데이터 값을 가지는 실제 데이터(RDATi)의 수와 "0"의 데이터 값을 가지는 실제 데이터(RDATi)의 수가 동일한 경우, 상기 임시 데이터(TDATi)는 상기 실제 데이터(RDATi)의 비반전 데이터가 된다.
그러므로 본 발명의 저전류 동작 출력 회로(10)에 의하면, 약 25%의 전류 소모량이 감소된다.
도 5는 본 발명의 저전류 동작 입출력 시스템의 실시예를 나타내는 도면이다. 이를 참조하면, 본 발명의 저전류 동작 시스템(1)은 출력 장치(100) 및 입력 장치(200)를 구비한다.
상기 출력 장치(100)는 도 1에서 도시된 바와 같다. 즉, 상기 출력 장치(100)는 "1"의 데이터 값을 가지는 상기 실제 데이터(RDATi, 도 5에 미도시)의 수가 "1"의 데이터 값을 가지는 상기 실제 데이터(RDATi)의 수보다 많은 경우에는 상기 실제 데이터(RDATi)를 반전하여 상기 전송 데이터(ADATi)를 출력한다.
그리고 상기 출력 장치(100)는 "1"의 데이터 값을 가지는 상기 실제 데이터(RDATi)의 수가 "1"의 데이터 값을 가지는 상기 실제 데이터(RDATi)의 수보다 작거나 같은 경우에는, 상기 실제 데이터(RDATi)를 비반전하여 상기 전송 데이터(ADATi)를 출력한다.
그리고 상기 출력 장치(100)의 구체적인 실시예는 도 1에서 도시된 바와 같고, RM 작용 효과는전술한 바와 같으므로, 여기서는 구체적인 기술은 생략한다.
다음으로 상기 입력 장치(200)을 구체적으로 기술하면, 다음과 같다.
상기 입력 장치(200)는 상기 전송 데이터(ADATi)와 상기 표시 신호(XIND)를 수신하여 입력 데이터(IDATi, i=1~8)를 발생한다.
즉, 상기 입력 데이터(IDATi)는 상기 표시 신호(XIND)가 활성하면, 상기 임시 데이터(TDATi)의 반전 데이터이다. 그리고 상기 입력 데이터(IDATi)는 상기 표시 신호(XIND)가 비활성하면, 상기 임시 데이터(TDATi)의 비반전 데이터이다.
따라서 입력 데이터(IDATi)는 상기 실제 데이터(RDATi)와 동일한 데이터 값을 가진다.
상기 입력 장치(200)는 다수개의 데이터 입력 회로들(55_i, i=1~8)을 구비한다. 상기 데이터 입력 회로들(55_i)은 각각에 대응하는 상기 전송 데이터(ADATi)를 수신하며, 상기 표시 신호(XIND)에 의하여 제어되어 상기 입력 데이터(IDATi)를 발생한다.
도 6은 도 5의 데이터 입력 회로(55_i)를 나타내는 도면이다. 이를 참조하면, 상기 데이터 입력 회로(55_i)는 구체적으로 이중 출력기(61) 및 선택기(63)를 구비한다.
상기 이중 출력기(61)는 상기 전송 데이터(ADATi)를 수신하여, 상기 전송 데이터(ADATi)의 반전 데이터(QINBi)및 비반전 데이터(QINi)를 발생한다.
상기 선택기(63)는 상기 전송 데이터(ADATi)의 반전 데이터(QINBi)및 비반전 데이터(QINi)를 수신하고, 상기 표시 신호(XIND)에 응답하여 상기 입력 데이터(IDATi)를 발생한다.
즉, 상기 표시 신호(XIND)가 활성하는 경우의 상기 입력 데이터(IDATi)는 상기 전송 데이터(ADATi)의 반전 데이터(QINBi)와 동일한 데이터 값을 가진다. 그리고 상기 표시 신호(XIND)가 비활성하는 경우의 상기 입력 데이터(IDATi)는 상기 전송 데이터(ADATi)의 비반전 데이터(QINi)와 동일한 데이터 값을 가진다.
그러므로 상기 입력 데이터(IDATi)는 상기 실제 데이터(RDATi)와 동일한 데이터 값을 가진다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
예를 들면, 상기 출력 패드부들(13_i)의 출력 트랜지스터는 앤모스 트랜지스터로 구현하였으나, 피모스 트랜지스터로 구현할 수 있다. 즉, 상기 출력 트랜지스터의 소스 단자를 상기 전원 전압과 연결하고, 상기 출력 트랜지스터의 드레인 단자와 종단 전압을 종단 저항으로 연결하는 것이다. 이와 같이 출력 트랜지스터를 피모스 트랜지스터로 구현하는 경우에는 "0"의 데이터 값을 출력할 때 많은 전류를 소모한다. 그러므로 출력 트랜지스터를 피모스 트랜지스터로 구현하는 경우에는, 상기 제어 신호(XCON)은 "0"의 데이터 값을 가지는 상기 실제 데이터(RDATi)의 수가 "1"의 데이터 값을 가지는 상기 실제 데이터(RDATi)의 수보다 많을 때, 활성되도록 설계되어야 함은 당업자에게는 자명하다.
그리고 본 명세서의 저전류 동작 출력 장치는 8개의 데이터를 동시에 출력하는 것으로 기술하였으나, 동시에 출력되는 데이터 수는 확장 또는축소할 수 있음 또한 자명한 사실이다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 저전류 동작 출력 회로에 의하면, 소비되는 전류량이 많은 데이터 값의 수가 소비되는 전류량이 적은 데이터 값의 수보다 많은 경우에는 출력되는 데이터의 값을 반전하여 출력함으로써 약 25%의 전류 소모량이 감소된다. 이와 같은 소모 전류량의 감소함으로써 제품의 경제성이 향상되고, 이를 적용하는 제품의 수명이 연장된다.

Claims (25)

  1. a의 전류량을 소비하는 A의 데이터 값 또는 상기 a 보다 큰 b의 전류량을 소비하는 B의 데이터 값을 가지는 다수개의 데이터를 동시에 출력하는 출력 회로에 있어서,
    각각의 데이터 값들을 가지는 다수개의 실제 데이터를 각각 감지하며, 소정의 제어 신호에 응답하여 상기 실제 데이터에 대응하는 각각의 임시 데이터를 발생하는 다수개의 데이터 출력부들; 및
    상기 A의 데이터 값을 가지는 상기 실제 데이터의 수에 대한 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수의 대소 관계에 의하여 활성되는 상기 제어 신호를 발생하는 제어부를 구비하며,
    상기 임시 데이터는
    상기 A의 데이터 값을 가지는 상기 실제 데이터의 수가 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 큰 경우에는, 상기 실제 데이터의 반전 데이터이며,
    상기 A의 데이터 값을 가지는 상기 실제 데이터의 수가 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 작거나 같은 경우에는, 상기 실제 데이터의 비반전 데이터인 것을 특징으로 하는 출력 회로.
  2. 제1 항에 있어서, 상기 제어부는
    상기 실제 데이터의 비반전 데이터의 값을 감지하여, 데이터 값이 B인 상기 비반전 데이터에 의해 구동되는 비반전 감지 신호를 발생하는 비반전 감지부;
    상기 실제 데이터의 반전 데이터의 값을 감지하여, 데이터 값이 A인 상기 반전 데이터에 의해 구동되는 반전 감지 신호를 발생하는 반전 감지부; 및
    상기 비반전 감지 신호와 상기 반전 감지 신호의 전압 레벨을 비교하여 상기 제어 신호를 발생하는 비교기를 구비하는 것을 특징으로 하는 출력 회로.
  3. 제2 항에 있어서, 상기 제어 신호는
    상기 A의 데이터 값을 가지는 상기 실제 데이터의 수에 대한 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수가 동일할 때, 비활성하는 것을 특징으로 하는 출력 회로.
  4. 제3 항에 있어서,
    상기 비반전 감지부는
    소스 단자가 접지 전압과 연결되며, 대응하는 상기 실제 데이터의 비반전 데이터에 의하여 게이팅되는 제1 앤모스 트랜지스터들; 및
    상기 제1 앤모스 트랜지스터들의 드레인 단자들과 전원 전압을 연결하는 제1 저항 소자를 구비하며,
    상기 반전 감지부는
    소스 단자가 상기 접지 전압과 연결되며, 대응하는 상기 실제 데이터의 반전 데이터에 의하여 게이팅되는 제2 앤모스 트랜지스터들; 및
    상기 제2 앤모스 트랜지스터들의 드레인 단자들과 상기 전원 전압을 연결하는 제2 저항 소자를 구비하는 것을 특징으로 하는 출력 회로.
  5. 제1 항에 있어서, 각각의 상기 데이터 출력부는
    상기 실제 데이터를 수신하여, 상기 실제 데이터의 반전 및 비반전 데이터를 발생하는 이중 출력기; 및
    상기 실제 데이터의 반전 및 비반전 데이터를 수신하여, 상기 임시 데이터를 발생하는 선택기를 구비하는 것을 특징으로 하는 출력 회로.
  6. 제5 항에 있어서, 상기 이중 출력기는
    D 플립-플럽인 것을 특징으로 하는 출력 회로.
  7. 제5 항에 있어서,
    상기 선택기는
    상기 제어 신호의 활성에 응답하여 상기 실제 데이터의 반전 데이터를, 상기 표시 신호의 비활성에 응답하여 상기 실제 데이터의 비반전 데이터를 출력하는 것을 특징으로 하는 출력 회로.
  8. a의 전류량을 소비하는 A의 데이터 값 또는 상기 a보다 큰 b의 전류량을 소비하는 B의 데이터 값을 가지는 다수개의 실제 데이터를 동시에 입출력하는 입출력 시스템에 있어서,
    상기 실제 데이터의 데이터 값을 감지하여, 상기 실제 데이터에 대응하는 전송 데이터와, 상기 실제 데이터에 대한 상기 전송 데이터의 관계를 나타내는 표시 신호를 제공하는 출력 장치; 및
    상기 전송 데이터와 상기 표시 신호를 수신하며, 상기 표시 신호에 의하여 상기 전송 데이터와의 관계가 결정되는 입력 데이터를 내부 회로에 제공하는 입력 장치를 구비하며,
    상기 전송 데이터는
    상기 A의 데이터 값을 가지는 상기 실제 데이터의 수가 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 작은 경우에는 상기 실제 데이터의 반전 데이터이고, 큰 경우에 상기 실질 데이터의 비반전 데이터이며,
    상기 입력 데이터는
    상기 실제 데이터와 동일한 데이터 값을 가지는 것을 특징으로 하는 입출력 시스템.
  9. 제8 항에 있어서,
    상기 출력 장치는
    상기 실제 데이터에 대응하는 임시 데이터를 발생하는 다수개의 데이터 출력부들;
    상기 임시 데이터를 출력하는 개방 드레인 구조의 다수개의 출력 패드부들; 및
    상기 임시 데이터와 상기 실제 데이터의 상관 관계를 나타내는 표시 신호를 발생하는 보조 출력부를 구비하며,
    상기 임시 데이터는
    상기 A의 데이터 값을 가지는 상기 실제 데이터의 수가 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 작은 경우에는 상기 실제 데이터의 반전 데이터이고, 큰 경우에 상기 실질 데이터의 비반전 데이터인 것을 특징으로 하는 저전류 동작 입출력 시스템.
  10. 제9 항에 있어서, 각각의 상기 데이터 출력부는
    상기 실제 데이터를 수신하여, 상기 실제 데이터의 반전 및 비반전 데이터를 발생하는 이중 출력기; 및
    상기 실제 데이터의 반전 및 비반전 데이터를 수신하여, 상기 임시 데이터를 발생하는 선택기를 구비하는 것을 특징으로 하는 저전류 동작 입출력 시스템.
  11. 제10 항에 있어서, 상기 이중 출력기는
    D 플립-플럽인 것을 특징으로 하는 저전류 동작 입출력 시스템.
  12. 제10 항에 있어서,
    상기 출력 장치는
    상기 A의 데이터 값을 가지는 상기 실제 데이터의 수에 대한 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 큰 경우에 활성하는 제어 신호를 발생하는 제어부를 더 구비하며,
    상기 선택기는
    상기 제어 신호의 활성에 응답하여 상기 실제 데이터의 반전 데이터를, 상기 제어 신호의 비활성에 응답하여 상기 실제 데이터의 비반전 데이터를 출력하는 것을 특징으로 하는 저전류 동작 입출력 시스템.
  13. 제8 항에 있어서,
    상기 입력 장치는
    상기 전송 데이터를 수신하며, 상기 표시 신호에 의하여 제어되어 상기 입력 데이터를 발생하는 다수개의 데이터 입력 회로들을 구비하는 것을 특징으로 하는 저전류 동작 입출력 시스템.
  14. 다수개의 데이터를 동시에 출력하는 출력 장치에 있어서,
    소정의 실제 데이터를 저장하며, 출력 모드에서 다수개의 상기 실제 데이터를 제공하는 데이터 저장부; 및
    상기 실제 데이터를 수신하며, 상기 실제 데이터의 데이터 값에 따른 임시 데이터를 발생하는 출력 회로를 구비하며,
    상기 임시 데이터는
    a의 전류량을 소비하는 A의 데이터 값을 가지는 상기 실제 데이터의 수가 상기 a보다 큰 b의 전류량을 소비하는 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 큰 경우에는, 상기 실제 데이터의 반전 데이터이며,
    상기 A의 데이터 값을 가지는 상기 실제 데이터의 수가 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 작은 경우에는, 상기 실제 데이터의 비반전 데이터인 것을 특징으로 하는 출력 장치.
  15. 제14 항에 있어서, 상기 출력 회로는
    상기 실제 데이터를 각각 감지하며, 상기 실제 데이터에 대응하는 각각의 임시 데이터를 발생하는 다수개의 데이터 출력부들;
    상기 임시 데이터를 출력하는 개방 드레인 구조의 다수개의 데이터 출력부; 및
    상기 임시 데이터와 상기 실제 데이터의 상관 관계를 나타내는 표시 신호를 발생하는 보조 출력부를 구비하는 것을 특징으로 하는 출력 장치.
  16. 제15 항에 있어서, 상기 출력 회로는
    상기 A의 데이터 값을 가지는 상기 실제 데이터의 수에 대한 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수의 크기에 응답하는 상기 표시 신호를 발생하는 제어부를 더 구비하는 것을 특징으로 하는 출력 장치.
  17. 제15 항에 있어서, 각각의 상기 데이터 출력부는
    상기 실제 데이터를 수신하여, 상기 실제 데이터의 반전 및 비반전 데이터를 발생하는 이중 출력기; 및
    상기 실제 데이터의 반전 및 비반전 데이터를 수신하여, 상기 임시 데이터를 발생하는 선택기를 구비하는 것을 특징으로 하는 출력 장치.
  18. 제17 항에 있어서, 상기 이중 출력기는
    D 플립-플럽인 것을 특징으로 하는 출력 장치.
  19. 제17 항에 있어서,
    상기 출력 회로는
    상기 A의 데이터 값을 가지는 상기 실제 데이터의 수에 대한 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 큰 경우에 활성하는 상기 표시 신호를 발생하는 제어부를 더 구비하며,
    상기 선택기는
    상기 표시 신호의 활성에 응답하여 상기 실제 데이터의 반전 데이터를, 상기 표시 신호의 비활성에 응답하여 상기 실제 데이터의 비반전 데이터를 출력하는 것을 특징으로 하는 출력 장치.
  20. a의 전류량을 소비하는 A의 데이터 값 또는 상기 a보다 큰 b의 전류량을 소비하는 B의 데이터 값을 가지는 데이터를 동시에 출력하는 데이터 출력 방법에 있어서,
    A) 각각의 데이터 값들을 가지는 다수개의 실제 데이터의 데이터 값을 감지하는 단계;
    B) 상기 A의 데이터 값을 가지는 상기 실제 데이터의 수(m)와 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수(n)를 비교하는 단계;
    C) 상기 B) 단계의 비교 결과, m＞n 인 경우에는 상기 실제 데이터를 반전하여 임시 데이터를 발생하며, m≤n 인 경우에는 상기 실제 데이터를 비반전하여 상기 임시 데이터를 발생하는 단계; 및
    D) 상기 임시 데이터와 상기 실제 데이터의 상관 관계를 나타내는 표시 신호를 발생하는 단계를 구비하는 것을 특징으로 하는 데이터 출력 방법.
  21. 제20 항에 있어서,
    상기 표시 신호는
    m＞n 인 경우에 활성하는 것을 특징으로 하는 데이터 출력 방법.
  22. 제21 항에 있어서,
    상기 C) 단계는
    C1) 상기 실제 데이터를 수신하여, 상기 실제 데이터의 반전 데이터와 비반전 데이터를 발생하는 단계;
    C2) 상기 표시 신호가 활성할 때, 상기 실제 데이터의 반전 데이터를 상기 임시 데이터로 발생하는 단계; 및
    C3) 상기 표시 신호가 비활성할 때, 상기 실제 데이터의 비반전 데이터를 상기 임시 데이터로 발생하는 단계를 구비하는 것을 특징으로 하는 데이터 출력 방법.
  23. a의 전류량을 소비하는 A의 데이터 값 또는 상기 a보다 큰 b의 전류량을 소비하는 B의 데이터 값을 가지는 데이터를 동시에 입/출력하는 입/출력 장치를 가지는 입출력 시스템의 데이터 입출력 방법에 있어서,
    A) 각각의 데이터 값들을 가지는 다수개의 실제 데이터의 데이터 값을 감지하는 단계;
    B) 상기 A의 데이터 값을 가지는 상기 실제 데이터의 수(m)와 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수(n)를 비교하는 단계;
    C) 상기 B) 단계의 비교 결과, m＞n 인 경우에는 상기 실제 데이터를 반전하여 임시 데이터를 발생하며, m≤n 인 경우에는 상기 실제 데이터를 비반전하여 상기 임시 데이터를 발생하는 단계;
    D) 상기 임시 데이터와 상기 실제 데이터의 상관 관계를 나타내는 표시 신호를 발생하는 단계; 및
    E) 상기 표시 신호에 응답하여 상기 임시 데이터와의 상관 관계가 결정되는 소정의 입력 데이터를 발생하는 단계를 구비하며,
    상기 입력 데이터는 상기 실제 데이터와 동일한 데이터 값을 가지는 것을 특징으로 하는 데이터 입출력 방법.
  24. 제23 항에 있어서,
    상기 표시 신호는
    m＞n 인 경우에 활성하는 것을 특징으로 하는 데이터 입출력 방법.
  25. 제24 항에 있어서,
    상기 C) 단계는
    C1) 상기 실제 데이터를 수신하여, 상기 실제 데이터의 반전 데이터와 비반전 데이터를 발생하는 단계;
    C2) 상기 표시 신호가 활성할 때, 상기 실제 데이터의 반전 데이터를 상기 임시 데이터로 발생하는 단계; 및
    C3) 상기 표시 신호가 비활성할 때, 상기 실제 데이터의 비반전 데이터를 상기 임시 데이터로 발생하는 단계를 구비하는 것을 특징으로 하는 데이터 입출력 방법.
KR1019980033627A 1998-08-19 1998-08-19 저전류 동작 출력 회로 및 입출력 시스템과이를 이용한 데이터입출력 방법 KR100272171B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019980033627A KR100272171B1 (ko) 1998-08-19 1998-08-19 저전류 동작 출력 회로 및 입출력 시스템과이를 이용한 데이터입출력 방법
TW088101796A TW451456B (en) 1998-08-19 1999-02-05 Data input-output circuit and method having low current operating circuit
JP11174551A JP2000099218A (ja) 1998-08-19 1999-06-21 出力回路及び入出力システム並びにデ―タ入出力方法
US09/361,862 US6584572B1 (en) 1998-08-19 1999-07-27 Data input-output circuits that selectively invert bits
GB9918763A GB2341022B (en) 1998-08-19 1999-08-09 Data input-output circuits and methods that selectively invert bits
FR9910401A FR2786633B1 (fr) 1998-08-19 1999-08-11 Procedes et circuits d'entree/sortie de donnees qui inversent selectivement les bits
DE19937829A DE19937829A1 (de) 1998-08-19 1999-08-11 Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980033627A KR100272171B1 (ko) 1998-08-19 1998-08-19 저전류 동작 출력 회로 및 입출력 시스템과이를 이용한 데이터입출력 방법

Publications (2)

Publication Number Publication Date
KR20000014280A KR20000014280A (ko) 2000-03-06
KR100272171B1 true KR100272171B1 (ko) 2000-12-01

Family

ID=19547634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980033627A KR100272171B1 (ko) 1998-08-19 1998-08-19 저전류 동작 출력 회로 및 입출력 시스템과이를 이용한 데이터입출력 방법

Country Status (7)

Country Link
US (1) US6584572B1 (ko)
JP (1) JP2000099218A (ko)
KR (1) KR100272171B1 (ko)
DE (1) DE19937829A1 (ko)
FR (1) FR2786633B1 (ko)
GB (1) GB2341022B (ko)
TW (1) TW451456B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6463003B2 (en) 2000-06-07 2002-10-08 Advanced Micro Devices, Inc. Power saving scheme for burst mode implementation during reading of data from a memory device
JP2002108522A (ja) * 2000-09-26 2002-04-12 Internatl Business Mach Corp <Ibm> データ転送装置、表示装置、データ送出装置、データ受取装置、データの転送方法
GB0024226D0 (en) 2000-10-04 2000-11-15 Lsi Logic Corp Improvements in or relating to the reduction of simultaneous switching noise in integrated circuits
US20020156953A1 (en) * 2001-02-28 2002-10-24 Beiley Mark A. Dynamic bus inversion method
US6671212B2 (en) 2002-02-08 2003-12-30 Ati Technologies Inc. Method and apparatus for data inversion in memory device
JP4505195B2 (ja) * 2003-04-01 2010-07-21 エイティアイ テクノロジーズ インコーポレイテッド メモリデバイスにおいてデータを反転させるための方法および装置
KR100546339B1 (ko) * 2003-07-04 2006-01-26 삼성전자주식회사 차동 데이터 스트로빙 모드와 데이터 반전 스킴을 가지는단일 데이터 스트로빙 모드를 선택적으로 구현할 수 있는반도체 장치
JP4492928B2 (ja) * 2003-12-08 2010-06-30 ルネサスエレクトロニクス株式会社 データ伝送装置
US20050132112A1 (en) * 2003-12-10 2005-06-16 Pawlowski J. T. I/O energy reduction using previous bus state and I/O inversion bit for bus inversion
KR100845141B1 (ko) * 2007-01-17 2008-07-10 삼성전자주식회사 싱글 레이트 인터페이스 장치, 듀얼 레이트 인터페이스장치 및 듀얼 레이트 인터페이싱 방법
US9116828B2 (en) 2008-06-11 2015-08-25 Micron Technology, Inc. Data bus inversion usable in a memory system
US8069403B2 (en) * 2008-07-01 2011-11-29 Sandisk Technologies Inc. Majority voting logic circuit for dual bus width
JP5289855B2 (ja) * 2008-08-07 2013-09-11 ルネサスエレクトロニクス株式会社 半導体集積回路
US20110150270A1 (en) * 2009-12-22 2011-06-23 Carpenter Michael D Postal processing including voice training
JP5726425B2 (ja) * 2010-03-04 2015-06-03 エイティアイ テクノロジーズ インコーポレイテッド メモリデバイスにおいてデータを反転させるための方法および装置
TWI618553B (zh) * 2015-04-20 2018-03-21 Protector Sprinkler Ind Co Ltd Valve control device for fire water supply pipeline
JP6670341B2 (ja) 2018-05-25 2020-03-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及び多数検出器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3172331D1 (en) 1981-06-25 1985-10-24 Ibm Method and device for transmitting logic signals between micro chips
JPS59212027A (ja) * 1983-05-18 1984-11-30 Toshiba Corp 半導体集積回路の出力回路
US4667337A (en) 1985-08-28 1987-05-19 Westinghouse Electric Corp. Integrated circuit having outputs configured for reduced state changes
JPS6252708A (ja) * 1985-08-30 1987-03-07 Nec Home Electronics Ltd デイジタル磁気記録装置
JPH06111010A (ja) 1992-09-29 1994-04-22 Ricoh Co Ltd Ｄｒａｍ及びコントローラ
JP3346999B2 (ja) 1996-01-08 2002-11-18 株式会社東芝 入出力装置
US6243779B1 (en) * 1996-11-21 2001-06-05 Integrated Device Technology, Inc. Noise reduction system and method for reducing switching noise in an interface to a large width bus
US5874833A (en) * 1997-02-03 1999-02-23 International Business Machines Corporation True/complement output bus for reduced simulataneous switching noise
US5890005A (en) * 1997-06-02 1999-03-30 Nokia Mobile Phones Limited Low power, low interconnect complexity microprocessor and memory interface

Also Published As

Publication number Publication date
GB2341022B (en) 2003-07-02
GB9918763D0 (en) 1999-10-13
JP2000099218A (ja) 2000-04-07
GB2341022A (en) 2000-03-01
FR2786633B1 (fr) 2004-09-03
KR20000014280A (ko) 2000-03-06
DE19937829A1 (de) 2000-02-24
TW451456B (en) 2001-08-21
US6584572B1 (en) 2003-06-24
FR2786633A1 (fr) 2000-06-02

Similar Documents

Publication Publication Date Title
KR100272171B1 (ko) 저전류 동작 출력 회로 및 입출력 시스템과이를 이용한 데이터입출력 방법
US6006169A (en) Method and apparatus for trimming an integrated circuit
US7383138B2 (en) Semiconductor device
EP0461788A2 (en) Semiconductor integrated circuit device
EP0399240A2 (en) Semiconductor memory device
KR20070055948A (ko) 반도체 집적회로 및 리크전류 저감방법
US7395464B2 (en) Memory circuit having a controllable output drive
US5497117A (en) Input sense circuit having selectable thresholds
EP0205258B1 (en) Semiconductor integrated circuit having a function for switching the operational modes of an internal circuit
US6806726B2 (en) Semiconductor integrated circuit
US6072349A (en) Comparator
KR100566302B1 (ko) 파워업 신호 발생 장치
US8183898B2 (en) Apparatus for supplying voltage free noise and method of operation the same
US5179537A (en) Semiconductor memory device having monitoring function
US6614674B2 (en) Regulator circuit for independent adjustment of pumps in multiple modes of operation
US6404677B2 (en) Semiconductor memory device capable of performing stable read operation and read method thereof
KR100261223B1 (ko) 식별 회로를 구비하는 반도체장치 및 그 기능 식별방법
US5982197A (en) Dynamic circuit
US20020018383A1 (en) Semiconductor memory device
US6327178B1 (en) Programmable circuit and its method of operation
KR100604905B1 (ko) Ｖｐｐ 레벨을 독립적으로 제어하는 반도체 메모리 장치
US6320805B1 (en) Semiconductor device with external pins
KR100247221B1 (ko) 테스트모드 활성화회로
KR0158486B1 (ko) 외부 전원 전압 레벨 감지기에서의 기준 전압 발생회로
US5578942A (en) Super VCC detection circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090814

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee