KR100272171B1 - 저전류 동작 출력 회로 및 입출력 시스템과이를 이용한 데이터입출력 방법 - Google Patents
저전류 동작 출력 회로 및 입출력 시스템과이를 이용한 데이터입출력 방법 Download PDFInfo
- Publication number
- KR100272171B1 KR100272171B1 KR1019980033627A KR19980033627A KR100272171B1 KR 100272171 B1 KR100272171 B1 KR 100272171B1 KR 1019980033627 A KR1019980033627 A KR 1019980033627A KR 19980033627 A KR19980033627 A KR 19980033627A KR 100272171 B1 KR100272171 B1 KR 100272171B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- actual
- inverted
- output
- actual data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
Landscapes
- Logic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Dram (AREA)
- Record Information Processing For Printing (AREA)
Abstract
Description
i | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | XCON |
RDATi | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | X |
TDATi | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
i | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | XCON |
RDATi | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | X |
TDATi | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 |
i | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | XCON |
RDATi | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | X |
TDATi | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 |
Claims (25)
- a의 전류량을 소비하는 A의 데이터 값 또는 상기 a 보다 큰 b의 전류량을 소비하는 B의 데이터 값을 가지는 다수개의 데이터를 동시에 출력하는 출력 회로에 있어서,각각의 데이터 값들을 가지는 다수개의 실제 데이터를 각각 감지하며, 소정의 제어 신호에 응답하여 상기 실제 데이터에 대응하는 각각의 임시 데이터를 발생하는 다수개의 데이터 출력부들; 및상기 A의 데이터 값을 가지는 상기 실제 데이터의 수에 대한 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수의 대소 관계에 의하여 활성되는 상기 제어 신호를 발생하는 제어부를 구비하며,상기 임시 데이터는상기 A의 데이터 값을 가지는 상기 실제 데이터의 수가 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 큰 경우에는, 상기 실제 데이터의 반전 데이터이며,상기 A의 데이터 값을 가지는 상기 실제 데이터의 수가 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 작거나 같은 경우에는, 상기 실제 데이터의 비반전 데이터인 것을 특징으로 하는 출력 회로.
- 제1 항에 있어서, 상기 제어부는상기 실제 데이터의 비반전 데이터의 값을 감지하여, 데이터 값이 B인 상기 비반전 데이터에 의해 구동되는 비반전 감지 신호를 발생하는 비반전 감지부;상기 실제 데이터의 반전 데이터의 값을 감지하여, 데이터 값이 A인 상기 반전 데이터에 의해 구동되는 반전 감지 신호를 발생하는 반전 감지부; 및상기 비반전 감지 신호와 상기 반전 감지 신호의 전압 레벨을 비교하여 상기 제어 신호를 발생하는 비교기를 구비하는 것을 특징으로 하는 출력 회로.
- 제2 항에 있어서, 상기 제어 신호는상기 A의 데이터 값을 가지는 상기 실제 데이터의 수에 대한 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수가 동일할 때, 비활성하는 것을 특징으로 하는 출력 회로.
- 제3 항에 있어서,상기 비반전 감지부는소스 단자가 접지 전압과 연결되며, 대응하는 상기 실제 데이터의 비반전 데이터에 의하여 게이팅되는 제1 앤모스 트랜지스터들; 및상기 제1 앤모스 트랜지스터들의 드레인 단자들과 전원 전압을 연결하는 제1 저항 소자를 구비하며,상기 반전 감지부는소스 단자가 상기 접지 전압과 연결되며, 대응하는 상기 실제 데이터의 반전 데이터에 의하여 게이팅되는 제2 앤모스 트랜지스터들; 및상기 제2 앤모스 트랜지스터들의 드레인 단자들과 상기 전원 전압을 연결하는 제2 저항 소자를 구비하는 것을 특징으로 하는 출력 회로.
- 제1 항에 있어서, 각각의 상기 데이터 출력부는상기 실제 데이터를 수신하여, 상기 실제 데이터의 반전 및 비반전 데이터를 발생하는 이중 출력기; 및상기 실제 데이터의 반전 및 비반전 데이터를 수신하여, 상기 임시 데이터를 발생하는 선택기를 구비하는 것을 특징으로 하는 출력 회로.
- 제5 항에 있어서, 상기 이중 출력기는D 플립-플럽인 것을 특징으로 하는 출력 회로.
- 제5 항에 있어서,상기 선택기는상기 제어 신호의 활성에 응답하여 상기 실제 데이터의 반전 데이터를, 상기 표시 신호의 비활성에 응답하여 상기 실제 데이터의 비반전 데이터를 출력하는 것을 특징으로 하는 출력 회로.
- a의 전류량을 소비하는 A의 데이터 값 또는 상기 a보다 큰 b의 전류량을 소비하는 B의 데이터 값을 가지는 다수개의 실제 데이터를 동시에 입출력하는 입출력 시스템에 있어서,상기 실제 데이터의 데이터 값을 감지하여, 상기 실제 데이터에 대응하는 전송 데이터와, 상기 실제 데이터에 대한 상기 전송 데이터의 관계를 나타내는 표시 신호를 제공하는 출력 장치; 및상기 전송 데이터와 상기 표시 신호를 수신하며, 상기 표시 신호에 의하여 상기 전송 데이터와의 관계가 결정되는 입력 데이터를 내부 회로에 제공하는 입력 장치를 구비하며,상기 전송 데이터는상기 A의 데이터 값을 가지는 상기 실제 데이터의 수가 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 작은 경우에는 상기 실제 데이터의 반전 데이터이고, 큰 경우에 상기 실질 데이터의 비반전 데이터이며,상기 입력 데이터는상기 실제 데이터와 동일한 데이터 값을 가지는 것을 특징으로 하는 입출력 시스템.
- 제8 항에 있어서,상기 출력 장치는상기 실제 데이터에 대응하는 임시 데이터를 발생하는 다수개의 데이터 출력부들;상기 임시 데이터를 출력하는 개방 드레인 구조의 다수개의 출력 패드부들; 및상기 임시 데이터와 상기 실제 데이터의 상관 관계를 나타내는 표시 신호를 발생하는 보조 출력부를 구비하며,상기 임시 데이터는상기 A의 데이터 값을 가지는 상기 실제 데이터의 수가 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 작은 경우에는 상기 실제 데이터의 반전 데이터이고, 큰 경우에 상기 실질 데이터의 비반전 데이터인 것을 특징으로 하는 저전류 동작 입출력 시스템.
- 제9 항에 있어서, 각각의 상기 데이터 출력부는상기 실제 데이터를 수신하여, 상기 실제 데이터의 반전 및 비반전 데이터를 발생하는 이중 출력기; 및상기 실제 데이터의 반전 및 비반전 데이터를 수신하여, 상기 임시 데이터를 발생하는 선택기를 구비하는 것을 특징으로 하는 저전류 동작 입출력 시스템.
- 제10 항에 있어서, 상기 이중 출력기는D 플립-플럽인 것을 특징으로 하는 저전류 동작 입출력 시스템.
- 제10 항에 있어서,상기 출력 장치는상기 A의 데이터 값을 가지는 상기 실제 데이터의 수에 대한 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 큰 경우에 활성하는 제어 신호를 발생하는 제어부를 더 구비하며,상기 선택기는상기 제어 신호의 활성에 응답하여 상기 실제 데이터의 반전 데이터를, 상기 제어 신호의 비활성에 응답하여 상기 실제 데이터의 비반전 데이터를 출력하는 것을 특징으로 하는 저전류 동작 입출력 시스템.
- 제8 항에 있어서,상기 입력 장치는상기 전송 데이터를 수신하며, 상기 표시 신호에 의하여 제어되어 상기 입력 데이터를 발생하는 다수개의 데이터 입력 회로들을 구비하는 것을 특징으로 하는 저전류 동작 입출력 시스템.
- 다수개의 데이터를 동시에 출력하는 출력 장치에 있어서,소정의 실제 데이터를 저장하며, 출력 모드에서 다수개의 상기 실제 데이터를 제공하는 데이터 저장부; 및상기 실제 데이터를 수신하며, 상기 실제 데이터의 데이터 값에 따른 임시 데이터를 발생하는 출력 회로를 구비하며,상기 임시 데이터는a의 전류량을 소비하는 A의 데이터 값을 가지는 상기 실제 데이터의 수가 상기 a보다 큰 b의 전류량을 소비하는 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 큰 경우에는, 상기 실제 데이터의 반전 데이터이며,상기 A의 데이터 값을 가지는 상기 실제 데이터의 수가 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 작은 경우에는, 상기 실제 데이터의 비반전 데이터인 것을 특징으로 하는 출력 장치.
- 제14 항에 있어서, 상기 출력 회로는상기 실제 데이터를 각각 감지하며, 상기 실제 데이터에 대응하는 각각의 임시 데이터를 발생하는 다수개의 데이터 출력부들;상기 임시 데이터를 출력하는 개방 드레인 구조의 다수개의 데이터 출력부; 및상기 임시 데이터와 상기 실제 데이터의 상관 관계를 나타내는 표시 신호를 발생하는 보조 출력부를 구비하는 것을 특징으로 하는 출력 장치.
- 제15 항에 있어서, 상기 출력 회로는상기 A의 데이터 값을 가지는 상기 실제 데이터의 수에 대한 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수의 크기에 응답하는 상기 표시 신호를 발생하는 제어부를 더 구비하는 것을 특징으로 하는 출력 장치.
- 제15 항에 있어서, 각각의 상기 데이터 출력부는상기 실제 데이터를 수신하여, 상기 실제 데이터의 반전 및 비반전 데이터를 발생하는 이중 출력기; 및상기 실제 데이터의 반전 및 비반전 데이터를 수신하여, 상기 임시 데이터를 발생하는 선택기를 구비하는 것을 특징으로 하는 출력 장치.
- 제17 항에 있어서, 상기 이중 출력기는D 플립-플럽인 것을 특징으로 하는 출력 장치.
- 제17 항에 있어서,상기 출력 회로는상기 A의 데이터 값을 가지는 상기 실제 데이터의 수에 대한 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수보다 큰 경우에 활성하는 상기 표시 신호를 발생하는 제어부를 더 구비하며,상기 선택기는상기 표시 신호의 활성에 응답하여 상기 실제 데이터의 반전 데이터를, 상기 표시 신호의 비활성에 응답하여 상기 실제 데이터의 비반전 데이터를 출력하는 것을 특징으로 하는 출력 장치.
- a의 전류량을 소비하는 A의 데이터 값 또는 상기 a보다 큰 b의 전류량을 소비하는 B의 데이터 값을 가지는 데이터를 동시에 출력하는 데이터 출력 방법에 있어서,A) 각각의 데이터 값들을 가지는 다수개의 실제 데이터의 데이터 값을 감지하는 단계;B) 상기 A의 데이터 값을 가지는 상기 실제 데이터의 수(m)와 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수(n)를 비교하는 단계;C) 상기 B) 단계의 비교 결과, m>n 인 경우에는 상기 실제 데이터를 반전하여 임시 데이터를 발생하며, m≤n 인 경우에는 상기 실제 데이터를 비반전하여 상기 임시 데이터를 발생하는 단계; 및D) 상기 임시 데이터와 상기 실제 데이터의 상관 관계를 나타내는 표시 신호를 발생하는 단계를 구비하는 것을 특징으로 하는 데이터 출력 방법.
- 제20 항에 있어서,상기 표시 신호는m>n 인 경우에 활성하는 것을 특징으로 하는 데이터 출력 방법.
- 제21 항에 있어서,상기 C) 단계는C1) 상기 실제 데이터를 수신하여, 상기 실제 데이터의 반전 데이터와 비반전 데이터를 발생하는 단계;C2) 상기 표시 신호가 활성할 때, 상기 실제 데이터의 반전 데이터를 상기 임시 데이터로 발생하는 단계; 및C3) 상기 표시 신호가 비활성할 때, 상기 실제 데이터의 비반전 데이터를 상기 임시 데이터로 발생하는 단계를 구비하는 것을 특징으로 하는 데이터 출력 방법.
- a의 전류량을 소비하는 A의 데이터 값 또는 상기 a보다 큰 b의 전류량을 소비하는 B의 데이터 값을 가지는 데이터를 동시에 입/출력하는 입/출력 장치를 가지는 입출력 시스템의 데이터 입출력 방법에 있어서,A) 각각의 데이터 값들을 가지는 다수개의 실제 데이터의 데이터 값을 감지하는 단계;B) 상기 A의 데이터 값을 가지는 상기 실제 데이터의 수(m)와 상기 B의 데이터 값을 가지는 상기 실제 데이터의 수(n)를 비교하는 단계;C) 상기 B) 단계의 비교 결과, m>n 인 경우에는 상기 실제 데이터를 반전하여 임시 데이터를 발생하며, m≤n 인 경우에는 상기 실제 데이터를 비반전하여 상기 임시 데이터를 발생하는 단계;D) 상기 임시 데이터와 상기 실제 데이터의 상관 관계를 나타내는 표시 신호를 발생하는 단계; 및E) 상기 표시 신호에 응답하여 상기 임시 데이터와의 상관 관계가 결정되는 소정의 입력 데이터를 발생하는 단계를 구비하며,상기 입력 데이터는 상기 실제 데이터와 동일한 데이터 값을 가지는 것을 특징으로 하는 데이터 입출력 방법.
- 제23 항에 있어서,상기 표시 신호는m>n 인 경우에 활성하는 것을 특징으로 하는 데이터 입출력 방법.
- 제24 항에 있어서,상기 C) 단계는C1) 상기 실제 데이터를 수신하여, 상기 실제 데이터의 반전 데이터와 비반전 데이터를 발생하는 단계;C2) 상기 표시 신호가 활성할 때, 상기 실제 데이터의 반전 데이터를 상기 임시 데이터로 발생하는 단계; 및C3) 상기 표시 신호가 비활성할 때, 상기 실제 데이터의 비반전 데이터를 상기 임시 데이터로 발생하는 단계를 구비하는 것을 특징으로 하는 데이터 입출력 방법.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980033627A KR100272171B1 (ko) | 1998-08-19 | 1998-08-19 | 저전류 동작 출력 회로 및 입출력 시스템과이를 이용한 데이터입출력 방법 |
TW088101796A TW451456B (en) | 1998-08-19 | 1999-02-05 | Data input-output circuit and method having low current operating circuit |
JP11174551A JP2000099218A (ja) | 1998-08-19 | 1999-06-21 | 出力回路及び入出力システム並びにデ―タ入出力方法 |
US09/361,862 US6584572B1 (en) | 1998-08-19 | 1999-07-27 | Data input-output circuits that selectively invert bits |
GB9918763A GB2341022B (en) | 1998-08-19 | 1999-08-09 | Data input-output circuits and methods that selectively invert bits |
FR9910401A FR2786633B1 (fr) | 1998-08-19 | 1999-08-11 | Procedes et circuits d'entree/sortie de donnees qui inversent selectivement les bits |
DE19937829A DE19937829A1 (de) | 1998-08-19 | 1999-08-11 | Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980033627A KR100272171B1 (ko) | 1998-08-19 | 1998-08-19 | 저전류 동작 출력 회로 및 입출력 시스템과이를 이용한 데이터입출력 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000014280A KR20000014280A (ko) | 2000-03-06 |
KR100272171B1 true KR100272171B1 (ko) | 2000-12-01 |
Family
ID=19547634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980033627A Expired - Fee Related KR100272171B1 (ko) | 1998-08-19 | 1998-08-19 | 저전류 동작 출력 회로 및 입출력 시스템과이를 이용한 데이터입출력 방법 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6584572B1 (ko) |
JP (1) | JP2000099218A (ko) |
KR (1) | KR100272171B1 (ko) |
DE (1) | DE19937829A1 (ko) |
FR (1) | FR2786633B1 (ko) |
GB (1) | GB2341022B (ko) |
TW (1) | TW451456B (ko) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6463003B2 (en) | 2000-06-07 | 2002-10-08 | Advanced Micro Devices, Inc. | Power saving scheme for burst mode implementation during reading of data from a memory device |
JP2002108522A (ja) * | 2000-09-26 | 2002-04-12 | Internatl Business Mach Corp <Ibm> | データ転送装置、表示装置、データ送出装置、データ受取装置、データの転送方法 |
GB0024226D0 (en) | 2000-10-04 | 2000-11-15 | Lsi Logic Corp | Improvements in or relating to the reduction of simultaneous switching noise in integrated circuits |
US20020156953A1 (en) * | 2001-02-28 | 2002-10-24 | Beiley Mark A. | Dynamic bus inversion method |
US6671212B2 (en) | 2002-02-08 | 2003-12-30 | Ati Technologies Inc. | Method and apparatus for data inversion in memory device |
JP4505195B2 (ja) * | 2003-04-01 | 2010-07-21 | エイティアイ テクノロジーズ インコーポレイテッド | メモリデバイスにおいてデータを反転させるための方法および装置 |
KR100546339B1 (ko) * | 2003-07-04 | 2006-01-26 | 삼성전자주식회사 | 차동 데이터 스트로빙 모드와 데이터 반전 스킴을 가지는단일 데이터 스트로빙 모드를 선택적으로 구현할 수 있는반도체 장치 |
JP4492928B2 (ja) * | 2003-12-08 | 2010-06-30 | ルネサスエレクトロニクス株式会社 | データ伝送装置 |
US20050132112A1 (en) * | 2003-12-10 | 2005-06-16 | Pawlowski J. T. | I/O energy reduction using previous bus state and I/O inversion bit for bus inversion |
KR100845141B1 (ko) * | 2007-01-17 | 2008-07-10 | 삼성전자주식회사 | 싱글 레이트 인터페이스 장치, 듀얼 레이트 인터페이스장치 및 듀얼 레이트 인터페이싱 방법 |
US9116828B2 (en) | 2008-06-11 | 2015-08-25 | Micron Technology, Inc. | Data bus inversion usable in a memory system |
US8069403B2 (en) * | 2008-07-01 | 2011-11-29 | Sandisk Technologies Inc. | Majority voting logic circuit for dual bus width |
JP5289855B2 (ja) * | 2008-08-07 | 2013-09-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US20110150270A1 (en) * | 2009-12-22 | 2011-06-23 | Carpenter Michael D | Postal processing including voice training |
JP5726425B2 (ja) * | 2010-03-04 | 2015-06-03 | エイティアイ テクノロジーズ インコーポレイテッド | メモリデバイスにおいてデータを反転させるための方法および装置 |
TWI618553B (zh) * | 2015-04-20 | 2018-03-21 | Protector Sprinkler Ind Co Ltd | Valve control device for fire water supply pipeline |
JP6670341B2 (ja) | 2018-05-25 | 2020-03-18 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | メモリデバイス及び多数検出器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3172331D1 (en) | 1981-06-25 | 1985-10-24 | Ibm | Method and device for transmitting logic signals between micro chips |
JPS59212027A (ja) * | 1983-05-18 | 1984-11-30 | Toshiba Corp | 半導体集積回路の出力回路 |
US4667337A (en) | 1985-08-28 | 1987-05-19 | Westinghouse Electric Corp. | Integrated circuit having outputs configured for reduced state changes |
JPS6252708A (ja) * | 1985-08-30 | 1987-03-07 | Nec Home Electronics Ltd | デイジタル磁気記録装置 |
JPH06111010A (ja) | 1992-09-29 | 1994-04-22 | Ricoh Co Ltd | Dram及びコントローラ |
JP3346999B2 (ja) | 1996-01-08 | 2002-11-18 | 株式会社東芝 | 入出力装置 |
US6243779B1 (en) * | 1996-11-21 | 2001-06-05 | Integrated Device Technology, Inc. | Noise reduction system and method for reducing switching noise in an interface to a large width bus |
US5874833A (en) * | 1997-02-03 | 1999-02-23 | International Business Machines Corporation | True/complement output bus for reduced simulataneous switching noise |
US5890005A (en) * | 1997-06-02 | 1999-03-30 | Nokia Mobile Phones Limited | Low power, low interconnect complexity microprocessor and memory interface |
-
1998
- 1998-08-19 KR KR1019980033627A patent/KR100272171B1/ko not_active Expired - Fee Related
-
1999
- 1999-02-05 TW TW088101796A patent/TW451456B/zh not_active IP Right Cessation
- 1999-06-21 JP JP11174551A patent/JP2000099218A/ja active Pending
- 1999-07-27 US US09/361,862 patent/US6584572B1/en not_active Expired - Fee Related
- 1999-08-09 GB GB9918763A patent/GB2341022B/en not_active Expired - Fee Related
- 1999-08-11 FR FR9910401A patent/FR2786633B1/fr not_active Expired - Fee Related
- 1999-08-11 DE DE19937829A patent/DE19937829A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
GB9918763D0 (en) | 1999-10-13 |
FR2786633A1 (fr) | 2000-06-02 |
DE19937829A1 (de) | 2000-02-24 |
JP2000099218A (ja) | 2000-04-07 |
FR2786633B1 (fr) | 2004-09-03 |
GB2341022B (en) | 2003-07-02 |
GB2341022A (en) | 2000-03-01 |
US6584572B1 (en) | 2003-06-24 |
TW451456B (en) | 2001-08-21 |
KR20000014280A (ko) | 2000-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100272171B1 (ko) | 저전류 동작 출력 회로 및 입출력 시스템과이를 이용한 데이터입출력 방법 | |
US6006169A (en) | Method and apparatus for trimming an integrated circuit | |
EP0461788A2 (en) | Semiconductor integrated circuit device | |
EP0399240A2 (en) | Semiconductor memory device | |
US20060235630A1 (en) | Semicondustor device | |
KR20070055948A (ko) | 반도체 집적회로 및 리크전류 저감방법 | |
KR100190080B1 (ko) | 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로 | |
US5497117A (en) | Input sense circuit having selectable thresholds | |
KR900001492B1 (ko) | 내부회로의 동작모드 스위칭 기능을 갖는 반도체 집적회로 | |
US20040150419A1 (en) | Semiconductor integrated circuit | |
US6072349A (en) | Comparator | |
KR100566302B1 (ko) | 파워업 신호 발생 장치 | |
US6774655B2 (en) | Semiconductor device, method of testing the semiconductor device, and semiconductor integrated circuit | |
US8183898B2 (en) | Apparatus for supplying voltage free noise and method of operation the same | |
US6614674B2 (en) | Regulator circuit for independent adjustment of pumps in multiple modes of operation | |
US20010003508A1 (en) | Semiconductor memory device capable of performing stable read operation and read method thereof | |
KR100261223B1 (ko) | 식별 회로를 구비하는 반도체장치 및 그 기능 식별방법 | |
US7395464B2 (en) | Memory circuit having a controllable output drive | |
US5982197A (en) | Dynamic circuit | |
US20020018383A1 (en) | Semiconductor memory device | |
US6337819B1 (en) | Semiconductor device having on-chip terminal with voltage to be measured in test | |
US6327178B1 (en) | Programmable circuit and its method of operation | |
KR0158486B1 (ko) | 외부 전원 전압 레벨 감지기에서의 기준 전압 발생회로 | |
US6320805B1 (en) | Semiconductor device with external pins | |
US20060220690A1 (en) | Voltage Level Detection Circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19980819 |
|
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19980819 Comment text: Request for Examination of Application |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20000731 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20000823 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20000824 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20030707 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20040329 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20050705 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20060728 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20070801 Start annual number: 8 End annual number: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20080729 Start annual number: 9 End annual number: 9 |
|
FPAY | Annual fee payment |
Payment date: 20090814 Year of fee payment: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20090814 Start annual number: 10 End annual number: 10 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |