KR0158486B1 - 외부 전원 전압 레벨 감지기에서의 기준 전압 발생회로 - Google Patents
외부 전원 전압 레벨 감지기에서의 기준 전압 발생회로 Download PDFInfo
- Publication number
- KR0158486B1 KR0158486B1 KR1019950018290A KR19950018290A KR0158486B1 KR 0158486 B1 KR0158486 B1 KR 0158486B1 KR 1019950018290 A KR1019950018290 A KR 1019950018290A KR 19950018290 A KR19950018290 A KR 19950018290A KR 0158486 B1 KR0158486 B1 KR 0158486B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- power supply
- external power
- supply voltage
- mos transistor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Dram (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술 분야 :
본 발명은 외부 전원 전압 레벨 감지기에서의 기준 전압 발생 회로에 관한 반도체 메모리 분야이다.
2. 발명이 해결하려고 하는 기술적 과제 :
본 발명은 여러 내부회로들에 구비되는 외부 전원 전압 레벨 감지기에서의 기준 전압 발생기에서 그것을 구성하는 두개의 모오스트랜지스터중 하나의 게이트입력을 내부회로들마다 다른 일정전압으로 인가하여 게이트입력된 모오스 트랜지스터의 전류량을 일정하게 만들어 줌으로서 유효 저항을 더욱 증가시켜 외부 전원 전압의 변화에 비례해서 소정 레벨의 기준 전압을 변화시키는 기준 전압 발생 회로를 제공한다.
3. 발명의 해결방법의 요지 :
본 발명을 달성하기 위하여 본 발명은, 외부 전원 전압 레벨 감지기에 외부 전원 전압 및 접지 전압의 레벨에 따라 발생되는 소정 레벨의 전압을 공급하는 기준 전압 발생 회로에 있어서, 상기 외부 전원 전압이 발생되는 단자에 일측이 접속되고 상기 접지 전압이 발생되는 단자에 게이트가 접속된 제1모오스 트랜지스터와, 게이트에는 바이어스 전압이 인가되고 상기 제1모오스 트랜지스터의 타측과 접속되고 상기 접지 전압이 발생되는 단자에 타측이 접속되는 제2모오스 트랜지스터와, 상기 제1모오스 트랜지스터와 상기 제2모오스 트랜지스터가 공통 접속된 노드에 접속되며 외부 전원 전압 레벨 감지기에 공급하기 위한 소정 레벨의 전압이 출력되는 출력단자로 구성됨을 특징으로 하는 기준 전압 발생 회로를 제공한다.
4. 발명의 중요한 용도 :
외부 전원 전압 레벨 감지기를 구비하는 반도체 메모리장치에 사용된다.
Description
제1a도는 종래기술에 따른 기준 전압 발생 회로의 회로도.
제1b도는 제1a도에 비교되는 기준 전압 발생 회로의 회로도.
제2a도는 본 발명에 따른 일실시예로서의 기준 전압 발생 회로의 회로도.
제2b도는 본 발명에 따른 다른 실시예로서의 기준 전압 발생 회로의 회로도.
제3도는 제1a,1b,2a도의 외부 전원 전압 감도의 비교도.
본 발명은 외부 전원 전압 레벨 감지기에서의 기준 전압 발생 회로에 관한 것으로서, 특히 두개의 모오스 트랜지스터중 하나의 게이트입력을 일정전압을 인가하여 상기 모오스 트랜지스터의 전류량을 일정하게 만들어 줌으로써 유효 저항을 더욱 증가시켜 외부 전원 전압의 변화에 비례하여 소정 레벨의 기준 전압을 변화시키는 기준 전압 발생 회로에 관한 것이다.
일반적으로, 반도체 메모리장치의 기준 전압 발생 회로는 비교기와 같이 외부 전원 전압을 기준 전압과 비교하는 장치에 기준 전압을 제공하는 역할을 한다. 현재의 디램(DRAM)장치에서는 외부 전원 전압 예를 들면, VCC에 따라 일정 레벨을 정해놓고 그들 영역사이에서 다른 종류의 동작이나 상기 일정 레벨을 기준으로 양쪽 전압 레벨을 구별할 때가 많이 있다. 예를 들면, 외부 전원 전압 레벨 감지기와 같은 장치는 외부 전원 전압 예를 들면, 제1전원전압 VCC가 3.3V에서 동작한다. 2.2V를 기준으로 상기 외부 전원 전압 VCC가 2.5V 이상에서와 이하에서 리프레쉬 싸이클(Refresh cycle)을 다르게 해주기 위한 회로를 구성할 때 효과적으로 상기 외부 전원 전압 VCC을 상기 기준되는 전압에 따라 나뉘는 레벨별 전압을 감지하기 위한 회로를 고려해야 한다. 다시말하면 확실한 감지를 할 수 있는 전압레벨을 상기 외부 전원 전압 레벨 감지기의 비교기에 전달하는 회로를 고려해야 한다. 즉, 이러한 동작을 하기 위해 현재 쓰이는 16메가 디램(Mega DRAM)에서 사용되고 있는 기준 전압 발생기의 효과를 더욱 개선시키기 위한 회로가 필요하다. 상기 기준 전압 발생기의 기준 전압이 일정한 레벨이 되지 못하면 상기 외부 전원 전압 레벨 감지기에서 정확하게 감지하기가 어려운 문제점이 있다. 제1a도는 종래기술에 따른 기준 전압 발생 회로의 회로도이고, 제1b도는 제1a도에 비교되는 기준 전압 발생 회로의 회로도이다. 우선 제1a도의 구성을 살펴보면 다음과 같다. 제1전원전압 예를 들면, 외부 전원 전압 VCC단자 10과 제2전원전압 예를 들면, 접지전압 VSS단자 20사이에 피모오스 트랜지스터 3,5가 각각 직렬로 접속되어 있다. 상기 피모오스 트랜지스터3의 게이트는 상기 접지전압 VSS단자 20에 접속되어 있고 상기 피모오스 트랜지스터5의 게이트는 상기 접지전압 VSS단자 20에 접속되고 기판은 상기 외부 전원 전압 VCC단자 10에 접속된다. 그리고 상기 피모오스 트랜지스터3,5는 노드1을 통하여 출력단자30에 접속되어 있다. 그리고, 제1b도의 구성은 다음과 같다. 제1전원전압 예를 들면, 외부 전원 전압 VCC단자 10과 제2전원전압 예를 들면, 접지전압 VSS단자 20사이에 피모오스 트랜지스터7과 엔모오스 트랜지스터9가 직렬로 접속되어 있다. 상기 피모오스 트랜지스터7의 게이트는 상기 접지전압 VSS단자 20에 접속되어 있고 상기 엔모오스 트랜지스터9의 게이트는 노드2에 접속되어 있다. 상기 피모오스 트랜지스터7과 상기 엔모오스 트랜지스터9는 노드2을 통하여 출력단자30에 접속되어 있다. 먼저 제1b도의 동작을 설명하면 상기 외부 전원 전압 VCC는 상기 접지전압 VSS가 게이트로 인가됨에 의해서 턴온된 상기 피모오스 트랜지스터7의 채널을 통해 상기 노드2로 향한다. 상기 노드2의 전압은 상기 엔모오스 트랜지스터9에 인가되는 동시에 상기 출력단자30으로 출력된다. 상기 노드2의 전압이 게이트 및 드레인에 인가됨에 의해 상기 엔모오스 트랜지스터9는 턴온이 되어 상기 노드2의 전압은 상기 접지전압 VSS단자 20으로 방전된다. 그래서, 상기 외부 전원 전압 VCC가 증가함에 따라 상기 노드2에 걸리는 전압이 증가한다. 이때 상기 엔모오스 트랜지스터9의 게이트-소오스간의 전압 VGS가 증가하는 효과를 줌으로써 유효 저항이 감소하게 된다. 즉, 이 효과로 상기 노드2에 걸리는 전압의 증가를 감소시키므로 상기 노드2에 걸리는 전압, 다시말하면 출력단자30으로 출력되는 전압은 상기 외부 전원 전압 VCC의 변화에 덜 민감하게 되는 문제점이 있다. 즉, 상기 노드2에 걸리는 전압에 의한 전류의 양이 상기 엔모오스 트랜지스터9의 유효 저항이 감소하는 만큼 상기 엔모오스 트랜지스터9로 많이 방전되어 빠져나가므로 출력단자30으로 출력되는 전류의 양은 그만큼 적어지는 문제점이 있다. 다음으로 제1a도의 동작을 살펴보면, 제1b도의 엔모오스 트랜지스터9 대신에 피모오스 트랜지스터5가 접속된 것이 제1b도와 다른 구성이다. 따라서 노드1에 걸리는 전압은 상기 피모오스 트랜지스터5의 소오스에 공급되어지고 상기 접지전압 VSS가 게이트에 공급되어 상기 피모오스 트랜지스터5가 턴온된다. 따라서 제1b도와 같은 바이어스를 가지고 있으나 상기 외부 전원 전압 VCC의 증가가 상기 피모오스 트랜지스터5의 문턱전압 VT을 증가시키는 효과를 가져온다. 그러므로, 제1b도의 상기 엔모오스 트랜지스터9의 유효 저항보다는 상기 피모오스 트랜지스터5의 유효 저항이 커지므로 제1b도 보다는 상기 피모오스 트랜지스터5를 통하여 상기 접지전압 VSS로 향하는 전류의 양이 적게 되어 더 확실한 기준 전압을 발생시켜 감도의 개선효과를 가져올 수 있다. 그러나, 여러 내부회로들에 인가되는 기준 전압 발생기의 출력단자30의 출력전압의 감도들이 각각 다르기 때문에 상기 노드2에 걸리는 전압이 개개의 회로들에 따라 변화되어야 하는 문제점이 있다.
따라서, 본 발명의 목적은 여러 내부회로들에 구비되는 외부 전원 전압 레벨 감지기의 기준 전압 발생기에서, 상기 기준 전압 발생기를 구성하는 두개의 모오스 트랜지스터중 하나의 게이트입력을 내부회로들마다 다른 일정전압으로 인가하여 게이트입력된 모오스 트랜지스터의 전류량을 일정하게 만들어 줌으로써 유효 저항을 더욱 증가시켜 외부 전원 전압의 변화에 비례하여 소정 레벨의 기준 전압을 변화시키는 기준 전압 발생 회로를 제공함에 있다.
상기한 목적을 달성하기 위하여 본 발명은 외부 전원 전압 레벨 감지기에 외부 전원 전압 및 접지 전압의 레벨에 따라 발생되는 소정 레벨의 전압을 공급하는 기준 전압 발생 회로에 있어서: 상기 외부 전원 전압이 발생되는 단자에 일측이 접속되고 상기 접지 전압이 발생되는 단자에 게이트가 접속된 제1모오스 트랜지스터와; 게이트에 바이어스 전압이 인가되고 상기 제1모오스 트랜지스터의 타측과 일측이 접속되고 상기 접지 전원이 발생되는 단자에 타측이 접속되는 제2모오스 트랜지스터와; 상기 제1모오스 트랜지스터와 상기 제2모오스 트랜지스터가 공통 접속된 노드에 접속되며 외부 전원 전압 레벨 감지기에 공급하기 위한 소정 레벨의 전압이 출력되는 출력단자로 구성됨을 특징으로 하는 기준 전압 발생 회로를 제공한다.
이하 본 발명의 바람직한 실시예를 첨부한 제2a도와 제2b도를 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.
제2a도는 본 발명에 따른 일실시예로서의 기준 전압 발생 회로의 회로도이다. 제2a도의 구성은 제1b도의 엔모오스 트랜지스터9의 게이트에 인가되는 전압이 노드2상의 전압인 반면 제2a도에서는 상기 게이트에 일정전압 Vbias단자 100이 접속되어 있는 것을 제외하고는 전술한 제1b도의 구성과 동일하다. 제2a도의 동작을 설명하면, 피모오스 트랜지스터7에 의한 동작은 제1b도와 동일하고 엔모오스 트랜지스터9의 게이트에 일정전압 Vbias단자 100이 접속되어 일정전압 Vbias가 인가되어 상기 엔모오스 트랜지스터9가 턴온되는데 이때 노드3에 걸리는 전압의 전류량, 다시말하면 채널을 통해 흐르는 전류량을 일정하게 만들어 줌으로써 상기 엔모오스 트랜지스터9의 유효 저항이 외부 전원 전압 VCC가 증가하여 상기 노드3에 걸리는 전압이 증가할때 비례하여 더욱 커진다. 따라서, 상기 노드3에 걸리는 전압의 전류량이 거의 손실없이 상기 출력단자30으로 출력되어 상기 외부 전원 전압 VCC가 증가함에 따라 더욱 큰 변화를 가지는 기준 전압을 발생시키는 효과가 있다. 제2b도는 본 발명에 따른 다른 실시예로서의 기준 전압 발생 회로의 회로도이다. 제2b도의 구성은 제2a도의 엔모오스 트랜지스터9의 게이트에 일정전압 Vbias단자 100이 접속되어 있는데 반하여 제2b도에서는 외부 전원 전압 VCC이 접속되어 있고, 제2a도의 피모오스 트랜지스터7의 게이트는 접지전압 VSS단자에 접속되어 있는데 제2b도에서의 피모오스 트랜지스터7의 게이트는 일정전압 Vbias단자 100에 접속되어 있다는 것을 제외하면 제2a도의 구성과 동일하다. 제2b도의 동작을 설명하면, 피모오스 트랜지스터7의 게이트에 상기 일정전압 Vbias가 인가되어 상기 피모오스 트랜지스터7이 턴온되는데 이때 노드4에 걸리는 전압의 전류량, 다시말하면 채널을 통해 흐르는 전류량을 일정하게 만들어 줌으로써 상기 피모오스 트랜지스터7의 유효 저항이 상기 노드4에 걸리는 전압이 접지전압 VSS를 향한 방전이 증가하여 상기 노드4에 걸리는 전압이 상기 접지전압 VSS로 향하는 정도가 증가할때 비례하여 더욱 커진다. 따라서, 상기 노드4에 걸리는 전압의 전류량이 거의 손실없이 상기 접지전압 VSS로 향해 방전되어 출력단자30의 출력전압 Vout이 더욱 큰 변화를 가지면서 상기 접지전압 VSS에 접근하게 된다. 따라서, 더욱 큰 변화를 가지는 기준 전압을 발생시키는 효과가 있다. 상기 외부 전원 전압 VCC 또는 접지전압 VSS에 따라 출력전압 Vout을 출력하는 제2a도와 제2b도의 기준 전압 발생 회로는 제1a도와 제1b도의 기준 전압 발생 회로와 비교하여 더 큰 변화를 가질 수 있다. 제3도는 제1a,1b,2a도의 외부 전원 전압 감도의 비교도이다. 동일한 크기의 모오스 트랜지스터에서 상기 외부 전원 전압 VCC에 따른 출력전압 변화에 대한 시뮬레이션 결과를 보여준다. 여기서 시뮬레이션의 조건은 상온에서 상기 외부 전원 전압 VCC는 0V에서 5V까지 변화하고 상기 일정전압 Vbias는 0.6V일때로 정한다. 제3도를 설명하면 상기 외부 전원 전압 VCC에 대한 감도는 제1a도, 제1b도, 제2a도 각각 0.277, 0.602, 1.035이라는 결과를 얻었다. 이 결과로서 알 수 있는 사실은 본 발명에 따른 기준 전압 발생 회로가 상기 감도가 가장 높다는 것이다. 제1a도, 제1b도, 제2a도에서 처럼 모든 상부 로드(Top load)는 피모오스 트랜지스터3,7로 구성되어 외부 전원 전압 VCC가 증가함에 따라 선형 영역에서 동작하는 상기 피모오스 트랜지스터의 게이트-소오스간의 전압 VGS를 증가시키는 역할을 하므로 유효 저항이 감소한다. 따라서, 이러한 것을 이용하면 하부 로드(Bottom load)에서 노드1,2,3의 변화에도 불구하고 일정하고 큰 저항을 가질 수 있다면 출력단자30의 출력전압 Vout은 거의 상기 외부 전원 전압 VCC에 따라 크게 변화되어 상기 출력전압 Vout이 상기 외부 전원 전압 VCC에 따라 변화하는 기준 전압 발생기 역할을 하는 효과가 있다.
이 상기 외부 전원 전압 VCC에 따라 변화하는 기준 전압 발생기 역할을 하는 효과가 있다.
상기한 본 발명은 도면을 중심으로 예를들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 발명분야의 숙련된 자에게 있어 명백할 것이다.
Claims (4)
- 외부 전원 전압 레벨 감지기에 외부 전원 전압 및 접지 전압의 레벨에 따라 발생되는 소정 레벨의 전압을 공급하는 기준 전압 발생 회로에 있어서: 상기 외부 전원 전압이 발생되는 단자에 일측이 접속되고 상기 접지 전압이 발생되는 단자에 게이트가 접속된 제1모오스 트랜지스터와; 게이트에 바이어스 전압이 인가되고 상기 제1모오스 트랜지스터의 타측과 일측이 접속되고 상기 접지 전원이 발생되는 단자에 타측이 접속되는 제2모오스 트랜지스터와; 상기 제1모오스 트랜지스터와 상기 제2모오스 트랜지스터가 공통 접속된 노드에 접속되며 외부 전원 전압 레벨 감지기에 공급하기 위한 소정 레벨의 전압이 출력되는 출력단자로 구성됨을 특징으로 하는 기준 전압 발생 회로.
- 제1항에 있어서, 상기 제1모오스 트랜지스터와 상기 제2모오스 트랜지스터는 각각 피모오스 트랜지스터 및 엔모오스 트랜지스터임을 특징으로 하는 기준 전압 발생 회로.
- 외부 전원 전압 레벨 감지기에 외부 전원 전압 및 접지 전압의 레벨에 따라 발생되는 소정 레벨의 전압을 공급하는 기준 전압 발생 회로에 있어서: 게이트에 바이어스 전압이 인가되고 상기 외부 전원 전압이 발생되는 단자에 일측이 접속되는 제1모오스 트랜지스터와; 상기 제1모오스 트랜지스터의 타측과 일측이 접속되고 상기 접지 전압이 발생되는 단자에 타측이 접속되며 게이트에는 외부 전원 전압이 인가되는 제2모오스 트랜지스터와, 상기 제1모오스 트랜지스터와 상기 제2모오스 트랜지스터가 공통 접속된 노드에 접속되며 외부 전원 전압 레벨 감지기에 공급하기 위한 소정 레벨의 전압이 출력되는 출력단자로 구성됨을 특징으로 하는 기준 전압 발생 회로.
- 제3항에 있어서, 상기 제1모오스 트랜지스터와 상기 제2모오스 트랜지스터는 각각 피모오스 트랜지스터 및 엔모오스 트랜지스터임을 특징으로 하는 기준 전압 발생 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950018290A KR0158486B1 (ko) | 1995-06-29 | 1995-06-29 | 외부 전원 전압 레벨 감지기에서의 기준 전압 발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950018290A KR0158486B1 (ko) | 1995-06-29 | 1995-06-29 | 외부 전원 전압 레벨 감지기에서의 기준 전압 발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003193A KR970003193A (ko) | 1997-01-28 |
| KR0158486B1 true KR0158486B1 (ko) | 1999-02-01 |
Family
ID=19418856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950018290A KR0158486B1 (ko) | 1995-06-29 | 1995-06-29 | 외부 전원 전압 레벨 감지기에서의 기준 전압 발생회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0158486B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471143B1 (ko) * | 1997-12-31 | 2005-06-07 | 삼성전자주식회사 | 반도체 장치의 기준 전압 발생 회로 |
| US7541845B2 (en) * | 2001-08-31 | 2009-06-02 | Samsung Electronics Co., Ltd. | Signal receiver apparatus and method for detecting logic state represented by an input signal and semiconductor integrated circuit device having the same |
-
1995
- 1995-06-29 KR KR1019950018290A patent/KR0158486B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003193A (ko) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0133942B1 (ko) | 반도체 집적 회로장치 | |
| US7106129B2 (en) | Semiconductor device less susceptible to variation in threshold voltage | |
| US6297671B1 (en) | Level detection by voltage addition/subtraction | |
| KR0153603B1 (ko) | 반도체 장치의 파워-업 리세트신호 발생회로 | |
| KR930008661B1 (ko) | 반도체메모리장치의 데이타입력버퍼 | |
| US6690226B2 (en) | Substrate electric potential sense circuit and substrate electric potential generator circuit | |
| US5602506A (en) | Back bias voltage generator | |
| IE54336B1 (en) | Volgate level detecting circuitry | |
| KR100401392B1 (ko) | 전압조절회로및그방법,조절된전압조절회로및메모리회로 | |
| KR19990029191A (ko) | 저전압 동작 특성이 개선된 반도체 집적 회로 장치 | |
| KR20040035065A (ko) | 파워 업 신호 발생기 | |
| KR0158486B1 (ko) | 외부 전원 전압 레벨 감지기에서의 기준 전압 발생회로 | |
| KR100633826B1 (ko) | 온-다이 전압 미분기 설계를 위한 동적인 전압 스케일링스킴 | |
| US6885232B2 (en) | Semiconductor integrated circuit having a function determination circuit | |
| KR100196609B1 (ko) | 반도체 집적 회로 장치 | |
| US6265932B1 (en) | Substrate control voltage circuit of a semiconductor memory | |
| KR100554840B1 (ko) | 파워 업 신호 발생 회로 | |
| US6377074B1 (en) | Semiconductor device having a constant-current source circuit | |
| KR100258362B1 (ko) | 반도체 소자의 기준전압 발생장치 | |
| KR950012703A (ko) | 반도체 메모리 장치의 데이타 입력 버퍼 | |
| KR0150227B1 (ko) | 입력 회로 | |
| KR0123837B1 (ko) | 기준전압 발생장치 | |
| KR19990019750A (ko) | 기판 바이어스전압 감지장치 | |
| KR0172415B1 (ko) | 반도체 메모리 장치내의 외부입력신호 검출회로 | |
| KR0172341B1 (ko) | 반도체 메모리장치의 백바이어스 제너레이터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |