KR0172415B1 - 반도체 메모리 장치내의 외부입력신호 검출회로 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야

반도체 메모리 장치내의 외부입력신호 검출회로에 관한 것이다.

2. 발명이 해결하려고 하는 기술적 과제

핀 누설 발생을 방지하며 또한 외부입력신호 검출회로의 동작을 보다 정확히 제어할 수 있는 외부입력신호 검출회로를 제공함에 있다.

3. 발명의 해결방법의 요지

외부전원전압이 특정전압 이상으로 높게 들어 와야지만 출력이 하이로 동작되는 고전압 발생기와, 상기 고전압 발생기의 출력보다 드레쉬홀드전압 이상 높게 인가되었을 때만 동작하는 피모오스 트랜지스터를 부가시킨 외부입력신호 검출회로를 제공함에 있다.

4. 발명의 중요한 용도

반도체 메모리 장치에 적합하게 사용된다.

Description

반도체 메모리 장치내의 외부입력신호 검출회로

제1도는 종래기술에 의한 외부입력신호 검출회로도.

제2도는 외부입력신호 검출회로의 시뮬레이션은 나타낸 도면.

제3도는 본 발명의 따른 외부입력신호 검출회로도.

제4도는 본 발명의 제1실시예에 따른 외부입력신호 검출회로도.

제5도는 본 발명의 따른 외부입력신호 검출회로의 시뮬레이션을 나타낸 도면.

본 발명은 반도체 메모리 장치에 있어서, 특히 외부입력신호 검출회로에 관한 것이다.

반도체 메모리 장치에 있어서 칩의 특정 패드에 특정 전압이상이 인가되었을때만 특정회로가 동작되도록 하기 위하여 외부입력신호 검출회로가 사용된다. 이러한 외부입력신호 검출회로는 후술될 도면들을 통하여 설명할 것이다.

제1도는 종래기술에 의한 외부입력신호 검출회로를 도시한 것이다.

제1도를 참조하면, 외부입력신호 검출회로는 특정 패드로 부터의 제1외부전압 Vhigh과 접지점원 VSS사이에 피모오스 트랜지스터(2)과 엔모오스 트랜지스터(3)의 채널들이 직렬로 접속되고, 제2외부전압 Vinv과 접지전압 VSS사이에 피모오스 트랜지스터(5)와 엔모오스 트랜지스터(6)의 채널들이 직렬로 접속되고, 상기 피모오스 트랜지스터(2)와 엔모오스 트랜지스터(3)의 게이트들이 접속된 노드(1)에는 내부전원전압 VCC이 접속되고, 상기 피모오스 트랜지스터(5)와 엔모오스 트랜지스터(6)의 게이트들이 접속된 노드(4)에는 상기 피모오스 트랜지스터(2)의 드레인과 엔모오스 트랜지스터(3)의 드레인이 접속되며, 상기 피모오스 트랜지스터(2)의 드레인과 상기 엔모오스 트랜지스터(3)의 드레인이 접속된 노드(7)에는 출력단자 OUT가 접속되어 있다.

상기 외부입력신호 검출회로의 동작을 살펴보면, 칩의 특정 패드로 상기 내부전원전압 VCC보다 높은 상기 제1외부전압 Vhigh이 인가되었을 때, 상기 피모오스 트랜지스터(2)의 데이트-소오스사이의 전위차가 발생하여 상기 피모오스 트랜지스터(2)가 턴-온(Turn-On)되며, 또한 게이트 입력이 상기 내부전원전압 VCC으로 되어있는 상기 엔모오스 트랜지스터(3)와 상기 피모오스 트랜지스터(2)의 저항비에 따라 상기 노드(4)의 전압값이 결정된다. 즉 상기 피모오스 트랜지스터(2)의 게이트-소오스사이의 전위차가 증가함에 따라 제1외부전압 Vhigh이 증가하여 상기 피모오스 트랜지스터(2)에 흐르는 전류가 상기 엔모오스 트랜지스터(3)의 전류보다 크게되는 발생하는 경우에는 상기 노드(4)의 전압이 상기 제2외부전압 Vinv보다 큰 경우이므로 상기 피모오스 트랜지스터(5)는 턴-오프(Turn-Off)되고 상기 엔모오스 트랜지스터(6)는 턴-온되기에 상기 제2외부전압 Vinv의 출력이 반전된 값인 접지전압 VSS으로 바뀌게 된다.

제2도는 종래의 외부입력신호 검출회로를 시뮬레이션한 도면이다.

제2도를 참조하면, 상기 내부전원전압 VCC을 증가시키면서 내부전원발생회로(도시되지 않음)가 있을 경우와 상기 내부전원발생회로가 없을 경우 두가지를 비교한 것인데 도면에서 알 수 있듯이 상기 내부전원전압이 없을 경우에 좀 더 민감하게 동작함을 알 수 있다.

한편, 상기 제1외부전압 Vhigh을 인가하는 칩의 특정패드를 접속되지 않은 패드로 사용하지 못하고 어드레스나 제어 입력패드와 공유하여 사용할 경우에 내부전원전압 VCC보다 높은 전압이 인가되는 조건에서 상기 특정 패드가 동작할 때 상기 피모오스 트랜지스터(2)가 턴-온되면 상기 피모오스 트랜지스터(2)와 엔모오스 트랜지스터(3)가 동시에 턴-온되어 상기 특정 패드로부터 접지전압 VSS으로 전류패스가 발생하여 핀 누설(Pin Leakage)이 발생되는 문제점을 가지게 된다. 또한 상기 내부전원전압 VCC을 상기 내부전원발생회로(Internal Voltage Circuit)의 출력으로 제어할 경우에는 외부전원전압 보다 낮은 특정 패드로 부터의 상기 제1외부전압 Vhigh에서도 상기 외부입력신호 검출회로가 동작하는 문제점을 가지게 된다.

따라서 본 발명의 목적은 핀 누설 발생을 방지할 수 있는 외부입력신호 검출회로를 제공함에 있다.

본 발명의 다른 목적은 외부입력신호 검출회로의 동작을 보다 정확히 제어할 수 있게 하는 외부입력신호 검출회로를 제공함에 있다.

상기와 같은 본 발명의 목적을 달성하기 위한 기술적 사상에 따르면, 외부전원전압이 특정전압 이상으로 높게 들어 와야지만 츨력이 하이로 동작되는 고전압 발생기와, 상기 고전압 발생기의 출력보다 드레쉬홀드전압이상 높게 인가되었을때만 동작하는 피모오스 트랜지스터와 앤모오스 트랜지스터들로 구성된 제1인버어터부와, 상기 제1인버어터부의 출력단에 접속되어 상기 제1인버어터부의 출력레벨을 반전된 출력레벨로 만드는 제2인버어터부로 구성된 외부입력신호 검출회로를 가짐을 특징으로 한다.

또한 본 발명은 외부전원전압이 특정전압 이상으로 높게 들어 와야지만 출력이 하이로 동작되는 고전압 발생기와, 상기 고전압 발생기의 출력을 내부전원전압레벨로 제어하기 위한 내부전원 발생회로와, 상기 고전압 발생기의 출력보다 드레쉬홀드전압 이상 높게 인가되었을때만 동작하는 피모오스 트랜지스터와 앤모오스 트랜지스터들로 구성된 제1인버어터부와, 상기 제1인버어터부의 출력단자에 접속되어 상기 제1인버어터부의 출력레벨을 반전된 출력레벨로 만드는 제2인버어터부로 구성된 외부입력신호 검출회로를 가짐을 특징으로 한다.

이하 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다.

도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.

제3도는 본 발명의 따른 외부입력신호 검출회로를 나타낸 것이다.

.제3도를 참조하면, 외부전원전압 Vext이 특정전압이상으로 높게 들어와사지만 하이(High)로 동작되는 고전압 발생기(8)를 사용하여 회로구성을 하였다. 상기 외부전원전압 Vext을 입력으로 하는 상기 고전압 발생기(8)의 출력단자는 상기 제1외부전압 Vhigh(전원전압보다 높은 전압)과 접지전원사이에 채널들이 직렬로 접속된 피모오스 트랜지스터(10)와 엔모오스 트랜지스터(11, 12)중 상기 피모오스 트랜지스터(10)의 게이트와 상기 엔모오스 트랜지스터(11)의 게이트들이 접속된 노드(9)와 접속된다. 또한 상기 엔모오스 트랜지스터(12)의 게이트를 통해서는 상기 내부전원전압 VCC이 입력된다. 상기 제2외부전압 Vinv(입력되는 전압을 전원전압으로 반전시키기 위한 전압)과 접지전원사이에 채널이 직렬로 접속된 피모오스 트랜지스터(14)와 엔모오스 트랜지스터(15)의 게이트들은 상기 엔모오스 트랜지스터(11)의 소오스와 상기 엔모오스 트랜지스터(12)의 드레인이 접속된 노드(13)와 접속되어 상기 노드(13)를 통해 인가되는 전압에 의해 제어된다. 한편 상기 외부입력신호 검출회로의 출력 OUT은 상기 피모오스 트랜지스터(14)와 엔모오스 트랜지스터(15)의 드레인들이 접속된 노드(16)를 통하여 특정회로에 접속된다.

본 발명의 동작을 살펴보면, 상기 외부입력신호인 외부전원전압 Vext이 특정전압 이상 들어올 경우에 동작하는 상기 고전압 발생기(8)을 통하여 상기 노드(9)에 상기 외부전원전압 Vext이 출력되는데 이 출력은 상기 제1외부전압 Vhigh보다 드레쉬홀드전압(Threshold)값 이상 높게 인가 되었을때에만 외부전원전압 Vext이 검출된다. 그리고 상기 노드(13)와 상기 외부입력신호 검출회로의 출력단인 노드(16)사이의 동작은 제1도의 노드(4)와 상기 노드(7)사이의 동작과 동일하다. 종래기술에서 처럼상기 특정 패드로 부터의 상기 제1외부전압 Vhigh이 전원전압보다 높게 인가되기만 하면 상기 외부입력신호 검출회로가 동작되는 것이 아니라 먼저 상기 고전압 발생기(8)가 동작되게하여 상기 전원전압이 특정전압이상으로 입력되어야 하고, 동시에 상기 제1외부전압 Vhigh이 상기 고전압 발생기(8)의 출력보다 높게 인가되어야만 외부입력신호를 검출하게 함으로서 그 검출 출력의 신호에 의해 동작되는 번-인(Burn-In)단축회로의 구동을 종래의 방법보다 정확히 제어하 수 있게 되었다. 좀 더 상세히 설명하면, 상기 외부전원전압Vext이 특정 기준전압 이상으로 고전압 발생기(8)에 인가되면 출력노드(9)가 하이레벨로 동작하게 된다. 한편 상기 외부전원전압Vext이 낮아 출력노드(9)가 로우레벨로 될 때는 상기 엔모오스 트랜지스터(11)가 오프상태로서 상기 제1외부전압 Vhigh에 관계없이 턴-온된 피모오스 트랜지스터(14)를 통하여 출력 OUT이 하이레벨의 전압값을 유지하게 된다. 따라서 상기 고전압 발생기(8)의 출력이 하이레벨로 되고 상기 피모오스 트랜지스터(10)가 턴-온될 수 있도록 상기 제1외부전압 Vhigh이 상기 노드(9)보다 드레쉬홀드전압이상 높게 인가되면 상기 피모오스 트랜지스터(10)와 상기 엔모오스 트랜지스터(11)가 모두 턴-온되어 상기 출력노드(13)가 하이레벨로 상승하게 되고, 이로써 출력 OUT이 로우레벨의 전압값으로 천이하게 된다.

본 발명에서와 같이 번-인 구동회로를 제어할 목적으로 상기 외부입력신호 검출회로를 사용할 경우에는 상기 외부입력신호 검출회로의 입력단자인 외부전원전압 Vext에 상기 번-인 전압이 인가되고 그에따라 상기 고전압 발생기(8)의 출력이 하이로 동작하게 되고, 이때 상기 엔모오스 트랜지스터(11)가 턴-온되며, 출력 OUT은 로우레벨로 변하게 되어, 이 출력신호로 상기 번-인 단축회로를 구동하도록 하는 것이다.

제4도는 본 발명의 제1실시예에 따른 외부입력신호 검출회로를 나타낸 것이다.

제4도를 참조하면, 상기 외부전원전압Vext과 출력 OUT사이의 접속관계는 제3도에서와 동일한데 부가된 것을 상기 고전압 발생기(8)의 출력을 제어하기 위하여 고전압 발생기(8)의 입력단에 상기 내부전원발생회로(20)의 한 단자가 접속되고 다른단자는 상기 고전압 발생기(8)에 접속되며, 또한 상기 피모오스 트랜지스터(10)의 게이트-소오스전위차를 조절하기위하여 상기 피모오스 트랜지스터(10)의 소오스와 상기 제1외부전압 Vhigh사이에 피모오스 트랜지스터(30)의 채널이 직렬로 접속되고, 상기 피모오스 트랜지스터(30)의 게이트는 상기 피모오스 트랜지스터(30)의 드레인에 접속되어 있는 것이다.

상기 내부전원전발생회로(20)를 사용할 경우에는 상기 외부전원전압 Vext을 상기 고전압 발생기(8)와 상기 내부전원발생회로(20)의 입력단자를 통하여 입력시켜 상기 내부전원발생회로(20)의 출력이 상기 고전압 발생기(8)를 제어하도록 하였다. 이것은 상기 노드(9)의 전원값을 상기 내부전원발생회로(20)의 전압값으로 동작되도록 하는 것이다. 따라서 좀 더 안정된 동작이 가능하다.

제5도는 본 발명과 제1실시예에 따른 외부입력신호 검출회로의 시뮬레이션을 나타낸 도면이다.

제5도를 참조하면, 상기 제1외부전압 Vhigh을 증가시키면서 상기 내부전원발생회로(20)가 있을 경우(제4도에 도시되어 있음)와 상기 내부전원발생회로(20)가 없을 경우(제3도에 도시되어 있음) 두가지를 비교한 것인데, 상기 제1외부전압 Vhigh이 상기 노드(9)의 전압 보다 높으면 상기 노드(13)의 전압은 상승하게 되고 또한 상기 출력 OUT의 전압값은 하이레벨로 증가하게됨을 도면에서 알 수 있다. 게다가 상기 내부전원발생회로(20)를 사용했을 경우에는 좀 더 민감하게 동작함을 알 수 있다.

전술한 바와 같이 본 발명은 핀 누설의 발생을 방지할 수 있는 이점을 갖는다. 또한 본 발명은 종래의 외부입력신호 검출회로의 동작을 보다 안정되게 제어할 수 있는 이점을 갖는다.

Claims (8)

1. 외부전원전압을 검출하기위한 반도체 메모리 장치의 외부입력신호 검출회로에 있어서: 상기 외부전원전업을 입력으로하여 상기 외부전원전압이 특정전압이상으로 높게 들어 와야지만 출력이 하이로 동작되는 고전압 발생부와, 상기 고전압 발생부의 출력단자에 접속되어 상기 고전압 발생부의 출력에 응답하여 하이레벨의 전압값 또는 그라운드레벨의 전압값으로 만드는 제1인버어터부와, 상기 제1인버어터부의 출력단자에 접속되어 상기 제1인버어터부의 출력에 응답하여 하이레벨의 전압값 또는 그라운드레벨의 전압값으로 만드는 제2인버어터부를 가짐을 특징으로 외부입력신호 검출회로.
2. 제1항에 있어서, 상기 특정전압은 전원전압임을 특징으로 하는 외부입력신호 검출회로.
3. 제2항에 있어서, 상기 제1인버어터부는 전원전압보다 높은 고전압과 접지전원 사이에 채널들이 직렬로 접속된 제1피모오스 트랜지스터와 제1 및 제2엔모오스 트랜지스터들 가지며, 상기 제1피모오스 트랜지스터의 게이트와 제1엔모오스 트랜지스터의 게이트는 상기 고전압 발생부의 출력단자와 접속되고, 상기 제2엔모오스 트랜지스터의 게이트는 전원전압과 접속됨을 특징으로 하는 외부입력신호 검출회로.
4. 제3항에 있어서, 상기 제2인버어터부는 전원전압과 접지전압사이에 채널들이 직렬로 제2피모오스 트랜지스터와 제3엔모오스 트랜지스터로 구성됨을 특징으로 하는 외부입력신호 검출회로.
5. 외부전원전압을 검출하기 위한 반도체 메모리 장치의 외부입력신호 검출회로에 있어서: 상기 외부전원전압을 입력으로하여 상기 외부전원저압이 특정전압이상으로 높게 들어 와야지만 출력이 하이로 동작되는 고전압 발생부와, 상기 고전압 발생부의 출력을 내부전원전압레벨로 제어하기 위한 내부전원 발생회로와, 상기 고전압 발생부의 출력단자에 접속되어 상기 고전압 발생부의 출력에 응답하여 하이레벨의 전압값 또는 그라운드레벨의 전압값으로 만드는 제1인버어터부와, 상기 제1인버어터부의 출력단자에 접속되어 상기 제1인버어터부의 출력에 응답하여 하이레벨의 전압값 또는 그라운드레벨의 전압값을 만드는 제2인버어터부를 가짐을 특징으로 외부입력신호 검출회로.
6. 제5항에 있어서, 상기 특정전압은 전원전압임을 특징으로 하는 외부입력신호 검출회로.
7. 제6항에 있어서, 상기 제1인버어터부는 전원전압보다 높은 고전압과 접지전원 사이에 채널들이 직렬로 접속된 제1 및 제2피모오스 트랜지스터와 제1 및 제2엔모오스 트랜지스터들 가지며, 상기 제1피모오스 트랜지스터의 게이트는 제2엔모오스 트랜지스터의 소오스와 접속되고, 상기 제2피모오스 트랜지스터의 게이트와 상기 제1엔모오스 트랜지스터의 게이트는 상기 고전압 발생부의 출력단자와 접속되고, 상기 제2엔모오스 트랜지스터의 게이트는 전원전압과 접속됨을 특징으로 하는 외부입력신호 검출회로.
8. 제7항에 있어서, 상기 제2인버어터부는 전원전압과 접지전압사이에 채널들이 직렬로 접속된 제3피모오스 트랜지스터와 제3엔모오스 트랜지스터로 구성됨을 특징으로 하는 외부입력신호 검출회로.