KR940018864A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR940018864A
KR940018864A KR1019940000401A KR19940000401A KR940018864A KR 940018864 A KR940018864 A KR 940018864A KR 1019940000401 A KR1019940000401 A KR 1019940000401A KR 19940000401 A KR19940000401 A KR 19940000401A KR 940018864 A KR940018864 A KR 940018864A
Authority
KR
South Korea
Prior art keywords
channel mos
operation mode
power supply
supply voltage
mos transistor
Prior art date
Application number
KR1019940000401A
Other languages
English (en)
Other versions
KR970010642B1 (ko
Inventor
다이사부로 다까시마
Original Assignee
사또 후미오
가부시끼가이샤 도시바(Kabushiki Kaisha Toshiba)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바(Kabushiki Kaisha Toshiba) filed Critical 사또 후미오
Publication of KR940018864A publication Critical patent/KR940018864A/ko
Application granted granted Critical
Publication of KR970010642B1 publication Critical patent/KR970010642B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Pulse Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

소비 전류가 큰 액티브시와 소비 전류가 극히 작은 스탠바이시가 존재하고, 스탠바이 동작 모드에 있어서는 일정의 하이 “H”레벨 또는, 로우 “L”레벨로 고정되어 있는 접속 노드를 소오스 또는 드레인으로 한다. p채널 및 n채널 MOS 트랜지스터를 갖는 반도체 장치에 있어서, 동일 채널의 MOS 트랜지스터에 관하여, 스탠바이 동작 모드에 차단하는 트랜지스터 Q1, Q4의 임계치 전압 VT1, VT4를 스탠바이 동작 모드에서 동작(ON) 하는 트랜동작 모드에 차단하는 트랜지스터 Q1, Q4의 임계치 전압 VT1, VT4를 스탠바이 동작 모드에서 동작(ON)하는 트랜지스터 Q2, Q3D의 임계치 전압 VT2, VT3보다도 높게 설(VT1〉 VT2,｜VT4〉 VT3｜)하는 것을 특징으로 한다.

Description

반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 제1 실시예에 관한 메모리 회로의 일부의 논리 게이트를 도시한하는 도면, 제5A도 내지 제5C도는 본 발명의 제1 실시예에 있어서의 게이트 지연을 도시하는 도면, 제6도는 본 발명의 제1실시예에 있어서의 전원 전업 Vcc미니엄(Minimum)에서의 게이트 지연 시간을 설명하는 도면, 제7A도 내지 제7C도는 본 발명의 제1 실시에의 NAND 회로에의 적용예를 도시하는 도면.

Claims (10)

  1. 소정의 소비 전류로 동작하는 애티브 동작 모드와 상기 소정의 소비 전류 보다 극히 작은 소비 전류로 동작하는 스탠바이 동작 모드를 갖는 반도체 장치에 있어서, 각각 소오스 및 드레인을 갖는 복수의 p채널 MOS 트랜지스터 및 n채널 MOS 트랜지스터와, 상기 p채널 MOS 트랜지스터 및 상기 n채널 MOS 트랜지스터의 상기 소오스 및 상기 드레인의 일단은 상기 스탠바이 동작 모드에서 하이 “H”레벨 및 로우 “L”레벨의 일단의 소정 전위로 고정되어 있고, 상기 p채널 MOS 트랜지스터 및 상기 n채널 MOS 트랜지스터의 동일 채널의 MOS 트랜지스터에 대하여 상기 스탠바이 동작 모드에서 차단되는 제1의 MOS 트랜지스터의 임계치 전압보다도 높은 값으로 설정하는 설정 수단을 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 제1의 MOS 트랜지스터의 채널 폭은 상기 제2의 MOS 트랜시스터의 채널 폭보다 작은 채널 폭을 갖는 것을 특징으로 하는 반도체 장치.
  3. 제3항에 있어서, 상기 p채널 MOS 트랜지스터 및 상기 n채널 MOS 트랜지스터의 적어도 일단이 직렬 접속되어 있고, 스탠바이 동작 모드에서 직렬 접속된 MOS 트랜지스터가 차단되는 경우에는 상기 설정 수단은 직렬 접속된 MOS 트랜지스터의 하나 이상의 임계치 전압을 높게 하는 수단을 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 상기 p채널 및 n채널 MOS 트랜지스터를 직렬 접속하여 얻어진 회로는 NOR 및 NAND 회로의 적어도 일단의 회로를 구성하는 것을 특징으로 하는 반도체 장치.
  5. 소정의 소비 전류로 동작하는 액티브 동작 모드와 상기 소정의 소비 전류 보다 극히 작은 소비 전류로 동작하는 스탠바이 동작 모드를 갖는 반도체 장치에 있어서, 각각 소오스 및 드레인을 갖는 복수의 p채널 MOS 트랜지스터 및 n채널 MOS 트랜지스터와, 상기 p채널 MOS 트랜지스터 및 상기 n채널 MOS 트랜지스터의 상기 소오스 및 상기 드레인의 일단은 상기 스탠바이 동작 모드에서 하이 “H”레벨 및 로우 “L”레벨의 일단의 소정의 전위로 고정되어 있고, 스탠바이 동작 모드에서 차단되는 p채널 MOS 트랜지스터가 접속된 제2 전원의 전압을 스탠바이 동작 모드에서 동작(ON)하는 p채널 MOS 트랜지스터가 접속된 제1 전원의 전압 보다도 내리는 수단과, 스탠바이 동작 모드에서 차단되는 n채널 MOS 트랜지스터가 접속된 제4전원 전압을 스탠바이 동작 모드에서 동작하는 n채널 MOS가 접속된 제3 전원의 전압보다도 높게 올리는 수단을 구비하는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서, 스탠바이 동작 모드에서 동작하는 p채널 MOS 트랜지스터가 접속된 제1전원 전압과, 스탠바이 동자 모드에서 동작하는 n채널 MOS 트랜지스터 가 접속된 제3의 전원 전압을 변경하지 않는 수단을 구비하는 것을 특징으로 하는 반도체 장치.
  7. 제5항에 있어서, 상기 p채널 MOS 트랜지스터의 그룹 및 n채널 MOS 트랜지스터의 그룹의 저겅도 일단이 직렬 접속되어 직렬 접속 트랜지스터 회로를 형성하고, 상기 직렬 접속 트랜지스터 회로의 양단에 상기 제1전원전압 및 상기 제2 전원 전압이 인가되고, 스탠바이 동작 모드에서 상기 직렬 접속 트랜지스터 회로가 차단되는 경우에 상기 설정 수단은 상기 제1 전원 전압을 내려 상기 제3 전원 전압을 올리는 수단을 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서, 상기 직렬 접속 트랜지스터 회로는 NOR 및 NAND 회로의 적어도 일단의 회로를 구성하는 것을 특징으로 하는 반도체 장치.
  9. 제5항에 있어서, 각각 p채널 및 n채널의 MOS 트랜지스터로 구성된 복수의 메모리 셀이 배치된 복수의 코어 회로를 더 구비하는데, 상기 설정 수단은 액티브 동작 모드로 되어도 선택되지 않는 상기 코어 회로에 대하여 스탠바이 동작 모드에서 차단되는 p채널 MOS 트랜지스터가 접속된 제2 전원 전압과, 스탠바이 동작 모드에서 차단되는 n채널 MOS 트랜지스터가 접속된 제4 전원 전압을 스탠바이 동작 모드에서 각각 제1전원 전압 및 제3전원 전압과 동일한 전위로 유지하는 수단을 포함하는 것을 특징으로 하는 반도체 장치.
  10. 제9항에 있어서, 외부로부터의 소정의 신호를 입력하는 입력 수단을 구비하는데, 액티브 동작 모드에서 제2 전원 전압 및 제4 전원 전압을 각각 상기 제1 전원 전압 및 상기 제3 전원 전압과 동전위로 하는 코어 회로가 상기 입력 수단에 의해 입력된 신호를 표시하는 어드레스 값에 의해 선택되는 것을 특징으로 하는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940000401A 1993-01-12 1994-01-12 반도체 장치 KR970010642B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-003011 1993-01-12
JP5003011A JPH06208790A (ja) 1993-01-12 1993-01-12 半導体装置

Publications (2)

Publication Number Publication Date
KR940018864A true KR940018864A (ko) 1994-08-19
KR970010642B1 KR970010642B1 (ko) 1997-06-28

Family

ID=11545408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940000401A KR970010642B1 (ko) 1993-01-12 1994-01-12 반도체 장치

Country Status (3)

Country Link
US (1) US5541885A (ko)
JP (1) JPH06208790A (ko)
KR (1) KR970010642B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058688A (ko) * 2000-12-30 2002-07-12 이계안 캔 시스템에서 데이터 통신을 위한 메시지 구성방법

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100281600B1 (ko) * 1993-01-07 2001-03-02 가나이 쓰도무 전력저감 기구를 가지는 반도체 집적회로
US7388400B2 (en) 1993-01-07 2008-06-17 Elpida Memory, Inc. Semiconductor integrated circuits with power reduction mechanism
US6384623B1 (en) 1993-01-07 2002-05-07 Hitachi, Ltd. Semiconductor integrated circuits with power reduction mechanism
JP3725911B2 (ja) 1994-06-02 2005-12-14 株式会社ルネサステクノロジ 半導体装置
KR0164814B1 (ko) * 1995-01-23 1999-02-01 김광호 반도체 메모리장치의 전압 구동회로
US5774367A (en) * 1995-07-24 1998-06-30 Motorola, Inc. Method of selecting device threshold voltages for high speed and low power
TW324101B (en) 1995-12-21 1998-01-01 Hitachi Ltd Semiconductor integrated circuit and its working method
TW333698B (en) * 1996-01-30 1998-06-11 Hitachi Ltd The method for output circuit to select switch transistor & semiconductor memory
US5933050A (en) * 1996-05-22 1999-08-03 Matsushita Electric Industrial Co., Ltd. Semiconductor circuit
US5831451A (en) * 1996-07-19 1998-11-03 Texas Instruments Incorporated Dynamic logic circuits using transistors having differing threshold voltages
US5821778A (en) * 1996-07-19 1998-10-13 Texas Instruments Incorporated Using cascode transistors having low threshold voltages
TW336353B (en) * 1996-09-12 1998-07-11 Matsushita Electric Ind Co Ltd Semiconductor circuit
TW365007B (en) * 1996-12-27 1999-07-21 Matsushita Electric Ind Co Ltd Driving method of semiconductor integrated circuit and the semiconductor integrated circuit
US6049231A (en) * 1997-07-21 2000-04-11 Texas Instruments Incorporated Dynamic multiplexer circuits, systems, and methods having three signal inversions from input to output
JPH1155089A (ja) * 1997-07-29 1999-02-26 Mitsubishi Electric Corp 半導体ゲート回路
US6009037A (en) * 1997-09-25 1999-12-28 Texas Instruments Incorporated Dynamic logic memory addressing circuits, systems, and methods with reduced capacitively loaded predecoders
US6021087A (en) * 1997-09-25 2000-02-01 Texas Instruments Incorporated Dynamic logic memory addressing circuits, systems, and methods with decoder fan out greater than 2:1
US5982702A (en) * 1997-09-25 1999-11-09 Texas Instruments Incorporated Dynamic logic memory addressing circuits, systems, and methods with predecoders providing data and precharge control to decoders
JP3382144B2 (ja) * 1998-01-29 2003-03-04 株式会社東芝 半導体集積回路装置
JP3467416B2 (ja) * 1998-04-20 2003-11-17 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその製造方法
JP3566608B2 (ja) 1999-12-28 2004-09-15 Ｎｅｃエレクトロニクス株式会社 半導体集積回路
JP2002124858A (ja) * 2000-08-10 2002-04-26 Nec Corp 遅延回路および方法
JP2002083493A (ja) * 2000-09-05 2002-03-22 Toshiba Corp 半導体記憶装置
JP3544933B2 (ja) 2000-10-05 2004-07-21 Ｎｅｃエレクトロニクス株式会社 半導体集積回路
JP2002367369A (ja) 2001-06-05 2002-12-20 Nec Corp 半導体記憶装置
JP2004021574A (ja) * 2002-06-17 2004-01-22 Hitachi Ltd 半導体装置
US6738305B1 (en) 2002-07-25 2004-05-18 Taiwan Semiconductor Manufacturing Company Standby mode circuit design for SRAM standby power reduction
US7248522B2 (en) * 2003-09-04 2007-07-24 United Memories, Inc. Sense amplifier power-gating technique for integrated circuit memory devices and those devices incorporating embedded dynamic random access memory (DRAM)
US7372765B2 (en) * 2003-09-04 2008-05-13 United Memories, Inc. Power-gating system and method for integrated circuit devices
US7359277B2 (en) * 2003-09-04 2008-04-15 United Memories, Inc. High speed power-gating technique for integrated circuit devices incorporating a sleep mode of operation
JP3902598B2 (ja) 2004-02-19 2007-04-11 エルピーダメモリ株式会社 半導体回路装置
JP4117275B2 (ja) 2004-08-17 2008-07-16 エルピーダメモリ株式会社 半導体集積回路
JP2006262421A (ja) * 2005-03-18 2006-09-28 Fujitsu Ltd 半導体集積回路及びそのノイズ低減方法
US8294510B2 (en) * 2006-12-26 2012-10-23 Renesas Electronics Corporation CMOS circuit and semiconductor device with multiple operation mode biasing
JP2008294682A (ja) * 2007-05-23 2008-12-04 Sanyo Electric Co Ltd 可変インピーダンス回路、それを用いた可変インピーダンスシステム、フィルタ回路、増幅器、通信システム
JP2008306281A (ja) * 2007-06-05 2008-12-18 Nec Electronics Corp 半導体装置
JP2010268006A (ja) * 2010-08-20 2010-11-25 Hitachi Ltd 半導体集積回路
EP2779456B1 (en) * 2013-03-15 2018-08-29 Dialog Semiconductor B.V. Method for reducing overdrive need in mos switching and logic circuit
CN103475359B (zh) * 2013-09-24 2016-03-02 中国科学院微电子研究所 抗单粒子瞬态脉冲cmos电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0289292A (ja) * 1988-09-26 1990-03-29 Toshiba Corp 半導体メモリ
JP2704459B2 (ja) * 1989-10-21 1998-01-26 松下電子工業株式会社 半導体集積回路装置
US5200921A (en) * 1990-09-20 1993-04-06 Fujitsu Limited Semiconductor integrated circuit including P-channel MOS transistors having different threshold voltages
US5166902A (en) * 1991-03-18 1992-11-24 United Technologies Corporation SRAM memory cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058688A (ko) * 2000-12-30 2002-07-12 이계안 캔 시스템에서 데이터 통신을 위한 메시지 구성방법

Also Published As

Publication number Publication date
US5541885A (en) 1996-07-30
JPH06208790A (ja) 1994-07-26
KR970010642B1 (ko) 1997-06-28

Similar Documents

Publication Publication Date Title
KR940018864A (ko) 반도체 장치
KR970017598A (ko) 반도체 장치 및 그 제어 회로
KR940025179A (ko) 인터페이스 회로
KR970060217A (ko) 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리
US5095230A (en) Data output circuit of semiconductor device
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR910002127A (ko) 전원절환회로
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
KR100287186B1 (ko) 반도체 메모리 장치의 상보형 차동 입력 버퍼
KR950035088A (ko) 시모스 회로용 입력 버퍼
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR940024629A (ko) 통신회로시스템
KR970029739A (ko) 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치
KR950016002A (ko) 3치 입력 버퍼 회로
KR960702698A (ko) 전자 회로(CMOS input with Vcc compensated dynamic threshold)
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR930011433A (ko) 반도체 집적회로장치
KR20010058871A (ko) 낮은 서브-스레숄드 누설전류를 갖는 로직게이트 회로
JP3935266B2 (ja) 電圧検知回路
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
JP3505149B2 (ja) ３つの異なった電位を有する出力信号を生成するためのデコーダエレメント
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR980004965A (ko) 전원 전압보다 더 높은 전압을 공급하는 회로를 구비한 반도체 회로
KR930000822B1 (ko) 전위검지회로
JPH0349216B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101028

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee