KR940024629A - 통신회로시스템 - Google Patents

통신회로시스템 Download PDF

Info

Publication number
KR940024629A
KR940024629A KR1019940008846A KR19940008846A KR940024629A KR 940024629 A KR940024629 A KR 940024629A KR 1019940008846 A KR1019940008846 A KR 1019940008846A KR 19940008846 A KR19940008846 A KR 19940008846A KR 940024629 A KR940024629 A KR 940024629A
Authority
KR
South Korea
Prior art keywords
transistor
mos transistor
channel
circuit
complementary
Prior art date
Application number
KR1019940008846A
Other languages
English (en)
Other versions
KR100310858B1 (ko
Inventor
다카아키 야마다
야스시 나카모토
Original Assignee
오오가 노리오
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5104672A external-priority patent/JPH06314143A/ja
Priority claimed from JP10476793A external-priority patent/JP3371463B2/ja
Application filed by 오오가 노리오, 소니 가부시끼가이샤 filed Critical 오오가 노리오
Publication of KR940024629A publication Critical patent/KR940024629A/ko
Application granted granted Critical
Publication of KR100310858B1 publication Critical patent/KR100310858B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

본 발명의 목적은 펀치스루전류의 발생을 방지하고 극한 속도감소를 억제하고 종래의 처리기술을 사용할지라도 고수율 및 저비용을 가능하게 하는 강압회로와, 소비전류의 감소 및 50% 듀티비율을 실현할 수 있는 발진회로 그리고 고감도 및 저소비전력의 검파를 가능하게 하는 검파회로를 제공하는 것이다.
본 발명에 따르면, 강압회로는 서로 접속된 p채널 트랜지스터와 n채널 트랜지스터를 포함하는 상보형 트랜지스터가 전원전압에 접속된 상보형 트랜지스터를 가지고, p채널 트랜지스터와 n채널 트랜지스터의 문턱 전압의 합에 대응하는 전압을 발생하고 그 전압을 부하회로에 공급하도록 구성되어 있고, 발진회로는 상보형 MOS 인버터와, 상기 상보형 MOS 인버터의 입력측에 접속된 커패시터와, 상기 상보형 MOS 인버터의 입력과 출력 사이에 접속된 저항소자로 구성되어 있고, 검파회로는 드레인과 게이트가 서로 연결된 제1및 제1MOS 트랜지스터와, 전류원을 포함하고, 상기 제1 및 제2MOS 트랜지스터의 게이트와 드레인 사이의 노드가 전류원에 접속되고, 상기 제1MOS 트랜지스터의 게이트가 신호입력선에 접속되고, 상기 제2MOS 트랜지스터의 전류용량이 상기 제1MOS 트랜지스터의 전류용량보다 크게 설정되도록 구성되어 있다.

Description

통신회로시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 강압회로를 사용하는 IC카드 LSI의 도면이고, 제2A,제2B도는 제1도의 강압회로에서 차동증폭기의 최적의 구성예를 설명하는 도면이고, 제3도는 본 발명의 제2실시예에 따른 인버터형 발진회로의 구성예의 도면.

Claims (11)

  1. 서로 접속된 p채널 트랜지스터와 n채널을 트랜지스터를 포함하는 상보형 트랜지스터가 전원전압에 접속된 상보형 트랜지스터를 가지고, p채널 트랜지스터와 n채널 트랜지스터의 문턱전압의 합에 대응하는 전압을 발생하고 그 전압을 부하회로에 공급하도록 구성된 강압회로를 포함하여 구성된 것을 특징으로 하는 통신호로시스템.
  2. 드레인과 소스가 서로 접속된 p채널 MOS 트랜지스터와 n채널 MOS 트랜지스터를 가지는 상보형 MOS 트랜지스터와, 차동증폭기와, 상기 상보형 MOS 트랜지스터의 하나의 소스가 전원전압에 접속되는 반면, 다른 소스는 상기 차동증폭기의 하나의 입력에 접속되고, 상기 차동증폭기의 다른 입력은 그 출력에 접속되고, 상기 차동증폭기의 출력은 부하회로의 전원선에 접속되도록 구성된 강압회로를 포함하여 구성된 것을 특징으로 하는 통신회로시스템.
  3. 상보형 MOS 인버터와, 상기 상보형 MOS 인버터의 입력측에 접속된 커패시터와, 상기 상보형 MOS 인버터의 입력과 출력사이에 접속된 저항소자로 구성된 발진회로를 포함하여 구성된 것을 특징으로 하는 통신회로시스템.
  4. 제3항에 있어서, 서로 접속된 p채널 트랜지스터와 n채널 트랜지스터를 가지고 전원에 접속되고 p채널 트랜지스터와 n채널 트랜지스터의 문턱전압의 합에 대응하는 전압을 발생하고 그것을 부하회로에 공급하는 강압회로의 출력에 접속된 부하회로에 설치되고, p채널 트랜지스터와 n채널 트랜지스터의 문턱전압의 합에 대응하는 전압에 의해 작동되는 발진회로를 포함하여 구성된 것을 특징으로 하는 통신회로시스템.
  5. 제3항에 있어서, 드레인과 소스가 서로 접속된 p채널 MOS 트랜지스터와 n채널 MOS 트랜지스터를 가지는 상보형 MOS 트랜지스터와, 차동증폭기와, 상기 상보형 MOS 트랜지스터의 하나의 소스가 전원전압에 접속되는 반면, 다른 소스는 상기 차동증폭기의 하나의 입력에 접속되고, 상기 차동증폭기의 다른 입력은 그 출력에 접속되고, 상기 차동증폭기의 출력은 부하회로의 전원선에 접속되도록 구성된 강압회로의 출력에 접속된 부하회로에 설치되고, p채널 트랜지스터와 n채널 트랜지스터의 문턱전압의 합에 대응하는 전압에 의해 작동되는 발진회로를 포함하여 구성된 것을 특징으로 하는 통신호로시스템.
  6. 제3항에 있어서, 상보형 MOS 인버터를 구성하는 p채널 및 n채널의 채널비는 소정값으로 설정된 발진회로를 포함하여 구성된 것을 특징으로 하는 통신회로시스템.
  7. 드레인과 게이트가 서로 연결된 제1 및 제2MOS 트랜지스터와, 전류원을 포함하고, 상기 제1 및 제2 MOS 트랜지스터의 게이트와 드레인 사이의 노드가 전류원에 접속되고, 상기 제1MOS 트랜지스터의 게이트가 신호입력선에 접속되고, 상기 제2MOS 트랜지스터의 전류용량이 상기 제1MOS 트랜지스터의 전류용량보다 크게 설정된 검파회로를 포함하여 구성된 것을 특징으로 하는 통신회로시스템.
  8. 제7항에 있어서, 차동증폭기를 또한 포함하고, 상기 차동증폭기의 한 입력이 제1MOS 트랜지스터의 드레인과 게이트 사이의 노드와 전류원에 접속되고, 타입력은 제2MOS 트랜지스터의 드레인과 게이트 사이의 노드와 전류원에 접속되도록 구성된 검파회로를 포함하여 구성된 것을 특징으로 하는 통신호로시스템.
  9. MOS 트랜지스터와, 상기 MOS 트랜지스터의 드레인에 접속된 전류원과, 상기 MOS 트랜지스터의 게이트에 소정의 바이어스 전압을 공급하는 바이어스 전압발생수단을 포함하고, 신호입력선에 MOS 트랜지스터의 게이트가 접속됨으로써 검파단을 형성하도록 구성된 검파회로를 포함하여 구성된 것을 특징으로 하는 통신회로시스템.
  10. 제9항에 있어서, 드레인과 소스가 서로 접속되고 동일 노드가 전류원에 접속된 MOS 트랜지스터와, MOS 트랜지스터의 게이트와 소스 사이에 접속된 커패시터와, MOS 트랜지스터와 검파단의 MOS 트랜지스터의 게이트 사이에 접속된 저항 소자로 이루어진 바이어스 전압 발생수단을 가지도록 구성된 검파회로를 포함하여 구성된 것을 특징으로 하는 통신회로시스템.
  11. 제9항에 있어서, 인버터를 또한 포함하고, 인버터의 입력은 MOS 트랜지스터의 드레인과 전류원 사이의 노드에 접속되도록 구성된 검파회로를 포함하여 구성된 것을 특징으로 하는 통신회로시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940008846A 1993-04-30 1994-04-26 통신회로시스템 KR100310858B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP93-104767 1993-04-30
JP5104672A JPH06314143A (ja) 1993-04-30 1993-04-30 降圧回路および発振回路
JP93-104672 1993-04-30
JP10476793A JP3371463B2 (ja) 1993-04-30 1993-04-30 検波回路

Publications (2)

Publication Number Publication Date
KR940024629A true KR940024629A (ko) 1994-11-18
KR100310858B1 KR100310858B1 (ko) 2001-12-15

Family

ID=27310286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940008846A KR100310858B1 (ko) 1993-04-30 1994-04-26 통신회로시스템

Country Status (2)

Country Link
US (1) US5623224A (ko)
KR (1) KR100310858B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19507571A1 (de) * 1995-03-03 1996-09-05 Siemens Ag Platine mit mehreren integrierten Schaltungen
US6130602A (en) 1996-05-13 2000-10-10 Micron Technology, Inc. Radio frequency data communications device
US6774685B2 (en) 1996-05-13 2004-08-10 Micron Technology, Inc. Radio frequency data communications device
US6696879B1 (en) 1996-05-13 2004-02-24 Micron Technology, Inc. Radio frequency data communications device
US6836468B1 (en) 1996-05-13 2004-12-28 Micron Technology, Inc. Radio frequency data communications device
US6163494A (en) * 1999-01-29 2000-12-19 Linear Technology Corporation IC with enhanced low voltage start-up
FR2820923B1 (fr) * 2001-02-09 2003-06-13 Atmel Nantes Sa Alimentation asservie pour liaison serie, de type maitre esclave
JP3617491B2 (ja) 2001-10-31 2005-02-02 ソニー株式会社 Ｉｃチップ及び情報処理端末
GB2404848A (en) * 2003-08-11 2005-02-16 Peter Frimley Vacuum cleaner attachment for taking up liquids
US20070124897A1 (en) * 2005-12-01 2007-06-07 Wilson Eric J Clamp for circular objects
DE102007059498A1 (de) * 2007-12-11 2009-06-18 Texas Instruments Deutschland Gmbh Linearer Spannungsregler mit präziser Detektion einer offenen Last
JP4572936B2 (ja) * 2008-01-18 2010-11-04 ソニー株式会社 遠隔操作装置及び通信システム
JP5198971B2 (ja) * 2008-08-06 2013-05-15 ルネサスエレクトロニクス株式会社 発振回路
JP5882606B2 (ja) * 2011-06-14 2016-03-09 ラピスセミコンダクタ株式会社 発振回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5310047A (en) * 1976-07-16 1978-01-30 Seiko Instr & Electronics Ltd Electronic circuit
JPS586606A (ja) * 1981-07-03 1983-01-14 Seiko Instr & Electronics Ltd 低電力基準パルス発生回路
JPS5817723A (ja) * 1981-07-23 1983-02-02 Toshiba Corp 発振回路
JPS58159119A (ja) * 1982-03-18 1983-09-21 Seiko Epson Corp Ｃｍｏｓ集積回路用基準電圧回路
JPS6077212A (ja) * 1983-10-04 1985-05-01 Nec Corp 定電圧電源回路
US5197033A (en) * 1986-07-18 1993-03-23 Hitachi, Ltd. Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
CH681928A5 (ko) * 1989-04-26 1993-06-15 Seiko Epson Corp

Also Published As

Publication number Publication date
US5623224A (en) 1997-04-22
KR100310858B1 (ko) 2001-12-15

Similar Documents

Publication Publication Date Title
KR910017773A (ko) 버퍼 회로
US7545183B2 (en) Integrated circuit comparator or amplifier
KR950007292A (ko) 저소비 전류로 동작하는 파워-온 신호 발생 회로
KR970051145A (ko) 전위 발생회로
KR970013707A (ko) 레벨 시프트 반도체 장치
KR940018864A (ko) 반도체 장치
KR940024629A (ko) 통신회로시스템
US6111425A (en) Very low power logic circuit family with enhanced noise immunity
KR900002566A (ko) 버퍼회로
KR960032900A (ko) 반도체 집적회로용 입력 버퍼 회로
KR950010340A (ko) 정 전류 발생 장치
KR920017116A (ko) 전류 감지 증폭회로
KR940027316A (ko) 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로
KR950022092A (ko) 비교기 회로
KR970008836A (ko) 고속에서 저전류 소모로 저진폭 입력 신호의 증폭이 가능한 입력 버퍼 회로를 포함하는 반도체 소자
KR910002127A (ko) 전원절환회로
KR950007287A (ko) 디지탈 신호 처리용 지연 회로
KR970008894A (ko) 입력버퍼회로
KR960003087A (ko) 수정발진회로
KR940020189A (ko) 캐스코드 전류 미러가 포함된 집적 회로
KR900011152A (ko) 전원전압 강하검파 및 초기화회로 재설정 회로
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
US6476680B2 (en) Cascode amplifying circuit and folded cascode amplifying circuit
KR850006902A (ko) 전압레벨 검출회로
KR960027331A (ko) 버퍼회로 및 바이어스회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110915

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20120910

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee