KR950024349A - 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로 - Google Patents
외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로 Download PDFInfo
- Publication number
- KR950024349A KR950024349A KR1019950001400A KR19950001400A KR950024349A KR 950024349 A KR950024349 A KR 950024349A KR 1019950001400 A KR1019950001400 A KR 1019950001400A KR 19950001400 A KR19950001400 A KR 19950001400A KR 950024349 A KR950024349 A KR 950024349A
- Authority
- KR
- South Korea
- Prior art keywords
- potential
- power supply
- internal power
- output node
- supplying
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명의 내부 파워 서플라이 회로(10)은 주 내부 파워 서플라이의 전위를 공급하는 회로(22), 두개의 보조 내부 파워 서플라이의 전위를 공급하는 회로(20과 18), 및 P채널 MOS 트랜지스터(9)를 구비한다. 내부 파워 서플라이의 전위를 공급하는 회로(22)는 외부 파워 서플라이의 전위(extVcc)에 의거하여 내부 파워 서플라이의 전위(extVcc)를 제1출력노드(12)에 공급된다.
하나의 보조 내부 파워 서플라이의 전위를 공급하는 회로(20)은 제어신호(01)에 응답하여 활성화되고, 일단 활성화되면, 제1출력노드(12)에 내부 파워 서플라이의 전위(extVcc)를 공급한다. 다른 보조 내부 파워 서플라이의 전위를 공급하는 회로(18)은 또다른 제어신호(02)에 응답하여 활성화되고, 일단 활성화되면, 제2출력노드(14)에 내부 파워 서플라이의 전위(extVcc)를 공급한다.
P채널 MOS트랜지스터(19)는 제1출력노드(12)와 제2출력노드(14) 사이에 접속되어 있다. P채널 MOS트랜지스터(19)는 제어신호(01)을 받는 게이트 단자를 가지고 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 내부 파워 서플라이 회로의 전체 구성을 도시한 회로도,
제2도 내지 제7도는 본 발명의 제2 내지 7실시예에 따른 파워 서플라이 회로의 전체 구성의 블럭도.
Claims (14)
- 외부 파워 서플라이의 전위(extVcc)에 의거하여 내부 파워 서플라이의 전위(intVcc)를 발생시키는 내부 파워 서플라이 회로에 있어서, 제1출력노드(12); 제2출력노드(14);상기 외부 파워 서플라이의 전위에 의거하여 상기 제1출력노드에 상기 내부 파워 서플라이의 전위를 공급하기 위한 주 내부 파워 서플라이 전위를 공급하는 수단(22); 상기 외부 파워 서플라이의 전위에 의거하여 상기 제1출력노드에 상기 내부 파워 서플라이의 전위를 선택적으로 공급하기 위한 제1보조 내부 파워 서플라이의 전위를 공급하는 수단(20); 제1보조 내부 파워 서플라이의 전위를 공급하는 수단이 상기 내부 파워 서플라이의 전위를 공급할 때에, 상기 외부 파워 서플라이의 전위에 의거하여 상기 제2출력노드에 상기 내부 파워 서플라이의 전위를 공급하기 위한 제2보조 내부 파워 서플라이의 전위를 공급하는 수단(18); 및 상기 제1과 2보조 내부 파워 서플라이의 전위를 공급하는 수단들이 상기 내부 파워 서플라이의 전위를 각각 공급할 때에 부도통되기 위하여 제1과 2출력노드들 사이에 접속되는 스위칭 수단(19)으로 구성되는 것을 특징으로 하는 내부 파워 서플라이 회로.
- 외부 파의 서플라이의 전위(extVcc)에 의거하여 내부 파워 서플라이의 전위보다 낮은 내부 파워 서플라이의 전위(intVcc)를 공급하는 내부 파워 서플라이 회로에 있어서, 제l출력노드(12); 제2출력노드(14); 상기 외부 파워 서플라이의 전위에 의거하여 상기 제1출력노드에 상기 내부 파워 서플라이의 전위를 공급하기 위한 주 내부 파워 서플라이 전위를 공급하는 수단(22); 상기 외부 파워 서플라이의 전위에 의거하여 상기 제1출력노드에 상기 내부 파워 서플라이의 전위를 공급하기 의하여 제1제어신호(01)에 응답하는 제1보조 내부 파워 서플라이의 전위를 공급하는 수단(20); 상기 외부 파워 서플라이의 전위에 의거하여 상기 제2출력노드에 상기 내부 파워 서플라이의 전위를 공급하기 위하여 제2제어신호에 응답하는 제2보조 내부 파워 서플라이의 전위를 공급하는 수단(18); 및 제1과 2 출력노드들 사이에 접속되고, 부도통되기 위하여 제1 및/또는 제2제어신호에 응답하는 스위칭 수단(19)으로 구성되는 것을 특징으로 하는 내부 파워 서플라이 회로.
- 반도체 메모리 장치의 주변회로와 센스 증폭기를 구동하는 회로를 위하여 외부 파워 서플라이의 전위(extVcc)에 의거하여 내부 파워 서플라이의 전위보다 낮은 내부 파워 서플라이의 전위(intVcc)를 발생시키는 내부 파워 서플라이 회로에 있어서, 상기 주변회로의 파워 서플라이 노드에 접속되는 제1출력노드(12); 상기 센스 증폭기를 구동하는 회로의 파워 서플라이 노드에 접속되는 제2출력노드(14); 상기 외부 파워 서플라이의 전위에 의거하여 상기 제1출력노드에 상기 내부 파워 서플라이의 전위를 공급하기 의한 주 내부 파워 서플라이 전위를 공급하는 수단(22); 상기 외부 파워 서플라이의 전위에 의거하여 상기 제1출력노드에 상기 내부 파워 서플라이의 전위를 공급하기 위하여 제1제어신호에 응답하는 제1보조 내부 파워 서플라이의 전위를 공급하는 수단(20); 상기 외부 파워 서플라이의 전위에 의거하여 상기 제2출력노드에 상기 내부 파워 서플라이의 전위를 공급하기 위하여 제1제어신호에 동기되어 있는 제2제어신호에 응답하는 제2보조 내부 파워 서플라이의 전위를 공급하는 수단(18); 및 상기 제1과 2 출력노드들 사이에 접속되고 부도통되기 위하여 상기 제1 및/또는 2 제어신호에 응답하는 스위칭 수단(19)으로 구성되는 것을 특징으로 하는 내부 파워 서플라이 회로.
- 제3항에 있어서, 상기 주 내부 파워 서플라이의 전위를 공급하는 수단이, 상기 외부 파워 서플라이의 전위가 공급되는 외부 파워 서플라이 노드와 상기 제1출력노드의 사이에 접속되는 제1구동 트랜지스터(32); 및 상기 제1출력노드의 전위가 상기 정 기준 전위보다 낮으면 상기 제1구동 트랜지스터를 도통되게 하고 상기 제1출력노드의 전위가 상기 정 기준 전위보다 늘으면 상기 제1구동 트랜지스터를 부도통되게 하기 위하여, 상기 제1출력노드의 전위를 외부에서 공급되는 정 기준 전위(constant reference voltage)(Vref)와 비교하는 제1비교 수단(30)을 구비하는 것을 특징으로 하는 내부 파워 서플라이 회로.
- 제4항에 있어서, 상기 제1보조 내부 파워 서플라이의 전위를 공급하는 수단이, 상기 외부 파워 서플라이 노드와 상기 제1출력노드 사이에 접속된 제2구동 트랜지스터(28); 상기 제1출력노드의 전위가 상기 정 기준 전위보다 낮으면 상기 제2구동 트랜지스터를 도통되게 하고 상기 제1출력노드의 전위가 상기 정 기준 전위보다 늘으면 상기 제1구동 트랜지스터를 부도통되게 하기 위하여, 상기 제1출력노드의 전위를 상기 정 기준 전위와 비교하기 위하여 상기 제1제어신호에 응답하는 제2비교수단(30); 및 상기 제2비교 수단이 활성화되어 있지 않을 때에, 상기 제2구동 트랜지스터를 부도통되게 하기 위한 수단(24)으로 구성되는 것을 특징으로 하는 내부 파워 서플라이 회로.
- 제5항에 있어서, 상기 제2보조 내부 파워 서플라이의 전위를 공급하는 수단이, 외부 파의 서플라이 노드와 상기 제2출력노드 사이에 접속되는 제3구동 트랜지스터(38), 상기 제2출력노드의 전위가 상기 정 기준 전위보다 낮으면 상기 제3구동 트랜지스터를 도통되게 하고 상기 제2출력노드의 전위가 상기 정 기준 전위보다 늘으면 상기 제3구동 트랜지스터를 부도통되게 하기 위하여, 상기 제2출력노드의 전위를 상기 정 기준 전위와 비교하기 위한 제3비교 수단(36), 및 상기 제3비교 수단이 활성화되어 있지 않을 때에, 상기 제3구동 트랜지스터를 부도통되게 하기 위한 수단(34)을 구비하는 것을 특징으로 하는 내부 파워 서플라이 회로.
- 제3항에 있어서, 주 내부 파워 서플라이의 전위를 공급하는 수단이, 상기 외부 파워 서플라이의 전위가 공급되는 외부 파워 서플라이의 노드에 접속되는 소스 단자와 상기 출력노드에 접속되는 드레인 단자를 구비한 제1P채널 MOS 트랜지스터(32), 및 상기 제1P채널 MOS 트랜지스터의 게이트 단자에 출력 전위를 공급하기 위하여 상기 제1출력노드의 전위와 외부적으로 공급되는 정 기준 전위(Vref)의 차이를 증폭하기 위한 차등 증폭 수단(30)을 구비하는 것을 특징으로 하는 내부 파워 서플라이 회로.
- 제7항에 있어서, 보조 내부 파워 서플라이의 전위를 공급하는 수단이, 상기 외부 파워 서플라이 노드에 접속되는 소스 단자와 상기 제1출력노드에 접속되는 드레인 단자를 구비한 제2P채널 MOS 트랜지스터(28), 상기 제2P채널 MOS 트랜지스터의 게이트 단자에 출력 전위를 공급하기 의하여 상기 제1출력노드의 전위와 정 기준 전위(Vref)의 차이를 증폭하기 위한 상기 제1제어신호에 응답하는 차등 증폭 수단(26), 및 상기 외부 파워 서플라이의 노드에 접속되는 소스 단자와 상기 제2P채널 MOS 트랜지스터의 게이트 단자에 접속되는 드레인 단자와 상기 제1제어신호를 받는 게이트 단자가 았는 제3P채널 MOS 트랜지스터(24)를 구비하는 것을 특징으로 하는 내부 파워 서플라이 회로.
- 제8항에 있어서, 상기 제2보조 내부 파워 서플라이의 전위를 공급하는 수단이, 상기 외부 파워 서플라이 노드에 접속되는 소스 단자와 상기 제2출력노드에 접속되는 드레인 단자가 있는 제4P채널 MOS 트랜지스터(38), 상기 제4P채널 MOS 트랜지스터의 게이트 단자에 출력 전위를 공급하기 위하여 상기 제2출력노드의 전위와 정 기준 전위(Vref)의 차이를 증폭하기 위한 상기 제2제어신호에 응답하는 차등 증폭 수단(36), 및 상기 외부 파워 서플라이의 노드에 접속되는 소스 단자와 상기 제4P채널 MOS 트랜지스터의 게이트 단자에 접속되는 드레인 단자와 상가 제2제어신호를 받는 게이트 단자가 있는 제4P채널 MOS 트랜지스터(34)를 구비하는 것을 특징으로 하는 내부 파워 서플라이 회로.
- 제3항에 있어서, 상기 스위칭 수단이, 상기 제1과 제2제어신호들을 받는 논리합(1ogical sum) 회로(54, 56), 및 상기 제1출력노드와 상기 제2출력노드 사이에 접속되고, 부도통되기 위하여 상기 논리합 회로로부터의 출력 신호에 응답하는 실렉티브(selective) 트랜지스터(52)를 구비하는 것을 특징으로 하는 내부 파워 서플라이 회로.
- 반도체 메모리 장치의 주변회로와 센스 증폭기를 구동하는 회로를 위하여 외부 파워 서플라이의 전위(extVcc)에 의거하여 내부 파워 서플라이의 전위보다 낮은 내부 파워 서플라이의 전위(intVcc)를 발생시키는 내부 파워 서플라이 회로에 있어서, 상기 주변회로의 파워 서플라이 노드에 접속되는 제1출력노드(12); 상기 센스 증폭기를 구동하는 회로의 파워 서플라이 노드에 접속되는 제2출력노드(14); 상기 외부 파워 서플라이의 전위에 의거하여 상기 제1출력노드에 상기 내부 파워 서플라이의 전위를 공급하기 위한 주 내부 파워 서플라이 전위를 공급하는 수단(22); 상기 외부 파워 서플라이의 전위에 의거하여 상기 제1출력노드에 상기 내부 파워 서플라이의 전위를 공급하기 위하여 제1제어신호에 응답하는 제1보조 내부 파워 서플라이의 전위를 공급하는 수단(20); 상기 외부 파워 서플라이의 전위에 의거하여 상기 제2출력노드에 상기 내부 파워 서플라이의 전위를 공급하기 위하여 제1제어신호에 동기되어 있는 제2제어신호에 응답하는 제2보조 내부 파워 서플라이의 전위를 공급하는 수단(18); 및 상기 제1출력노드에 접속되는 하나의 소스/드레인 단자와 그라운드 전위를 받는 게이트 단자가 있는 P채널 MOS 트랜지스터(82)로 구성되는 것을 특징으로 하는 내부 파워 서플라이 회로.
- 외부 파워 서플라이의 전위(extVcc)에 의거하여 내부 파워 서플라이의 전위보다 높은 내부 파워 서플라이의 전위(Vpp)를 발생시키는 내부 파워 서플라이 회로에 있어서, 제1출력노드(91); 제2출력노드(92); 상기 외부 파워 서플라이의 전위에 의거하여 상기 제1출력노드에 상기 내부 파워 서플라이의 전위를 공급하기 위한 주 내부 파워 서플라이 전위를 공급하는 수단(97); 상기 외부 파워 서플라이의 전위에 의거하여 상기 제1출력노드에 상기 내부 파워 서플라이의 전위를 공급하기 위하여 제1제어신호(01)에 응답하는 제1보조 내부 파워 서플라이의 전위를 공급하는 수단(96); 상기 외부 파워 서플라이의 전위에 의거하여 상기 제2출력노드에 상기 내부 파워 서플라이의 전위를 공급하기 위하여 제2제어신호에 응답하는 제2보조 내부 파워 서플라이의 전위를 공급하는 수단(94); 및 제1과 2출력노드들 사이에 접속되고, 부도통되기 위하여 제1제어신호 및/또는 특징으로 하는 내부 파워 서플라이 회로.
- 반도체 메모리 장치의 워드선 구동회로와 비트선 실렉팅 회로를 위하여 외부 파워 서플라이의 전위(extVcc)에 의거하여 내부 파워 서플라이의 전위보다 높은 내부 파워 서플라이의 전위(Vpp)를 발생시키는 내부 파워 서플라이 회로에 있어서, 상기 워드선 구동회로의 파워 서플라이 노드에 접속되는 제1출력노드(91); 상기 비트선 실렉팅 회로의 파워 서플라이 노드에 접속되는 제2출력노드(92); 상기 외부 파워 서플라이의 전위에 의거하여 상기 제1출력노드에 상기 내부 파워 서플라이의 전위를 공급하기 위한 주 내부 파워 서플라이 전위를 공급하는 수단(97); 상기 외부 파워 서플라이의 전위에 의거하여 상기 제2출력노드에 상기 내부 파워 서플라이의 전위를 공급하기 위하여 제2제어신호에 응답하는 제1보조 내부 파워 서플라이의 전위를 공급하는 수단(96); 상기 외부 파워 서플라이의 전위에 의거하여 상기 제2출력노드에 상기 내부 파워 서플라이의 전위를 공급하기 위하여 제1제어신호에 동기되어 있는 제2제어신호에 응답하는 제2보조 내부 파워 서플라이의 전위를 공급하는 수단(94); 및 상기 제1과 2출력노드들 사이에 접속되고 부도통되기 위하여 상기 제1및/또는 2제어신호에 응답하는 스위칭 수단(96)으로 구성되는 것을 특징으로 하는 내부 파워 서플라이 회로.
- 외부 파워 서플라이의 전위(extVcc)에 의거하여 내부 파워 서플라이의 전위(intVcc)를 발생시키는 내부 파워 서플라이 회로에 있어서, 제1출력노드(12); 제2출력노드(14); 상기 외부 파워 서플라이의 전위에 의거하여 상기 제1출력노드에 상기 내부 파워 서플라이의 전위를 공급하기 위한 주 내부 파워 서플라이 전위를 공급하는 수단(22); 상기 외부 파워 서플라이의 전위에 의거하여 상기 제1출력노드에 상기 내부 파워 서플라이의 전위를 선택적으로 공급하기 위한 제1보조 내부 파워 서플라이의 전위를 공급하는 수단(20); 상기 제1보조 내부 파워 서플라이의 전위를 공급하는 수단이 상기 내부 파워 서플라이의 전위룔 공급할 때에, 상기 외부 파워 서플라이의 전위에 의거하여 상기 제2출력노드에 상기 내부 파워 서플라이의 전위를 공급하기 위한 제2보조 내부 파워 서플라이의 전위를 공급하든 수단(48); 및 상기 제1과 2보조 내부 파워 서플라이의 전위를 공급하는 수단들 중에 어느 하나도 상기 내부 파워 서플라이의 전위를 공급하지 않을 때에 도통되기 위하여 제1과 2출력노드들 사이에 접속되는 스위칭 수단(19)으로 구성되는 것을 특징으로 하는 내부 파워 서플라이 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP94-9136 | 1994-01-31 | ||
JP6009136A JPH07220472A (ja) | 1994-01-31 | 1994-01-31 | 内部電源回路 |
JP94-009136 | 1994-01-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950024349A true KR950024349A (ko) | 1995-08-21 |
KR0152068B1 KR0152068B1 (ko) | 1998-12-01 |
Family
ID=11712220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950001400A KR0152068B1 (ko) | 1994-01-31 | 1995-01-26 | 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5587648A (ko) |
JP (1) | JPH07220472A (ko) |
KR (1) | KR0152068B1 (ko) |
DE (1) | DE19501535C2 (ko) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0149577B1 (ko) * | 1995-06-12 | 1998-12-01 | 김광호 | 반도체 메모리 장치의 내부 전원전압 발생회로 |
JPH103787A (ja) * | 1996-06-13 | 1998-01-06 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH10269768A (ja) * | 1997-03-26 | 1998-10-09 | Mitsubishi Electric Corp | 半導体集積回路 |
US5818291A (en) * | 1997-04-04 | 1998-10-06 | United Memories, Inc. | Fast voltage regulation without overshoot |
KR100272163B1 (ko) * | 1997-12-30 | 2000-11-15 | 윤종용 | 대기용어레이전압발생기를갖는반도체메모리장치 |
JP4808240B2 (ja) * | 1998-04-30 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
DE19917204A1 (de) * | 1999-04-16 | 2000-10-19 | Bosch Gmbh Robert | Schaltungsanordnung zur Erzeugung einer stabilisierten Versorgungsspannung |
JP4132795B2 (ja) * | 2001-11-28 | 2008-08-13 | 富士通株式会社 | 半導体集積回路 |
JP5512226B2 (ja) * | 2009-10-27 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
EP2795423B1 (en) | 2011-12-19 | 2017-10-25 | Intel Corporation | Apparatus and method for managing power in a computing system |
EP2933906B1 (en) * | 2012-12-12 | 2018-10-24 | Mitsubishi Electric Corporation | Electric power conversion device |
KR102211867B1 (ko) * | 2014-06-09 | 2021-02-04 | 삼성전자주식회사 | 보조 전원 장치 및 그것을 포함하는 불휘발성 메모리 시스템 |
JP6320273B2 (ja) * | 2014-10-27 | 2018-05-09 | 三菱電機株式会社 | 駆動回路 |
US12033683B2 (en) * | 2021-05-07 | 2024-07-09 | Rambus Inc. | Methods and circuits for power management of a memory module |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4644251A (en) * | 1985-04-01 | 1987-02-17 | Motorola, Inc. | Dual voltage tracking control device |
KR910005599B1 (ko) * | 1989-05-01 | 1991-07-31 | 삼성전자 주식회사 | 고밀도 반도체 메모리장치의 전원 공급전압 변환회로 |
US5479087A (en) * | 1992-10-02 | 1995-12-26 | Compaq Computer Corp. | Synchronized switch tapped coupled inductor regulation circuit |
US5455501A (en) * | 1994-03-24 | 1995-10-03 | Intel Corporation | Multiple output DC-DC converter with different ranges of output assurance and capable of tolerating load transients |
-
1994
- 1994-01-31 JP JP6009136A patent/JPH07220472A/ja not_active Withdrawn
-
1995
- 1995-01-19 DE DE19501535A patent/DE19501535C2/de not_active Expired - Fee Related
- 1995-01-25 US US08/378,217 patent/US5587648A/en not_active Expired - Fee Related
- 1995-01-26 KR KR1019950001400A patent/KR0152068B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE19501535A1 (de) | 1995-08-03 |
KR0152068B1 (ko) | 1998-12-01 |
JPH07220472A (ja) | 1995-08-18 |
US5587648A (en) | 1996-12-24 |
DE19501535C2 (de) | 1998-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940018864A (ko) | 반도체 장치 | |
KR910005599B1 (ko) | 고밀도 반도체 메모리장치의 전원 공급전압 변환회로 | |
JP2000306382A5 (ko) | ||
US6222384B1 (en) | Level shifter circuit | |
KR960019702A (ko) | 강전계용의 mos 회로를 갖춘 반도체 회로 | |
KR950024349A (ko) | 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로 | |
KR960032900A (ko) | 반도체 집적회로용 입력 버퍼 회로 | |
US6867641B2 (en) | Internal voltage generator for semiconductor device | |
KR970055264A (ko) | 차동 증폭기 | |
KR970060217A (ko) | 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리 | |
KR970012752A (ko) | 반도체 집적회로 | |
US6327190B1 (en) | Complementary differential input buffer for a semiconductor memory device | |
KR900011152A (ko) | 전원전압 강하검파 및 초기화회로 재설정 회로 | |
KR940024629A (ko) | 통신회로시스템 | |
KR950010063A (ko) | 바이폴라 및 전계 효과 트랜지스터에 의해 구현되고 안정된 감지 증폭기를 갖는 반도체 집적 회로 소자 | |
KR890013769A (ko) | 중간전위생성회로 | |
KR940012851A (ko) | 차동 전류원 회로 | |
KR970029739A (ko) | 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치 | |
KR970017606A (ko) | 반도체 메모리 장치 | |
US5302867A (en) | Apparatus for sensing data in data bus lines | |
KR100223849B1 (ko) | 반도체 메모리장치 | |
JPH09204798A (ja) | 信号発生回路 | |
KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
KR0135477B1 (ko) | 다(多)비트 출력 메모리 회로용 출력 회로 | |
KR970003257A (ko) | 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |