KR102211867B1 - 보조 전원 장치 및 그것을 포함하는 불휘발성 메모리 시스템 - Google Patents

보조 전원 장치 및 그것을 포함하는 불휘발성 메모리 시스템 Download PDF

Info

Publication number
KR102211867B1
KR102211867B1 KR1020140069368A KR20140069368A KR102211867B1 KR 102211867 B1 KR102211867 B1 KR 102211867B1 KR 1020140069368 A KR1020140069368 A KR 1020140069368A KR 20140069368 A KR20140069368 A KR 20140069368A KR 102211867 B1 KR102211867 B1 KR 102211867B1
Authority
KR
South Korea
Prior art keywords
power
storage unit
sudden
charging
power storage
Prior art date
Application number
KR1020140069368A
Other languages
English (en)
Other versions
KR20150141239A (ko
Inventor
심인보
이종주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140069368A priority Critical patent/KR102211867B1/ko
Priority to US14/611,763 priority patent/US9484069B2/en
Publication of KR20150141239A publication Critical patent/KR20150141239A/ko
Application granted granted Critical
Publication of KR102211867B1 publication Critical patent/KR102211867B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명에 따른 보조 전원 장치는 제 1 전력 저장부; 입력 전력을 수신하여 제 1 전력 저장부를 충전하는 제 1 충전 회로; 제 1 전력 저장부보다 느린 전력 공급 속도를 갖고, 제 1 전력 저장부보다 긴 전력 공급 시간을 갖는 제 2 전력 저장부; 입력 전력을 수신하여 제 2 전력 저장부를 충전하는 제 2 충전 회로; 및 서든 파워 오프시 소정의 시간 동안 제 1 전력 저장부의 충전 전력을 외부 장치들로 공급하고, 소정의 시간이 경과한 이후에 제 2 전력 저장부의 충전 전력을 외부 장치들로 공급하는 스위칭부를 포함한다.

Description

보조 전원 장치 및 그것을 포함하는 불휘발성 메모리 시스템{AUXILIARY POWER SUPPLY DEVICE AND NONVOLATILE MEMORY SYSTEM INCLUDING THE SAME}
본 발명은 반도체 메모리의 전원 장치에 관한 것으로 더욱 상세하게는 보조 전원 장치 및 그것을 포함하는 불휘발성 메모리 시스템에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, gallium arsenide), 인화 인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억 장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile Memory Device) 및 불휘발성 메모리 장치(Nonvolatile Memory Device)로 구분된다.
휘발성 메모리 장치는 전력 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전력 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다.
불휘발성 메모리 장치는 전력 공급이 차단되어도 저장하고 있던 데이터를 유지하기 때문에 대용량 스토리지 매체로 사용된다. 일반적으로, 불휘발성 메모리 장치들 및 불휘발성 메모리 장치들을 제어하는 메모리 컨트롤러를 포함하는 불휘발성 메모리 시스템은 포함하는 외부로부터 전력을 공급받아 동작한다. 이때, 불휘발성 메모리 시스템이 동작하는 도중에 갑작스럽게 전력이 차단되는 서든 파워 오프 상황이 발생할 수 있다. 이때, 불휘발성 메모리 장치에 저장된 데이터는 소실되지 않는다. 그러나 메모리 컨트롤러는 휘발성 메모리를 사용하여 중요 데이터를 저장하기 때문에, 메모리 컨트롤러에 저장된 데이터가 소실되거나, 또는 불휘발성 메모리 장치가 수행중인 동작(예를 들어, 소거 동작, 쓰기 동작 등)을 완료하지 못할 수 있다.
이러한 문제점을 해결하기 위하여, 불휘발성 메모리 시스템은 보조 전원 장치를 사용하여 수행중인 동작을 완료하고, 중요 데이터를 백업하는 서든 파워 오프 동작을 수행한다. 이 때, 서든 파워 오프가 발생한 직후 수행중인 동작을 완료하기 위하여 피크 전력이 높아지고, 이 후 데이터 백업 동작시에는 피크 전력이 낮아지는 대신에 긴 시간동안 전력 공급이 요구된다. 보조 전원 장치는 서든 파워 오프가 발생한 직후의 높은 피크 전력 및 긴 시간 동안의 낮은 피크 전력의 요구를 모두 만족시키기 위하여 다수의 캐패시터들로 구성되거나 또는 대용량의 배터리로 구성된다. 그러나, 다수의 캐패시터들 또는 대용량의 배터리로 인하여 보조 전원 장치가 차지하는 면적이 넓어지는 문제점이 있다.
본 발명의 목적은 서로 다른 이종의 전력 저장부들을 사용하여 서든 파워 오프시 불휘발성 메모리 시스템에 요구되는 전력을 공급하는 보조 전원 장치 및 그것을 포함하는 불휘발성 메모리 시스템을 제공하는데 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 시스템은 불휘발성 메모리 장치; 상기 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러; 및 외부로부터 입력 전력을 수신하여 상기 불휘발성 메모리 장치 및 상기 메모리 컨트롤러로 출력 전력을 공급하고, 제 1 및 제 2 전력 저장부들을 포함하는 보조 전원 장치를 포함하고, 상기 보조 전원 장치는 서든 파워 오프를 감지하고, 상기 서든 파워 오프가 감지된 경우 소정의 시간 동안 상기 제 1 전력 저장부의 충전 전력을 상기 출력 전력으로서 상기 불휘발성 메모리 장치 및 상기 메모리 컨트롤러로 공급하고, 상기 소정의 시간이 경과한 이후 상기 제 2 전력 저장부의 충전 전력을 상기 출력 전력으로서 상기 불휘발성 메모리 장치 및 상기 메모리 컨트롤러로 공급한다.
실시 예로서, 상기 제 1 전력 저장부는 상기 제 2 전력 저장부보다 단위 시간당 전력 공급량이 많고, 상기 제 2 전력 저장부는 상기 제 1 전력 저장부보다 긴 시간동안 충전 전력을 공급한다.
실시 예로서, 상기 불휘발성 메모리 장치 및 메모리 컨트롤러는 상기 서든 파워 오프가 발생한 경우 제 1 및 제 2 서든 파워 오프 동작들을 수행한다.
실시 예로서, 상기 제 1 서든 파워 오프 동작은 상기 불휘발성 메모리 장치가 수행중인 동작을 완료하는 동작을 포함하고, 상기 제 1 전력 저장부의 충전 전력이 공급될 때 수행된다.
실시 예로서, 상기 제 2 서든 파워 오프 동작은 상기 메모리 컨트롤러의 백업 동작을 포함하고, 상기 제 1 서든 파워 오프 동작이 완료된 이후에 수행된다.
실시 예로서, 상기 제 1 서든 파워 오프 동작 동안 요구되는 피크 전력은 상기 제 2 서든 파워 오프 동작 동안 요구되는 피크 전력보다 높다.
실시 예로서, 상기 제 1 서든 파워 동작의 동작 시간은 상기 제 2 서든 파워 오프 동작의 동작 시간보다 짧다.
실시 예로서, 상기 보조 전원 장치는 상기 입력 전력을 수신하여 상기 제 1 전력 저장부를 제 1 충전 전압까지 충전하는 제 1 충전 회로; 상기 입력 전력을 수신하여 상기 제 2 전력 저장부를 제 2 충전 전압까지 충전하는 제 2 충전 회로; 및 상기 서든 파워 오프가 감지된 경우 소정의 시간 동안 상기 제 1 전력 저장부의 충전 전력을 상기 출력 전력으로서 상기 불휘발성 메모리 장치 및 상기 메모리 컨트롤러로 공급하고, 상기 소정의 시간이 경과한 이후 상기 제 2 전력 저장부의 충전 전력을 상기 출력 전력으로서 상기 불휘발성 메모리 장치 및 상기 메모리 컨트롤러로 공급하는 스위칭부를 더 포함한다.
실시 예로서, 상기 스위칭부는 상기 제 1 및 제 2 충전 전압들을 비교하고, 비교 결과를 기반으로 상기 제 1 또는 제 2 전력 저장부의 상기 메모리 컨트롤러 및 상기 불휘발성 메모리 장치로 공급한다.
실시 예로서, 상기 제 1 전력 저장부는 탄탈 캐패시터를 포함하고, 상기 제 2 전력 저장부는 배터리를 포함한다.
본 발명의 다른 실시 예에 따른 보조 전원 장치는 제 1 전력 저장부; 입력 전력을 수신하여 상기 제 1 전력 저장부를 충전하는 제 1 충전 회로; 상기 제 1 전력 저장부보다 단위 시간당 전력 공급량이 작고, 상기 제 1 전력 저장부보다 긴 전력 공급 시간을 갖는 제 2 전력 저장부; 상기 입력 전력을 수신하여 상기 제 2 전력 저장부를 충전하는 제 2 충전 회로; 및 서든 파워 오프시 소정의 시간 동안 상기 제 1 전력 저장부의 충전 전력을 외부 장치들로 공급하고, 상기 소정의 시간이 경과한 이후에 상기 제 2 전력 저장부의 충전 전력을 상기 외부 장치들로 공급하는 스위칭부를 포함한다.
실시 예로서, 상기 제 1 충전 회로는 상기 제 1 전력 저장부를 제 1 충전 전압까지 충전하고, 상기 제 2 충전 회로는 상기 제 2 전력 저장부를 상기 제 1 충전 전압보다 낮은 제 2 충전 전압까지 충전한다.
실시 예로서, 상기 서든 파워 오프시 상기 스위칭부는 상기 제 1 전력 저장부의 충전 전압 및 상기 제 2 전력 저장부의 충전 전압을 비교하고, 상기 제 1 전력 저장부의 충전 전압이 상기 제 2 전력 저장부의 충전 전압보다 높은 경우 상기 제 1 전력 저장부의 충전 전력을 상기 외부 장치들로 공급하고, 상기 제 1 전력 저장부의 충전 전압이 상기 제 2 전력 저장부의 충전 전압보다 낮은 경우 상기 제 2 전력 저장부의 충전 전력을 상기 외부 장치들로 공급한다.
실시 예로서, 상기 스위칭부는 상기 입력 전력의 전압을 기반으로 상기 서든 파워 오프를 감지한다.
실시 예로서, 상기 스위칭부는 외부로부터 트리거 신호를 수신하고, 수신된 트리거 신호를 기반으로 상기 서든 파워 오프를 감지한다.
실시 예로서, 상기 스위칭부는 상기 서든 파워 오프가 감지되고 상기 입력 전력의 전압 레벨이 소정의 레벨 이상인 경우, 상기 스위칭부는 상기 제 1 전력 저장부의 충전 전력을 상기 출력 전력으로서 출력하고, 상기 입력 전력의 전압 레벨이 소정의 레벨 이하인 경우 상기 스위칭부는 상기 제 2 전력 저장부의 충전 전력을 상기 출력 전력으로서 출력한다.
본 발명에 따르면, 보조 전원 장치는 서든 파워 오프된 직후 소정의 시간동안 빠른 전력 공급 속도를 갖는 제 1 전력 저장부를 사용하여 전력을 출력하고, 이 후 긴 시간동안 전력 공급이 가능한 제 2 전력 저장부를 사용하여 전력을 출력함으로써, 불휘발성 메모리 시스템의 서든 파워 오프 동작시 요구되는 전력을 공급할 수 있다.
즉, 서로 다른 특징을 갖는 이종 전력 저장부들을 사용하여 서든 파워 오프시 전력을 공급함으로써 불휘발성 메모리 시스템의 서든 파워 오프 동작에 대응할 수 있을 뿐만 아니라, 감소된 면적을 갖는 보조 전원 장치 및 그것을 포함하는 불휘발성 메모리 시스템이 제공된다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다.
도 2는 도 1에 도시된 보조 전원 장치를 상세하게 보여주는 블록도이다.
도 3은 도 2에 도시된 보조 전원 장치의 동작을 보여주는 순서도이다.
도 4는 도 3의 순서도를 설명하기 위한 그래프이다.
도 5는 본 발명의 다른 실시 예에 따른 보조 전원 장치를 보여주는 블록도이다.
도 6은 도 5에 도시된 보조 전원 장치의 동작을 보여주는 순서도이다.
도 7은 본 발명이 또 다른 실시 예에 따른 보조 전원 장치를 보여주는 블록도이다.
도 8은 도 7에 도시된 보조 전원 장치의 동작을 보여주는 순서도이다.
도 9는 본 발명의 또 다른 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다.
도 10은 본 발명에 따른 불휘발성 메모리 시스템이 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
이하에서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세하게 설명하기 위하여 본 발명의 실시 예들을 첨부된 도면들을 참조하여 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다. 도 1을 참조하면, 불휘발성 메모리 시스템(100)은 메모리 컨트롤러(101), 불휘발성 메모리 장치(102), 및 보조 전원 장치(110)를 포함한다. 메모리 컨트롤러(101)는 외부 장치(예를 들어, 호스트, 애플리케이션 프로세서 등)로부터 요청(RQ), 어드레스(ADDR)와 같은 신호들을 수신할 수 있다. 메모리 컨트롤러(101)는 외부 장치와 데이터(DATA)를 주고 받을 수 있다.
메모리 컨트롤러(101)는 외부 장치로부터 수신된 신호들에 응답하여 불휘발성 메모리 장치(102)를 제어할 수 있다. 예를 들어, 메모리 컨트롤러(101)는 수신된 신호들에 응답하여 불휘발성 메모리 장치(102)에 데이터를 기입하거나 또는 불휘발성 메모리 장치(102)에 기입된 데이터를 독출하기 위하여 어드레스(ADDR), 커맨드(CMD)와 같은 신호들을 불휘발성 메모리 장치(102)로 전송할 수 있다.
불휘발성 메모리 장치(102)는 수신된 신호들에 응답하여 데이터(DATA)를 기입하거나 또는 저장된 데이터(DATA)를 메모리 컨트롤러(101)로 전송할 수 있다. 예시적으로, 불휘발성 메모리 장치(102)는 낸드 플래시, 노어 플래시, MRAM, ReRAM, PRAM, FRAM 등과 같은 불휘발성 메모리 소자들을 포함할 수 있다.
보조 전원 장치(110)는 외부 장치(예를 들어, 호스트, 애플리케이션 프로세서 등) 또는 별도의 전력 장치로부터 입력 전력(PWR_in)을 수신할 수 있다. 보조 전원 장치(110)는 수신된 입력 전력(PWR_in)을 출력 전력(PWR_out)으로서 출력할 수 있다. 예시적으로, 출력 전력(PWR_out)은 메모리 컨트롤러(101) 및 불휘발성 메모리 장치(102)로 공급될 수 있고, 메모리 컨트롤러(101) 및 불휘발성 메모리 장치(102)는 출력 전력(PWR_out)을 기반으로 동작할 수 있다.
예시적으로, 보조 전원 장치(110)는 서든 파워 오프(SPO; Sudden Power Off)시 불휘발성 메모리 시스템(100)의 전력을 공급할 수 있다. 예를 들어, 보조 전원 장치(110)는 제 1 및 제 2 전력 저장부들(111, 112)를 포함한다. 제 1 및 제 2 전력 저장부들(111, 112)은 입력 전력(PWR_in)을 통해 충전될 수 있다. 서든 파워 오프가 발생한 경우, 제 1 및 제 2 전력 저장부들(111, 112)은 충전된 전력을 사용하여 메모리 컨트롤러(101) 및 불휘발성 메모리 장치(102)로 출력 전력(PWR_out)을 공급할 수 있다.
예시적으로, 제 1 및 제 2 전력 저장부들(111, 112)은 각각 서로 다른 충전 소자들을 포함할 수 있다. 예를 들어, 제 1 전력 저장부(111)는 탄탈 캐패시터를 포함할 수 있다. 제 2 전력 저장부(112)는 배터리를 포함할 수 있다. 일반적으로, 탄탈 캐패시터는 배터리보다 빠른 전력 공급 속도를 갖는다. 즉, 제 1 전력 저장부(111)는 제 2 전력 저장부(112)보다 빠른 전력 공급 속도를 갖는다. 다시 말해서, 제 1 전력 저장부(111)는 제 2 전력 저장부(112)보다 짧은 시간 내에 높은 피크 전력을 공급할 수 있다. 예시적으로, 전력 공급 속도는 단위 시간당 공급 전력량을 가리킬 수 있다.
일반적으로, 배터리는 동일한 면적의 탄탈 캐패시터보다 긴 시간 동안 전력을 공급할 수 있다. 즉, 제 2 전력 저장부(112)는 제 1 전력 저장부(111)보다 긴 시간 동안 전력을 공급할 수 있다.
예시적으로, 입력 전력(PWR_in)의 공급이 갑작스럽게 중단되는 서든 파워 오프 상황이 발생할 수 있다. 서든 파워 오프가 발생할 경우, 불휘발성 메모리 시스템(100)은 수행중인 동작을 완료하고, 메모리 컨트롤러(101)에 저장된 중요 데이터(예를 들어, 매핑 테이블, 메타 데이터 등)를 불휘발성 메모리 장치(102)로 백업시키는 동작을 수행한다.
이러한 동작은 '서든 파워 오프 동작'이라 불린다. 이하에서, 간결한 설명을 위하여 서든 파워 오프 동작은 '제 1 및 제 2 서든 파워 오프 동작들(1st and 2nd SPO operations)'로 구분되는 것으로 가정한다. 제 1 서든 파워 오프 동작은 서든 파워 오프된 직후 소정의 시간 동안 불휘발성 메모리 장치(102)가 수행중인 동작(예를 들어, 쓰기 동작, 소거 동작 등)을 완료하는 동작을 가리키고, 제 2 서든 파워 오프 동작은 수행중인 동작을 완료한 이 후, 메모리 컨트롤러(101)에 의해 중요 데이터를 백업하는 동작을 가리킨다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니며, 제 1 및 제 2 서든 파워 오프 동작들은 다양하게 변형될 수 있으며, 다른 서든 파워 오프 동작들을 더 포함할 수 있다.
예시적으로, 불휘발성 메모리 시스템(100)은 제 1 서든 파워 오프 동작을 완료한 이후에 제 2 서든 파워 오프 동작을 수행할 것이다. 예시적으로, 제 1 서든 파워 오프 동작동안 요구되는 피크 전력은 제 2 서든 파워 오프 동작동안 요구되는 피크 전력보다 높을 수 있다. 예시적으로, 제 1 서든 파워 오프 동작 시간은 제 2 서든 파워 오프 동작 시간보다 짧을 수 있다. 즉, 제 1 서든 파워 오프 동작에서 짧은 시간 동안 높은 피크 전력이 요구되고, 제 2 서든 파워 오프 동작에서 긴 시간 동안 낮은 피크 전력이 요구된다.
상술된 바와 같이 서든 파워 오프가 발생한 시점으로부터 소정의 시간 동안(즉, 제 1 서든 파워 오프 동작 동안) 불휘발성 메모리 시스템(100)에서 요구되는 피크 전력은 증가할 수 있다. 이 때, 보조 전원 장치(110)는 서든 파워 오프가 발생한 시점으로부터 소정의 시간 동안(즉, 제 1 서든 파워 오프 동작을 수행하는 동안) 제 1 전력 저장부(111)를 사용하여 출력 전력(PWR_out)을 메모리 컨트롤러(101) 및 불휘발성 메모리 장치(102)로 제공한다.
제 1 서든 파워 오프 동작이 완료된 이 후, 불휘발성 메모리 시스템(100)은 데이터 백업과 같은 나머지 서든 파워 오프 동작(즉, 제 2 서든 파워 오프 동작)을 수행할 수 있다. 이 때, 불휘발성 메모리 시스템(100)에 요구되는 피크 전력은 제 1 서든 파워 오프 동작 동안의 피크 전력보다 낮을 것이다. 보조 전원 장치(110)는 제 2 서든 파워 오프 동작 동안 제 2 전력 저장부(112)를 사용하여 출력 전력(PWR_out)을 메모리 컨트롤러(101) 및 불휘발성 메모리 장치(102)로 제공한다.
상술된 바와 같이, 서든 파워 오프시 보조 전원 장치(110)는 제 1 및 제 2 전력 저장부들(111, 112) (다시 말해서, 이종 전력 저장부)을 사용하여 출력 전력(PWR_out)을 공급할 수 있다. 즉, 종래의 보조 전원 장치는 하나의 전력 저장부(예를 들어, 슈퍼 캐패시터, 슈퍼 캐패시터 어레이 등)를 사용하기 때문에 높은 피크 전력 및 긴 전력 공급 시간을 만족시키기 위하여 전력 저장부의 면적의 감소가 어려운 문제점이 있다. 그러나 본 발명의 보조 전원 장치(110)는 높은 피크 전력을 공급하는 제 1 전력 저장부(111) 및 긴 전력 공급 시간을 갖는 제 2 전력 저장부(112)를 사용함으로써 감소된 면적을 갖는다.
도 2는 도 1에 도시된 보조 전원 장치를 상세하게 보여주는 블록도이다. 도 1 및 도 2를 참조하면, 보조 전원 장치(110)는 제 1 및 제 2 전력 저장부들(111, 112), 제 1 및 제 2 충전 회로들(113, 114), 및 스위칭부(115)를 포함한다.
제 1 충전 회로(113)는 입력 전력(PWR_in)을 수신하여 제 1 전력 저장부(111)를 충전하도록 구성된다. 예를 들어, 제 1 충전 회로(113)는 제 1 전력 저장부(111)가 소정의 전압 레벨 이상으로 충전되도록 제 1 전력 저장부(111)를 충전할 수 있다. 제 2 충전 회로(114)는 입력 전력(PWR_in)을 수신하여 제 2 전력 저장부(112)를 충전하도록 구성된다. 예를 들어, 제 2 충전 회로(114)는 제 2 전력 저장부(112)가 소정의 전압 레벨 이상으로 충전되도록 제 2 전력 저장부(112)를 충전할 수 있다. 예시적으로, 제 1 전력 저장부(111)의 충전 전압은 제 2 전력 저장부(112)의 충전 전압보다 높을 수 있다.
스위칭부(115)는 서든 파워 오프(SPO)를 감지하여 제 1 또는 제 2 전력 저장부(111 or 112)에 충전된 전력을 출력 전력(PWR_out)으로서 출력할 수 있다. 예를 들어, 비록 도면에 도시되지는 않았으나 스위칭부(115)는 입력 전력(PWR_in)의 전압 변화를 감지하여 서든 파워 오프 상황을 감지할 수 있다. 서든 파워 오프가 발생할 경우 입력 전력(PWR_in)의 전압은 급격히 감소할 것이다. 즉, 입력 전력(PWR_in)의 전압이 급격히 감소하는 경우, 스위칭부(115)는 서든 파워 오프가 발생한 것으로 감지할 것이다. 또는 스위칭부(115)는 외부로부터 서든 파워 오프 트리거 신호를 수신하고, 수신된 신호를 기반으로 서든 파워 오프를 감지할 수 있다.
서든 파워 오프가 발생한 경우, 불휘발성 메모리 시스템(100)은 제 1 서든 파워 오프 동작을 수행하기 위하여 요구되는 피크 전력이 증가할 수 있다. 이때, 스위칭부(115)는 제 1 스위칭 신호(PS1)를 로직 하이로 설정하여 서든 파워 오프가 발생한 시점으로부터 소정의 시간 동안 제 1 전력 저장부(111)에 저장된 충전 전력을 출력 전력(PWR_out)으로서 출력할 수 있다. 즉, 소정의 시간 동안, 빠른 전력 공급 속도를 갖는 제 1 전력 저장부(111)에 저장된, 충전 전력이 메모리 컨트롤러(101) 및 불휘발성 메모리 장치(102)로 제공됨으로써 메모리 컨트롤러(101) 및 불휘발성 메모리 장치(102)의 서든 파워 오프 동작에 사용되는 전력이 공급될 수 있다.
서든 파워 오프가 발생된 시점으로부터 소정의 시간이 경과한 이후, 스위칭부(115)는 제 2 스위칭 신호(PS2)를 로직 하이로 설정하여 제 2 전력 저장부(112)에 저장된 충전 전력을 출력 전력(PWR_out)으로서 출력할 수 있다.
예시적으로, 비록 도면에 도시되지는 않았으나, 보조 전원 장치(110)는 제 1 및 제 2 전력 저장부들(111, 112)로부터 출력되는 전압을 안정화시키는 전압 레귤레이터, 전력의 역류를 방지하기 위한 단방향 소자(예를 들어, 다이오드 등)와 같은 구성 요소들을 더 포함할 수 있다.
상술된 바와 같이, 서든 파워 오프가 발생한 시점으로부터 소정의 시간동안에는 수행중인 동작을 완료하기 위하여 메모리 컨트롤러(101) 및 불휘발성 메모리 장치(102)에서 요구되는 피크 전력이 증가할 것이다. 이 때, 본 발명에 따른 보조 전원 장치(110)는 빠른 전력 공급 속도를 갖는 제 1 전력 저장부(111)의 충전 전력을 출력 전력(PWR_out)으로서 출력함으로써 제 1 서든 파워 오프 동작을 수행하기 위하여 메모리 컨트롤러(101) 및 불휘발성 메모리 장치(102)에서 요구되는 피크 전력을 충족할 수 있다. 이 후, 보조 전원 장치(110)는 낮은 출력으로 긴 시간동안 전력을 공급할 수 있는 제 2 전력 저장부(112)에 저장된 충전 전력을 출력 전력(PWR_out)으로서 출력함으로써, 중요 데이터 백업과 같은 제 2 서든 파워 오프 동작을 완료할 수 있다.
도 3은 도 2에 도시된 보조 전원 장치의 동작을 보여주는 순서도이다. 도 4는 도 3의 순서도를 설명하기 위한 그래프이다. 예시적으로, 도 4의 X축은 시간을 가리키고, Y축은 전압 또는 전류 레벨을 가리킨다.
먼저 도 2 및 도 3을 참조하면, S110 단계에서, 보조 전원 장치(110)는 서든 파워 오프(SPO)를 감지할 수 있다. 예시적으로, 보조 전원 장치(110)는 입력 전력(PWR_in)의 전압(Vin)을 감지하여 서든 파워 오프를 검출할 수 있다. 또는 보조 전원 장치(110)는 외부(예를 들어, 메모리 컨트롤러(101), 호스트, AP 등)로부터 서든 파워 오프 트리거 신호를 수신하고, 수신된 신호를 기반으로 서든 파워 오프를 검출할 수 있다.
예를 들어, 도 4에 도시된 바와 같이 입력 전력(PWR_in)은 제 0 시점(t0) 내지 제 1 시점(t1) 동안 불휘발성 메모리 시스템(100)으로 공급될 수 있다. 제 1 시점(t1)에서 서든 파워 오프(SPO)가 발생할 수 있다. 이 경우, 입력 전력(PWR_in)의 전압(Vin)은 제 1 시점(t1)으로부터 소정의 시간동안 급격하게 하락할 수 있다. 보조 전원 장치(110)는 입력 전력(PWR_in)의 전압을 검출하거나 또는 외부로부터 서든 파워 오프 트리거 신호를 수신하여 제 1 시점(t1)에 서든 파워 오프가 발생함을 감지할 수 있다.
S120 단계에서, 보조 전원 장치(110)는 소정의 시간동안 제 1 전력 저장부(111)의 충전 전력을 공급할 수 있다. 예를 들어, 보조 전원 장치(110)는 서든 파워 오프가 발생한 직후 소정의 시간동안 제 1 전력 저장부(111)의 충전 전력을 출력 전력(PWR_out)으로서 메모리 컨트롤러(101) 및 불휘발성 메모리 장치(102)로 공급할 수 있다. 예시적으로, 소정의 시간은 불휘발성 메모리 장치(102)가 수행중인 동작을 완료할 수 있는 시간일 수 있다. 즉, 소정의 시간은 제 1 서든 파워 오프 동작을 수행하기 위한 시간일 수 있다.
예를 들어, 도 4에 도시된 바와 같이 제 1 시점(t1)에서 서든 파워 오프가 발생한 경우, 보조 전원 장치(110)는 제 1 시점(t1)으로부터 제 2 시점(t2)까지(즉, 소정의 시간동안) 제 1 스위치 신호(PS1)를 활성화(또는 로직 하이로 설정) 시킬 수 있다. 활성화된 제 1 스위치 신호(PS1)에 응답하여 제 1 전력 저장부(111)의 충전 전력이 출력 전력(PWR_out)으로서 메모리 컨트롤러(101) 및 불휘발성 메모리 장치(102)로 제공된다.
예시적으로, 제 1 시점(t1)으로부터 제 2 시점(t2)까지 불휘발성 메모리 시스템(100)은 제 1 서든 파워 오프 동작을 수행한다. 도 4에 도시된 바와 같이 제 1 시점(t1)으로부터 제 2 시점(t2)까지 출력되는 출력 전력(PWR_out)의 전류량(Isp1)은 제 2 서든 파워 오프 동작 동안 출력되는 출력 전력(PWR_out)의 전류량(Isp2)보다 많을 것이다.
S130 단계에서, 보조 전원 장치(110)는 소정의 시간이 경과한 후, 서든 파워 오프 동작이 완료될 때까지 제 2 전력 저장부(112)의 충전 전력을 공급할 수 있다. 예를 들어, 보조 전원 장치(110)는 소정의 시간이 경과한 후, 서든 파워 오프 동작이 완료될 때까지 제 2 전력 저장부(112)의 충전 전력을 출력 전력(PWR_out)으로서 메모리 컨트롤러(101) 및 불휘발성 메모리 장치(102)로 제공할 수 있다. 예시적으로, 불휘발성 메모리 시스템(100)은 S130 단계에서 제 2 서든 파워 오프 동작을 수행할 수 있다.
예를 들어, 도 4에 도시된 바와 같이 제 2 시점(t2)에서 불휘발성 메모리 시스템(100)의 제 1 서든 파워 오프 동작이 종료될 수 있다. 보조 전원 장치(110)는 제 2 시점(t2)으로부터 제 3 시점(t3)까지 제 2 스위칭 신호(PS2)를 활성화 시켜(또는 로직 하이로 설정하여) 제 2 전력 저장부(112)의 충전 전력을 메모리 컨트롤러(101) 및 불휘발성 메모리 장치(102)로 공급할 수 있다. 예시적으로, 제 3 시점(t3)은 불휘발성 메모리 시스템(100)의 서든 파워 오프 동작이 완료되는 시점을 가리킬 수 있다.
예시적으로, 도면의 간결성을 위하여 전압, 전류, 또는 신호 레벨들은 펄스 형태로 도 4에 도시되었으나, 본 발명의 범위가 이에 한정되는 것은 아니며, 전압, 전류, 또는 신호 레벨들의 파형은 다양하게 변형될 수 있음은 잘 이해될 것이다.
상술된 본 발명의 실시 예에 따르면, 보조 전원 장치(110)는 서든 파워 오프가 발생한 시점으로부터 소정의 시간 동안 제 1 전력 저장부(111)의 충전 전력을 메모리 컨트롤러(101) 및 불휘발성 메모리 장치(102)로 공급한다. 제 1 전력 저장부(111)는 빠른 전력 공급 속도를 갖기 때문에, 불휘발성 메모리 시스템(100)의 제 1 서든 파워 오프 동작 동안의 요구 전력이 충족될 수 있다.
소정의 시간이 경과한 이 후, 보조 전원 장치(110)는 제 2 전력 저장부(112)의 충전 전력을 메모리 컨트롤러(101) 및 불휘발성 메모리 장치(102)로 공급한다. 제 2 전력 저장부(112)는 낮은 피크 전력을 긴 시간동안 공급할 수 있기 때문에, 불휘발성 메모리 시스템(100)의 제 2 서든 파워 오프 동작 동안의 요구 전력이 충족될 수 있다.
도 5는 본 발명의 다른 실시 예에 따른 보조 전원 장치를 보여주는 블록도이다. 도 5를 참조하면, 보조 전원 장치(210)는 제 1 및 제 2 전력 저장부들(211, 212), 제 1 및 제 2 충전 회로들(213, 214), 및 스위칭부(215)를 포함한다. 제 1 및 제 2 전력 저장부들(211, 212), 및 제 1 및 제 2 충전 회로들(213, 214)은 도 2를 참조하여 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
스위칭부(215)는 제 1 및 제 2 스위칭 소자들(SW1, SW2), 및 비교기(COMP)를 포함할 수 있다. 도 5에 도시된 스위칭부(215)는 도 1에 도시된 스위칭부(115)와 달리 제 1 전력 저장부(211)로부터 출력되는 제 1 충전 전압(Vps1) 및 제 2 전력 저장부(212)로부터 출력되는 제 2 충전 전압(Vps2)을 비교하고, 비교 결과에 따라 제 1 또는 제 2 전력 저장부(211 or 212)의 충전 전력을 출력 전력(PWR_out)으로서 출력할 수 있다.
제 1 전력 저장부(211)는 제 1 충전 회로(213)에 의해 제 1 충전 전압(Vps1)으로 충전될 수 있다. 제 2 전력 저장부(212)는 제 2 충전 회로(214)에 의해 제 2 충전 전압(Vps2)으로 충전될 수 있다. 이때, 제 1 충전 전압은 제 2 충전 전압보다 높을 수 있다. 비교기(COMP)는 제 1 및 제 2 충전 전압들(Vps1, Vps2)을 비교하고, 비교 결과에 따라 제 1 및 제 2 스위칭 소자들(SW1, SW2)를 구동할 수 있다. 예를 들어, 서든 파워 오프가 발생한 직후에는 제 1 충전 전압(Vps1)이 제 2 충전 전압(Vps2)보다 높을 것이다. 스위칭부(215)는 높은 충전 전압을 갖는 제 1 전력 저장부(211)로부터 출력되는 전력을 출력 전력(PWR_out)으로서 출력할 수 있다.
제 1 전력 저장부(211)에 저장된 전력이 출력됨에 따라 제 1 충전 전압(Vps1)은 서서히 낮아질 것이다. 소정의 시간이 경과한 뒤(즉, 제 1 서든 파워 오프 동작이 종료된 뒤), 제 1 전력 저장부(211)의 충전 전압(Vps1)은 제 2 전력 저장부(212)의 충전 전압(Vps2)보다 낮아질 수 있다. 이 때, 스위칭부(215)는 제 1 전력 저장부(211) 대신에 제 2 전력 저장부(212)의 충전 전력을 출력 전력(PWR_out)으로서 출력한다.
즉, 보조 전원 장치(210)는 서든 파워 오프가 발생할 경우, 제 1 전력 저장부(211)의 충전 전력을 출력하고, 이후에 제 1 전력 저장부(211)의 충전 전압(Vps1)이 제 2 전력 저장부(212)의 충전 전압(Vps2)보다 낮아질 때, 제 2 전력 저장부(212)의 충전 전력을 출력한다. 따라서, 제 1 서든 파워 오프 동작에서 요구되는 높은 피크 전력 및 제 2 서든 파워 오프 동작에서 요구되는 긴 시간동안 공급되는 전력을 모두 충족할 수 있다.
도 6은 도 5에 도시된 보조 전원 장치의 동작을 보여주는 순서도이다. 도 5 및 도 6을 참조하면, S210 단계에서, 보조 전원 장치(210)는 서든 파워 오프를 감지할 수 있다. 예시적으로, 보조 전원 장치(210)는 도 3의 S110 단계를 참조하여 설명된 방법들을 기반으로 서든 파워 오프를 감지할 수 있다.
S220 단계에서, 보조 전원 장치(210)는 제 1 전력 저장부의 충전 전력을 출력 전력(PWR_out)로서 출력한다.
S230 단계에서, 보조 전원 장치(210)는 제 1 전력 저장부(211)의 충전 전압(Vps1) 및 제 2 전력 저장부(212)의 충전 전압(Vps2)을 비교할 수 있다.
제 1 충전 전압(Vps1)이 제 2 충전 전압(Vps2)보다 높은 경우 보조 전원 장치(210)는 제 1 전력 저장부(211)의 충전 전력을 출력 전력(PWR_out)으로서 계속 출력한다.
제 1 충전 전압(Vps1)이 제 2 충전 전압(Vps2)보다 낮은 경우, 보조 전원 장치(210)는 제 2 전력 저장부(212)의 충전 전력을 출력 전력(PWR_out)으로서 서든 파워 오프 동작이 완료될 때까지 출력한다.
예시적으로, S220 단계 내지 S240 단계의 동작은 연속적으로 수행될 수 있다. 즉, 제 1 충전 전압(Vps1)이 제 2 충전 전압(Vps2)보다 높은 경우 제 1 전력 저장부(211)의 충전 전력이 출력되고, 제 1 충전 전압(Vps1)이 제 2 충전 전압(Vps2)보다 낮은 경우 제 2 전력 저장부(212)의 충전 전력이 출력될 것이다.
상술된 본 발명의 실시 예에 따르면, 보조 전원 장치(210)는 서든 파워 오프가 발생한 경우, 빠른 전력 공급 속도를 갖는 제 1 전력 저장부(211)의 충전 전력을 출력 전력(PWR_out)으로서 출력한다. 이 후, 제 1 전력 저장부(211)의 충전 전압(Vps1)이 제 2 전력 저장부(212)의 충전 전압(Vps2)보다 낮아질 경우, 보조 전원 장치(210)는 제 2 전력 저장부(212)의 충전 전력을 출력 전력(PWR_out)으로 출력할 수 있다.
따라서, 서든 파워 오프가 발생한 직후 수행되는 제 1 서든 파워 오프 동작에서 요구되는 높은 피크 전력, 및 제 1 서든 파워 오프 동작이 수행된 이후에 수행되는 제 2 서든 파워 오프 동작에서 요구되는 긴 시간의 전력 공급을 모두 충족할 수 있고, 감소된 면적을 갖는 보조 전원 장치가 제공된다.
도 7은 본 발명이 또 다른 실시 예에 따른 보조 전원 장치를 보여주는 블록도이다. 도 7을 참조하면, 보조 전원 장치(310)는 제 1 및 제 2 전력 저장부들(311, 312), 제 1 및 제 2 충전 회로들(313, 314), 및 스위칭부(315)를 포함한다. 제 1 및 제 2 전력 저장부들(311, 312), 및 제 1 및 제 2 충전 회로들(313, 314)은 도 2를 참조하여 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
도 7의 보조 전원 장치(310)는 도 2의 보조 전원 장치(110) 및 도 5의 보조 전원 장치(210)와 달리 입력 전원(PWR_in)의 전압(Vin)을 기반으로 제 1 또는 제 2 전력 저장부(311 or 312)의 충전 전력을 출력 전력(PWR_out)으로서 출력한다.
예를 들어, 서든 파워 오프가 발생한 경우, 입력 전력(PWR_in)의 전압(Vin)은 급격하게 하락할 것이다. 이 때, 스위칭부(315)는 입력 전력(PWR_in)의 전압(Vin) 및 기준 전압(Vref)을 비교하고, 입력 전력(PWR_in)의 전압(Vin)이 기준 전압(Vref)보다 높은 경우, 스위칭부(315)는 제 1 스위칭 신호(SP1)를 활성화하여 제 1 전력 저장부(311)의 충전 전력을 출력 전력(PWR_out)으로서 출력한다. 입력 전력(PWR_in)의 전압 레벨 및 기준 전압보다 낮은 경우, 스위칭부(315)는 제 2 스위칭 신호(SP2)를 활성화하여 제 2 전력 저장부(312)의 충전 전력을 출력 전력(PWR_out)으로서 출력한다.
예시적으로, 기준 전압(Vref)은 불휘발성 메모리 시스템이 제 1 서든 파워 오프 동작을 수행하기 위한 최소 전압의 레벨을 가리킬 수 있다.
도 8은 도 7에 도시된 보조 전원 장치의 동작을 보여주는 순서도이다. 도 7 및 도 8을 참조하면, S310 단계에서, 보조 전원 장치(310)는 서든 파워 오프(SPO)를 감지할 수 있다. 예를 들어, 보조 전원 장치(310)는 도 3의 S110 단계를 참조하여 설명된 방법들을 기반으로 서든 파워 오프를 감지할 수 있다.
S320 단계에서, 보조 전원 장치(310)는 제 1 전력 저장부(311)의 충전 전력을 출력 전력(PWR_out)으로서 출력할 수 있다.
S330 단계에서, 보조 전원 장치(320)는 입력 전력(PWR_in)의 전압(Vin) 및 기준 전압(Vref)을 비교할 수 있다.
전압(Vin)이 기준 전압(Vref)보다 높은 경우 보조 전원 장치(310)는 S320 단계를 지속한다. 즉, 전압(Vin)이 기준 전압(Vref)보다 높은 경우 보조 전원 장치(310)는 제 1 전력 저장부(311)의 충전 전력을 출력 전력(PWR_out)으로서 계속 출력할 수 있다.
전압(Vin)이 기준 전압(Vref)보다 낮은 경우, S340 단계에서, 보조 전원 장치(310)는 서든 파워 오프 동작이 모두 완료될 때까지 제 2 전력 저장부(312)의 충전 전력을 출력 전력(PWR_out)으로서 출력할 수 있다.
상술된 본 발명의 또 다른 실시 예에 따르면, 보조 전원 장치(310)는 서든 파워 오프가 발생한 이후, 입력 전력(PWR_in)의 전압(Vin)이 기준 전압(Vref)보다 낮아질 때까지 제 1 전력 저장부(311)의 충전 전력을 출력 전력(PWR_out)으로서 출력할 수 있다. 이 후 입력 전력(PWR_in)의 전압(Vin)이 기준 전압(Vref)보다 낮아지면, 보조 전원 장치(310)는 제 2 전력 저장부(312)의 충전 전력을 출력 전력(PWR_out)으로서 출력할 수 있다. 따라서, 종래와 비교하여 적은 면적을 사용하여 높은 피크 전력이 요구되는 제 1 서든 파워 오프 동작 및 긴 시간 동안의 전력 공급이 요구되는 제 2 서든 파워 오프 동작의 전력 요구 조건을 모두 만족할 수 있으므로, 감소된 면적을 갖는 보조 전원 장치 및 그것을 포함하는 불휘발성 메모리 시스템이 제공된다.
도 9는 본 발명의 또 다른 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다. 도 9를 참조하면, 불휘발성 메모리 시스템(1000)은 메모리 컨트롤러(1010) 및 불휘발성 메모리 장치(1020)를 포함한다. 메모리 컨트롤러(1010) 및 불휘발성 메모리 장치(1020)는 도 1 내지 도 8을 참조하여 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
도 9의 메모리 컨트롤러(1010)는 보조 전원 장치(1100)를 포함한다. 예시적으로, 도 9의 보조 전원 장치(1100)는 도 1 내지 도 8을 참조하여 설명된 보조 전원 장치들(110, 210, 310)과 동일하거나 또는 유사할 수 있다. 그러나, 도 1의 설명된 보조 전원 장치(110)는 메모리 컨트롤러 외부에 위치하였으나, 도 9의 보조 전원 장치(1100)는 메모리 컨트롤러(1010)에 내부에 포함되고, 도 1 내지 도 8을 참조하여 설명된 동작 방법들을 기반으로 동작할 수 있다.
도 10은 본 발명에 따른 불휘발성 메모리 시스템이 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다. 도 10을 참조하면, SSD 시스템(2000)은 호스트(2100) 및 SSD(2200)를 포함한다. SSD(2200)는 신호 커넥터(2001)를 통해 호스트(2100)와 신호(SIG)를 주고 받고, 전원 커넥터(2002)를 통해 입력 전원(PWR_in)을 입력받는다. SSD(2200)는 SSD 컨트롤러(2210), 복수의 플래시 메모리들(2221~222n), 보조 전원 장치(4230), 및 버퍼 메모리(4240)를 포함한다.
SSD 컨트롤러(2210)는 호스트(2100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(2221~222n)을 제어할 수 있다. 예를 들어, SSD 컨트롤러(2210)는 호스트(2100)로부터 수신된 신호(SIG)에 응답하여 복수의 불휘발성 메모리들(2221~222n)의 쓰기, 읽기, 소거 등의 동작을 제어할 수 있다.
보조 전원 장치(2230)는 전원 커넥터(2002)를 통해 호스트(2100)와 연결된다. 보조 전원 장치(2230)는 호스트(2100)로부터 입력 전원(PWR_in)을 입력받고, 충전할 수 있다. 보조 전원 장치(2230)는 호스트(2100)로부터의 전원 공급이 원활하지 않을 경우, SSD 시스템(2000)의 전원을 제공할 수 있다. 예를 들어, 서든 파워 오프가 발생한 경우, 보조 전원 장치(2230)는 도 1 내지 도 9를 참조하여 설명된 방법들을 기반으로 SSD(2200)의 구성 요소들에 출력 전력(PWR_out)을 공급할 수 있다.
예시적으로, 보조 전원 장치(2230)는 도 1 내지 도 9를 참조하여 설명된 보조 전원 장치들(110, 210, 310) 중 어느 하나일 수 있다. 예시적으로, 보조 전원 장치(2230)는 SSD(2200) 내에 위치할 수도 있고, SSD(2200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(2230)는 메인 보드에 위치하며, SSD(2200)에 출력 전력(PWR_out)을 제공할 수도 있다.
버퍼 메모리(2240)는 SSD(2200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(2240)는 호스트(2100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(2221~222n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(2221~222n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(2240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, SRAM 등과 같은 휘발성 메모리 또는 FRAM ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
상술된 본 발명의 실시 예들에 따르면, 보조 전원 장치는 제 1 및 제 2 전력 저장부들을 포함한다. 서든 파워 오프가 발생할 경우 보조 전원 장치는 소정의 시간동안 제 1 전력 저장부의 충전 전력을 출력 전력으로서 출력하고, 소정의 시간이 경과한 이후에는 제 2 전력 저장부의 충전 전력을 출력 전력으로서 출력한다. 따라서, 본 발명에 따른 보조 전원 장치는 서든 파워 오프 발생시 높은 피크 전력이 요구되는 제 1 서든 파워 오프 동작 및 긴 시간 동안 전력 공급이 요구되는 제 2 서든 파워 오프 동작의 전력 요구 조건을 모두 만족시킬 수 있다.
종래의 보조 전원 장치는 상술된 전력 요구조건을 만족시키기 위하여 큰 사이즈의 전력 저장부를 사용하였다. 그러나, 본 발명의 보조 전원 장치는 서로 다른 특성을 갖는 이종의 전력 저장부들을 사용함으로써 종래의 보조 전원 장치와 비교하여 감소된 면적을 갖는다.
본 발명의 상세한 설명에서는 구체적인 실시 예들에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러가지 변형이 가능하다. 예를 들어, 상술된 본 발명의 실시 예들에 따른 보조 전원 장치의 동작들 및 기능들을 수행하기 위하여 다양한 구성들이 추가되거나 변형될 수 있다. 그러므로, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
100 : 불휘발성 메모리 시스템
101 : 메모리 컨트롤러
102 : 불휘발성 메모리 장치
110 : 보조 전원 장치
111 : 제 1 전력 저장부
112 : 제 2 전력 저장부
113 : 제 1 충전 회로
114 : 제 2 충전 회로
115 : 스위칭부

Claims (10)

  1. 불휘발성 메모리 장치;
    상기 불휘발성 메모리 장치를 제어하도록 구성된 메모리 컨트롤러; 및
    입력 전력을 수신하고, 상기 불휘발성 메모리 장치 및 상기 메모리 컨트롤러로 출력 전력을 공급하도록 구성된 보조 전원 장치를 포함하고,
    상기 보조 전원 장치는 제1 전력 저장부 및 제2 전력 저장부를 포함하고,
    상기 보조 전원 장치는 서든 파워 오프를 감지하고, 상기 서든 파워 오프가 감지된 것에 응답하여, 상기 제1 전력 저장부의 제1 충전 전력을 상기 출력 전력으로서 상기 불휘발성 메모리 장치 및 상기 메모리 컨트롤러로 공급하고, 상기 서든 파워 오프가 감지된 시점으로부터 소정의 시간이 경과한 이후에, 상기 제2 전력 저장부의 제2 충전 전력을 상기 출력 전력으로서 상기 불휘발성 메모리 장치 및 상기 메모리 컨트롤러로 공급하고,
    상기 제1 전력 저장부는 상기 제2 전력 저장부보다 단위 시간당 전력 공급량이 많은 탄탈 커패시터를 포함하고, 상기 제2 전력 저장부는 상기 제1 전력 저장부보다 긴 시간동안 상기 제2 충전 전력을 공급하는 배터리를 포함하고,
    상기 불휘발성 메모리 장치 및 상기 메모리 컨트롤러는, 상기 서든 파워 오프가 감지된 것에 응답하여, 상기 제1 충전 전력 및 상기 제2 충전 전력을 사용하여 서든 파워 오프 동작을 수행하도록 구성된 불휘발성 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 서든 파워 오프 동작은 제1 서든 파워 오프 동작 및 제2 서든 파워 오프 동작을 포함하고,
    상기 불휘발성 메모리 장치 및 상기 메모리 컨트롤러는 상기 보조 전원 장치로부터 공급되는 상기 제1 충전 전력을 사용하여 상기 제1 서든 파워 오프 동작을 수행하고, 상기 보조 전원 장치로부터 공급되는 상기 제2 충전 전력을 사용하여 상기 제2 서든 파워 오프 동작을 수행하도록 구성된 불휘발성 메모리 시스템.
  3. 제 2 항에 있어서,
    상기 제1 서든 파워 오프 동작은 상기 제1 전력 저장부의 상기 제1 충전 전력이 공급되는 동안, 상기 불휘발성 메모리 장치가 수행 중인 동작을 완료하는 동작을 포함하는 불휘발성 메모리 시스템.
  4. 제 2 항에 있어서,
    상기 제2 서든 파워 오프 동작은 상기 제1 서든 파워 오프 동작이 완료된 이후에 수행되는 상기 메모리 컨트롤러의 백업 동작을 포함하는 불휘발성 메모리 시스템.
  5. 제 2 항에 있어서,
    상기 제1 서든 파워 오프 동작 동안 요구되는 제1 피크 전력은 상기 제2 서든 파워 오프 동작 동안 요구되는 제2 피크 전력보다 높은 불휘발성 메모리 시스템.
  6. 제 2 항에 있어서,
    상기 제1 서든 파워 오프 동작의 제1 동작 시간은 상기 제2 서든 파워 오프 동작의 제2 동작 시간보다 짧은 불휘발성 메모리 시스템.
  7. 제 1 항에 있어서,
    상기 보조 전원 장치는:
    상기 입력 전력을 수신하고, 상기 제1 전력 저장부를 제1 충전 전압으로 충전하도록 구성된 제1 충전 회로; 및
    상기 입력 전력을 수신하고, 상기 제2 전력 저장부를 제2 충전 전압으로 충전하도록 구성된 제2 충전 회로를 더 포함하는 불휘발성 메모리 시스템.
  8. 제 7 항에 있어서,
    상기 보조 전원 장치는:
    상기 서든 파워 오프가 발생한 경우, 미리 정해진 시간 동안 상기 제1 전력 저장부의 상기 제1 충전 전력을 상기 출력 전력으로서 상기 불휘발성 메모리 장치 및 상기 메모리 컨트롤러로 공급하고, 상기 미리 정해진 시간이 경과한 이후에, 상기 제2 전력 저장부의 상기 제2 충전 전력을 상기 출력 전력으로서 상기 불휘발성 메모리 장치 및 상기 메모리 컨트롤러로 공급하도록 구성된 스위칭부를 더 포함하는 불휘발성 메모리 시스템.
  9. 제 7 항에 있어서,
    상기 보조 전원 장치는:
    상기 제1 및 제2 충전 전압들을 서로 비교하고, 상기 비교의 결과를 기반으로 상기 제1 전력 저장부의 상기 제1 충전 전력 또는 상기 제2 전력 저장부의 상기 제2 충전 전력을 상기 출력 전력으로서 상기 불휘발성 메모리 장치 및 상기 메모리 컨트롤러에 공급하도록 구성된 스위칭부를 더 포함하는 불휘발성 메모리 시스템.
  10. 제1 전력 저장부;
    입력 전력을 수신하고, 상기 제1 전력 저장부를 충전하도록 구성된 탄탈 커패시터를 포함하는 제1 충전 회로;
    상기 제1 전력 저장부보다 단위 시간당 전력 공급량이 더 작고, 상기 제1 전력 저장부보다 더 긴 시간 동안 전력을 공급하도록 구성된 배터리를 포함하는 제2 전력 저장부;
    상기 입력 전력을 수신하고 상기 제2 전력 저장부를 충전하도록 구성된 제2 충전 회로; 및
    서든 파워 오프가 발생한 것에 응답하여, 상기 제1 전력 저장부의 제1 충전 전력을 복수의 장치들로 제공하고, 상기 서든 파워 오프가 발생한 시점으로부터 소정의 시간이 경과한 이후에 상기 제2 전력 저장부의 제2 충전 전력을 상기 복수의 장치들로 제공하도록 구성된 스위칭부를 포함하는 보조 전원 공급 장치.

KR1020140069368A 2014-06-09 2014-06-09 보조 전원 장치 및 그것을 포함하는 불휘발성 메모리 시스템 KR102211867B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140069368A KR102211867B1 (ko) 2014-06-09 2014-06-09 보조 전원 장치 및 그것을 포함하는 불휘발성 메모리 시스템
US14/611,763 US9484069B2 (en) 2014-06-09 2015-02-02 Auxiliary power supply devices and nonvolatile memory systems including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140069368A KR102211867B1 (ko) 2014-06-09 2014-06-09 보조 전원 장치 및 그것을 포함하는 불휘발성 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20150141239A KR20150141239A (ko) 2015-12-18
KR102211867B1 true KR102211867B1 (ko) 2021-02-04

Family

ID=54770094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140069368A KR102211867B1 (ko) 2014-06-09 2014-06-09 보조 전원 장치 및 그것을 포함하는 불휘발성 메모리 시스템

Country Status (2)

Country Link
US (1) US9484069B2 (ko)
KR (1) KR102211867B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497404B2 (en) * 2014-10-03 2019-12-03 Hewlett-Packard Development Company, L.P. Clamping circuit
US10496145B2 (en) * 2015-08-27 2019-12-03 Intel Corporation Peak power control and sequencing for multiple power supplies
US10198061B2 (en) * 2015-09-01 2019-02-05 Toshiba Memory Corporation Storage and storage system
KR102280433B1 (ko) * 2015-09-23 2021-07-22 삼성전자주식회사 전력 공급 회로 및 이를 포함하는 저장 장치
CN107731260B (zh) * 2017-11-08 2020-11-20 苏州浪潮智能科技有限公司 一种ssd的供电方法、系统及ssd
KR102602990B1 (ko) * 2018-06-27 2023-11-17 에스케이하이닉스 주식회사 전원 공급 장치 및 이를 포함하는 전자 장치
KR102675310B1 (ko) 2019-09-19 2024-06-17 에스케이하이닉스 주식회사 메모리 컨트롤러, 메모리 장치 및 전원관리회로를 포함하는 스토리지 장치 및 그것의 동작 방법
US12009035B2 (en) 2019-10-04 2024-06-11 Lg Innotek Co., Ltd. Apparatus for controlling NAND flash memory device and method for controlling same
CN113535459B (zh) * 2020-04-14 2024-04-12 慧荣科技股份有限公司 响应电源事件的数据存取方法及装置
KR20220126106A (ko) 2021-03-08 2022-09-15 에스케이하이닉스 주식회사 전원 장치 및 이의 동작 방법
KR102374076B1 (ko) 2021-07-29 2022-03-14 삼성전자주식회사 보조 전원 장치의 불량 방지 회로를 포함하는 스토리지 장치 및 보조 전원 장치의 제어 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07220472A (ja) * 1994-01-31 1995-08-18 Mitsubishi Electric Corp 内部電源回路
KR20010049002A (ko) 1999-11-30 2001-06-15 서평원 아이에스유피 중계 호에서 연속성 검사 방법
US6812586B2 (en) 2001-01-30 2004-11-02 Capstone Turbine Corporation Distributed power system
AU2002951291A0 (en) 2002-09-09 2002-09-19 Energy Storage Systems Pty Ltd A power supply
US7203547B1 (en) 2004-01-20 2007-04-10 Pacesetter, Inc. System and method of implementing a prophylactic pacer/defibrillator
KR100841440B1 (ko) * 2004-10-22 2008-06-25 삼성전자주식회사 컨트롤러 전원공급장치
JP4401954B2 (ja) * 2004-12-20 2010-01-20 富士通株式会社 電源制御装置及び電源制御プログラム
US7500115B2 (en) * 2005-06-03 2009-03-03 Dell Products L.P. Information handling system including a memory device capable of being powered by a battery
US7786701B2 (en) 2006-05-31 2010-08-31 Aeroflex Plainview, Inc. Compensation for parasitic resistance in battery monitoring
US8058844B2 (en) 2006-05-31 2011-11-15 Aeroflex Plainview, Inc. Low-power battery system
US20080048613A1 (en) 2006-08-09 2008-02-28 Honeywell International Inc. Voltage regulator in a battery block
KR20100034291A (ko) 2008-09-23 2010-04-01 비나텍주식회사 슈퍼-커패시터를 활용한 하이브리드 전지
KR101777810B1 (ko) * 2009-03-30 2017-09-12 삼성전자주식회사 보조 전원 장치 및 그것을 포함하는 사용자 장치
US8806271B2 (en) * 2008-12-09 2014-08-12 Samsung Electronics Co., Ltd. Auxiliary power supply and user device including the same
KR101506675B1 (ko) * 2008-12-09 2015-03-30 삼성전자주식회사 보조 전원 장치를 갖는 사용자 장치
KR101599835B1 (ko) * 2009-04-23 2016-03-15 삼성전자주식회사 보조 전원 장치 및 그것을 포함하는 사용자 장치
KR20110015273A (ko) * 2009-08-07 2011-02-15 삼성전자주식회사 보조 전원 장치를 포함하는 사용자 장치
KR20130071139A (ko) * 2011-12-20 2013-06-28 삼성전자주식회사 보조 기억 장치 및 이를 포함하는 시스템
JP2013196494A (ja) 2012-03-21 2013-09-30 Toshiba Corp メモリシステム

Also Published As

Publication number Publication date
KR20150141239A (ko) 2015-12-18
US9484069B2 (en) 2016-11-01
US20150357005A1 (en) 2015-12-10

Similar Documents

Publication Publication Date Title
KR102211867B1 (ko) 보조 전원 장치 및 그것을 포함하는 불휘발성 메모리 시스템
KR102351660B1 (ko) 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법
US20190179685A1 (en) Solid state memory system with low power error correction mechanism and method of operation thereof
JP6057440B2 (ja) 多段メモリセルの読み取り
US10497439B1 (en) Non-volatile memory apparatus including voltage clamping circuit
JP6603947B2 (ja) 昇圧によるセンシングのための装置、方法、および、システム
US20220109372A1 (en) Power management integrated circuit with bleed circuit control
US20110157976A1 (en) Voltage Stabilization Device and Semiconductor Device Including the Same, and Voltage Generation Method
KR20160094767A (ko) 아이들 구간에서 정보 전달 기능을 수행하는 메모리 장치 및 방법
US10649840B2 (en) Data storage device performing recovery operation after sudden power-off and operating method thereof
US8526258B2 (en) Variable resistance memory device and related method of operation
US20200042238A1 (en) Data storage device, method of operating the same, and storage system having the same
CN106486150B (zh) 存储控制器和具有该存储控制器的存储系统
US20190347196A1 (en) Memory system, operating method thereof, and electronic device
KR101998219B1 (ko) 보조 전원 장치 및 그것을 포함하는 사용자 시스템
US10838766B2 (en) Memory system and operating method thereof
US10007324B2 (en) Memory system
US20170364286A1 (en) Data storage device and operating method thereof
US9318164B2 (en) Semiconductor memory device with power-saving signal
CN108091362B (zh) 交叉点阵列型相变存储器件及驱动其的方法
US9218858B2 (en) Data storage device and operating method thereof
KR102355436B1 (ko) 데이터 저장 장치
US12001233B2 (en) Balancing current consumption between different voltage sources
US11163638B2 (en) Memory device for swapping data and operating method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant