CN108091362B - 交叉点阵列型相变存储器件及驱动其的方法 - Google Patents

交叉点阵列型相变存储器件及驱动其的方法 Download PDF

Info

Publication number
CN108091362B
CN108091362B CN201711156772.4A CN201711156772A CN108091362B CN 108091362 B CN108091362 B CN 108091362B CN 201711156772 A CN201711156772 A CN 201711156772A CN 108091362 B CN108091362 B CN 108091362B
Authority
CN
China
Prior art keywords
sensing
data
change memory
voltage
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711156772.4A
Other languages
English (en)
Other versions
CN108091362A (zh
Inventor
李仁秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN108091362A publication Critical patent/CN108091362A/zh
Application granted granted Critical
Publication of CN108091362B publication Critical patent/CN108091362B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种相变存储器件可以包括交叉点阵列和感测电路块。交叉点阵列可以包括多个字线、多个位线和相变存储单元。字线和位线可以彼此交叉。相变存储单元位于字线与位线之间的交叉点处。感测电路块读取相变存储单元中的数据。感测电路块可以包括第一感测单元和第二感测单元。第一感测单元使用第一电压来感测数据。当由第一感测单元读取的相变存储单元中的数据被确定为异常时，第二感测单元使用可以比相变存储单元的阈值电压高的第二电压来感测数据。

Description

交叉点阵列型相变存储器件及驱动其的方法
相关申请的交叉引用
本申请要求于2016年11月21日向韩国知识产权局提交的申请号为10-2016-0154985的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例总体而言涉及一种相变存储器件及驱动其的方法，更具体地，涉及一种交叉点阵列型相变存储器件以及驱动该交叉点阵列型相变存储器件的方法。
背景技术
相变存储器件可以使用硫族化物材料作为储存介质。相变存储器件中的硫族化物材料可以通过施加电流或电压而转变成非晶相和晶相。非晶相可以是重置相，而晶相可以是设置相。
相变存储器件可以包括多个字线、与字线重叠的多个位线以及布置在字线与位线之间的交叉点处的选择元件和储存元件。
储存元件可以写入数据。读取电流可以被施加到储存元件以读取数据。
然而，当施加读取电流时，读取电流可以包括非预定瞬态电流，使得存储单元中的信息可能被改变。此外，在相邻的线中可能会产生串扰。
发明内容
根据一个实施例，可以提供一种相变存储器件。相变存储器件可以包括交叉点阵列和感测电路块。交叉点阵列可以包括多个字线、多个位线以及相变存储单元。字线和位线可以彼此交叉。相变存储单元可以位于字线与位线之间的交叉点处。感测电路块可以被配置为读取相变存储单元中的数据。感测电路块可以包括第一感测单元和第二感测单元。第一感测单元可以被配置为使用第一电压来感测数据。第二感测单元可以被配置为：当在由第一感测单元读取的相变存储单元中的数据被确定为异常时，使用可以比相变存储单元的阈值电压高的第二电压来感测数据。
根据一个实施例，可以提供一种驱动相变存储器件的方法。在驱动相变存储器件的方法中，相变存储器件可以包括交叉点阵列。交叉点阵列可以包括多个字线、多个位线以及相变存储单元。字线和位线可以彼此交叉。相变存储单元可以位于字线与位线之间的交叉点处。通过读取命令，可以使用第一电压来感测相变存储单元中的数据，该第一电压可以不大于相变存储单元的阈值电压。感测数据可以被确定为正常或异常。当感测数据被确定为异常时，可以使用比阈值电压高的第二电压来感测相变存储单元中的数据。
根据一个实施例，可以提供一种存储器件。存储器件包括包含多个存储单元的存储单元阵列。存储器件包括：第一感测电路，其被配置为：使用比存储单元的阈值电压小的第一电压来感测选中的存储单元的数据；以及第二感测电路，其被配置为：如果选中的存储单元的感测数据具有错误，则使用比阈值电压高的第二电压来感测选中的存储单元的数据。此外，存储器件包括：控制器，其被配置为决定第一感测电路和第二感测电路的操作。控制器被配置为：如果选中的存储单元的数据被第二感测电路改变，则向选中的存储单元提供重写命令。
附图说明
图1是示出根据示例性实施例的相变存储器件的框图；
图2是示出根据示例性实施例的相变存储器件的电流-电压特性的曲线图；
图3是示出使用图2中的第一电压来感测数据的过程的示意图；
图4是示出使用图2中的第二电压来感测数据的过程的示意图；
图5是示出图1中的感测电路块的电路图；
图6是示出驱动根据示例性实施例的相变存储器件的方法的流程图；
图7是示出根据示例性实施例的相变存储器件的框图；以及
图8是示出根据示例性实施例的系统的框图。
具体实施方式
下面将参照示出了实施例的一些示例的附图描述各种示例性实施例。然而，这些实施例可以以不同的形式实施，并且不应被解释为限于本文所阐述的实施例的示例。相反，提供这些示例性实施例使得本公开是充分和完整的，并将向本领域技术人员充分传达本公开的范围。在附图中，为了清楚起见，层和区域的尺寸和相对尺寸可能被夸大。
应当理解的是，当一个元件或层被称为在另一个元件或层“上”或者“连接至”或“耦接至”另一个元件或层时，该元件可以直接在另一个元件或层上，或者直接连接至或耦接至另一个元件或层，或者可以存在中间元件或层。相反，当一个元件被称为“直接在另一个元件或层上”，或者“直接连接至”或“直接耦接至”另一个元件或层时，不存在中间元件或层。贯穿全文，相同的附图标记表示相同的元件。如本文所使用的，术语“和/或”包括一个或更多个相关列出项的任意组合和所有组合。
将理解，尽管在本文中术语“第一”、“第二”、“第三”等可以用来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应该受到这些术语的限制。这些术语仅用来将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，在不脱离本公开的精神的情况下，下文描述的第一元件、部件、区域、层或部分能被称作第二元件、部件、区域、层或部分。
为了描述方便，在本文中可以使用诸如“下方”、“之下”、“下部”、“上方”、“上部”等的空间相对术语，以描述如附图所示的一个元件或特征与另一元件或特征的关系。应当理解的是，除了附图中所示的定向之外，空间相对术语旨在包括使用或操作中的器件的不同定向。例如，如果附图中的器件被翻转，则被描述为在其他元件或特征“下方”或“之下”的元件将被定向在其他元件或特征上方。因此，术语“之下”的示例可以包括上下取向。该器件可以以其他方式定向(旋转90度或在其他取向旋转)，并且相应地解释本文中所使用的空间相对描述。
本文使用的术语仅用于描述实施例的特定示例的目的，并非旨在限制本公开。如本文所使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另有明确指示。还将理解的是，当在本说明书中使用时，术语“包括”和/或“包括有”指定了存在所述特征、整数、步骤、操作、元件和/或部件，但不排除存在或添加一个或更多个其他特征、整数、步骤、操作、元件、部件和/或其组合。
除非另有定义，本文使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员的通常理解相同的含义。还将理解的是，诸如在通用词典中定义的术语应当被解释为具有与其在相关领域的背景下的含义一致的含义，并且不会以理想化或过度形式的理解来解释，除非本文明确定义。
在下文中，将参照附图来说明实施例的示例。
图1是示出根据示例性实施例的相变存储器件的框图。
参见图1，相变存储器件100可以包括存储单元阵列110、控制器120和感测电路块130。
存储单元阵列110(其可以是交叉点单元阵列或交叉点阵列型相变存储器件)可以包括多个字线WL0-WLn和多个位线BL0-BLn。位线BL0-BLn可以与字线WL0-WLn重叠以彼此交叉。相变存储单元mc可以被布置在字线WL0-WLn与位线BL0-BLn之间的每个交点处。相变存储单元mc可以包括访问元件110a和储存元件110b。访问元件110a和储存元件110b可以包括下电极、相变层和上电极。访问元件110a中的相变层可以与储存元件110b中的相变层不同。
控制器120可以被配置为通过主机命令来控制相变存储器件100读取数据或写入数据。控制器120可以被配置为考虑到相变存储器件100的操作条件和/或内部操作来有效地管理相变存储器件100。控制器120可以包括纠错码(ECC)块125。ECC块125可以被配置为检测、确定和校正在相变存储器件100中写入或读取的数据中包括的错误。
感测电路块130可以通过从控制器120接收的命令来驱动。例如，感测电路块130可以连接到全局位线GBL，该全局位线GBL被配置为全局地控制位线BL0-BLn中的至少一些位线。感测电路块130可以包括第一感测单元130a和第二感测单元130b。
第一感测单元130a可以被配置为使用与参考电压VREF相对应的第一电压V1来执行数据感测操作，诸如读取和验证相变存储单元mc中的数据。第二感测单元130b可以被配置为使用第二电压V2来执行数据感测操作，诸如读取和验证相变存储单元mc中的数据。第一感测单元130a可以包括感测放大器电路S/A1，并且第二感测单元130b可以包括感测放大器电路S/A2。第一感测单元130a和第二感测单元130b可以电连接在ECC块125与全局位线GBL之间。
图2是示出根据示例性实施例的相变存储器件的电流-电压特性的曲线图。
参见图2，第一电压V1可以具有比数据可以不被改变的电压低的电压电平。电压可以包括数据储存电压或写入电压。
第二电压V2可以比相变存储单元mc的第一电压V1和阈值电压Vth高。相变存储单元mc的阈值电压Vth可以用于将相变存储器件100的电阻状态从晶相转变成非晶相，反之亦然。
例如，当不大于阈值电压Vth的第一电压V1用于执行读取感测时，读取感测可以被稳定地执行。相反，如图3所示，由于缺少感测裕度，可能会产生读取错误。
当使用不小于阈值电压Vth的第二电压V2执行读取感测时，如图4所示，可以充分确保感测裕度。相反，由于施加不小于阈值电压Vth的第二电压V2，数据电平可能被改变。
图5是示出图1的感测电路块的电路图。
参见图5，感测电路块130可以包括参考电流发生单元131、第一感测单元130a和第二感测单元130b。
参考电流发生单元131可以包括第一PMOS晶体管P1和第二PMOS晶体管P2以及控制晶体管N1。第一PMOS晶体管P1和第二PMOS晶体管P2可以被配置为构成电流镜。控制晶体管N1可以被配置为控制第一感测单元130a和第二感测单元130b。
相变存储单元mc可以与参考电流发生单元131的第一PMOS晶体管P1电连接。第二PMOS晶体管P2可以复制被输入到待读取的相变存储单元mc中的电流。第二PMOS晶体管P2可以向第一感测单元130a和第二感测单元130b的输入节点ND提供参考电流，该参考电流可以是相变存储单元mc的输入电流。控制晶体管N1可以响应于控制信号con而被驱动。控制晶体管N1可以控制电流量以选择性地驱动第一感测单元130a和第二感测单元130b。
如上所述，第一感测单元130a可以包括：感测放大器电路S/A1，其被配置为将提供给感测放大器电路S/A1的输入节点ND的电压与第一电压V1进行比较。输入节点ND可以对应于参考电流发生单元131的输出节点。
第二感测单元130b可以包括：电容器C，其被配置为利用从参考电流发生单元131提供给输入节点ND的电压来充电；以及感测放大器电路S/A2，其被配置为将电容器C中的电压与第二电压V2进行比较。因为第二感测单元130b的电路可以共享第一感测单元130a的电路，所以第二感测单元130b不会增加感测电路块130的面积。
控制器120可以控制感测电路块130的第一感测单元130a和第二感测单元130b。如果通过使用比阈值电压Vth高的第二电压V2的第二感测单元130b的数据感测操作来改变相存储单元mc的数据，则控制器120可以将重写正常数据的命令输出到包括已改变数据的相变存储单元mc。
图6是示出驱动根据示例性实施例的相变存储器件的方法的流程图。
参见图1至图6，在步骤S1中，可以从控制器120施加读取命令。
在步骤S2中，第一感测单元130a(其可以与待读取的相变存储单元mc的全局位线GBL连接)可以由读取命令来驱动。通过第一感测单元130a的驱动，根据可以与正常读取电压相对应的读取命令，可以由小于或等于阈值电压Vth的第一电压V1来感测相变存储单元mc中的数据。
在步骤S3中，控制器120中的ECC块125可以通过判断由第一电压V1感测到的数据是否正常来检查是否发生读取错误。当由第一电压V1感测到的数据处于ECC块125的正常范围或可校正的范围内时，可以通过第一感测单元130a的操作来完成读取操作。
相反，当ECC块125确定使用第一电压V1感测到的数据异常时，在步骤S4中，控制器120可以驱动第二感测单元130b。根据第二感测单元130b的驱动，可以对被确定为包括使用不小于阈值电压Vth的第二电压V2确定的异常数据的相变存储单元mc执行附加的数据感测。
当第一感测单元130a被操作时，第二感测单元130b的电容器C可以被配置为对引入到相变存储单元mc中的瞬态电流进行充电。第二感测单元130b可以将电容器C的电压与不小于阈值电压Vth的第二电压V2进行比较，以用足够的裕度感测数据。由串扰电流或瞬态电流引起的误差可以通过第二感测单元130b的附加操作来确定。
在步骤S5中，由使用第二电压V2的第二感测单元130b感测到的数据可以被储存在ECC块125中。
在步骤S6中，如果通过使用第二电压V2的感测操作S5来改变相变存储单元mc的数据，则正常数据可以被写入到相变存储单元mc中。换句话说，当在由第一感测单元130a读取的相变存储单元mc的数据中产生错误时，第二感测单元130b可以使用比相变存储单元mc的阈值电压Vth高的第二电压V2来执行数据感测操作。通过使用第二电压V2的数据感测操作，可以改变相变存储单元mc的数据。如果数据被改变，则控制器120可以将重写正常数据的写入命令输出到相变存储单元mc。根据写入命令，电耦接到存储单元阵列的写入驱动器(未示出)可以将正常数据提供给相变存储单元mc。
根据示例性实施例，在数据读取操作期间，可以使用比读取电压高的电压对其中由于读取电流中的瞬变电流而产生数据错误的相变存储单元执行附加的数据读取操作。
本实施例可以不受上述实施例的限制。例如，如图7所示，开关SW1可以安装在ECC块125与第一感测单元130a之间以及开关SW2可以安装在ECC块125与第二感测单元130b之间，以稳定地执行第一感测单元130a和第二感测单元130b的选择性驱动。
图8是示出根据示例性实施例的系统的框图。
参见图8，系统500可以包括系统控制逻辑504、存储器件或半导体集成电路器件100以及至少一个通信接口506。系统控制逻辑504可以与至少一个处理器502连接。半导体集成电路器件100可以与系统控制逻辑504连接。通信接口506可以与系统控制逻辑504连接。
通信接口506可以向被配置为通过至少一个网络与设备通信的系统500提供接口。通信接口506可以包括硬件和/或固件。在示例性实施例中，通信接口506可以包括网络适配器、无线网络适配器、电话调制解调器和/或无线调制解调器。通信接口506可以使用至少一个天线来进行无线通信。
至少一个处理器502可以与用于系统控制逻辑504的至少一个控制器的逻辑封装在一起。在示例性实施例中，处理器502可以与用于系统控制逻辑504的控制器的逻辑封装在一起，以形成系统级封装体(SIP)。
在示例性实施例中，至少一个处理器502可以被布置在其中可以安装用于系统控制逻辑的控制器的逻辑的裸片上。
在示例性实施例中，至少一个处理器502可以被布置在其中可以安装用于系统控制逻辑的控制器的逻辑的裸片上，以形成片上系统(SOC)。
在示例性实施例中，系统控制逻辑504可以包括：接口控制器，其被配置为提供通过接口与处理器502和/或系统控制逻辑504中的至少一个通信的设备或部件。
在示例性实施例中，系统控制逻辑504可以包括：储存控制器508，其被配置为向半导体集成电路器件100提供用于控制诸如设置操作、重置操作、读取操作等的各种访问操作的接口。储存控制器508可以包括被配置为控制半导体集成电路器件100的控制逻辑510。控制逻辑510可以另外产生用于控制驱动器、电平移位器、全局选择器等的各种选择信号。当控制逻辑510由至少一个处理器502来操作时，控制逻辑510可以包括储存在计算机可读介质中的命令，该命令用于执行储存控制器508的上述操作。
在示例性实施例中，系统500可以包括台式计算设备、膝上型计算设备、诸如智能电话的移动计算设备、平板电脑等。系统500还可以包括部件和/或不同的体系结构。
本公开的上述实施例是说明性的而非限制性的。各种替代形式和等同形式是可能的。实施例的示例不受本文所述的实施例的限制。本公开也不限于任意特定类型的半导体器件。鉴于本公开内容，其他添加、删减或修改是显而易见的，并且旨在落入所附权利要求的范围内。

Claims (16)

1.一种相变存储器件，包括：
交叉点单元阵列，其包括多个字线、布置在字线上以与字线彼此交叉的多个位线以及布置在字线与位线之间的交叉点处的相变存储单元；以及
感测电路块，其被配置为读取相变存储单元中的数据，所述感测电路块包括：
第一感测单元，其用于使用第一电压来执行数据感测操作，在第一电压处所述数据不被改变；
第二感测单元，其用于：当由第一感测单元读取的相变存储单元中的数据中产生了错误时，使用改变相变存储单元的数据状态的第二电压来执行数据感测操作；以及
控制器，其包括纠错码ECC块，ECC块被配置为判断第一感测单元中是否产生了错误以及当错误在可校正的范围内时校正所述错误，
其中，控制器被配置为：当相变存储单元的数据被第二感测单元改变时，向相变存储单元提供重写命令，以及
其中，当被第一感测单元读取的数据无法被ECC块恢复时，第二感测单元操作。
2.根据权利要求1所述的相变存储器件，其中，第一感测单元和第二感测单元电连接在全局位线与位线之间，全局位线电耦接至控制器。
3.根据权利要求2所述的相变存储器件，还包括：
第一开关，其连接在控制器与第一感测单元之间；以及
第二开关，其连接在第一感测单元与第二感测单元之间。
4.根据权利要求3所述的相变存储器件，其中，第一开关和第二开关被配置为执行第一感测单元和第二感测单元的选择性驱动。
5.根据权利要求1所述的相变存储器件，其中，感测电路块还包括参考电流发生单元，参考电流发生单元被配置为复制被输入到待读取的相变存储单元中的电流并且向第一感测单元和第二感测单元提供参考电流。
6.根据权利要求5所述的相变存储器件，其中，第一感测单元包括感测放大器电路，感测放大器电路被配置为将第一电压与提供给参考电流发生单元的电压进行比较。
7.根据权利要求5所述的相变存储器件，其中，第二感测单元包括：
电容器，其被配置为用从参考电流发生单元提供的电压充电；以及
感测放大器电路，其被配置为将第二电压与电容器中被充电的电压进行比较。
8.根据权利要求7所述的相变存储器件，其中，电容器被配置为在第一感测单元操作时用进入相变存储单元中的瞬态电流充电。
9.根据权利要求5所述的相变存储器件，其中，参考电流发生单元还包括控制晶体管，控制晶体管被配置为响应于控制信号而被驱动以选择性地驱动第一感测单元和第二感测单元。
10.一种驱动交叉点阵列型相变存储器件的方法，所述交叉点阵列型相变存储器件包括多个字线、与字线交叉的多个位线以及布置在字线与位线之间的交叉点处的相变存储单元，所述方法包括：
根据读取命令使用不大于阈值电压的第一电压来首次感测相变存储单元中的数据，其中，感测数据的状态不被首次感测改变；
判断感测数据是否正常以及感测数据是否被ECC块恢复；
当感测数据异常且首次感测数据未被ECC块恢复时，使用比阈值电压高的第二电压来二次感测相变存储单元中的数据，其中数据的状态被二次感测改变，以及
当相变存储单元中的数据的状态被二次感测改变时，在相变存储单元中重写正常数据。
11.根据权利要求10所述的方法，还包括将由第二电压感测到的数据储存在ECC块中。
12.根据权利要求10所述的方法，还包括当感测数据正常和感测数据被ECC块恢复时，结束对相变存储单元中的数据的感测。
13.一种存储器件，包括：
存储单元阵列，其包括多个存储单元；
第一感测电路，其被配置为使用比存储单元的阈值电压小的第一电压来感测选中的存储单元的数据；
第二感测电路，其被配置为：如果选中的存储单元的感测数据具有错误，则使用比阈值电压高的第二电压来感测选中的存储单元的数据；以及
控制器，其被配置为决定第一感测电路和第二感测电路的操作，控制器包括纠错码ECC块，ECC块被配置为判断第一感测电路中是否产生了错误；
其中，控制器被配置为：如果选中的存储单元的数据被第二感测电路改变，则向选中的存储单元提供重写命令，以及
其中，当被第一感测单元感测的数据无法被ECC块恢复时，第二感测单元操作。
14.根据权利要求13所述的存储器件，还包括参考电流发生单元，参考电流发生单元被配置为复制被输入到待读取的存储单元中的电流并且向第一感测电路和第二感测电路提供参考电流。
15.根据权利要求13所述的存储器件，其中，第一感测电路包括感测放大器电路，感测放大器电路被配置为将第一电压与提供给参考电流发生单元的电压进行比较。
16.根据权利要求15所述的存储器件，其中，第二感测电路包括：
电容器，其被配置为用从参考电流发生单元提供的电压充电；以及
感测放大器电路，其被配置为将第二电压与电容器中被充电的电压进行比较。
CN201711156772.4A 2016-11-21 2017-11-20 交叉点阵列型相变存储器件及驱动其的方法 Active CN108091362B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160154985A KR20180056977A (ko) 2016-11-21 2016-11-21 크로스 포인트 어레이 타입 상변화 메모리 장치 및 그 구동방법
KR10-2016-0154985 2016-11-21

Publications (2)

Publication Number Publication Date
CN108091362A CN108091362A (zh) 2018-05-29
CN108091362B true CN108091362B (zh) 2021-06-01

Family

ID=62147771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711156772.4A Active CN108091362B (zh) 2016-11-21 2017-11-20 交叉点阵列型相变存储器件及驱动其的方法

Country Status (3)

Country Link
US (1) US10553277B2 (zh)
KR (1) KR20180056977A (zh)
CN (1) CN108091362B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115440268A (zh) * 2021-06-01 2022-12-06 长鑫存储技术有限公司 存储器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1759482A (zh) * 2003-04-03 2006-04-12 株式会社东芝 相变存储装置
CN102314925A (zh) * 2010-07-09 2012-01-11 海力士半导体有限公司 半导体存储器件及其操作方法
CN102779553A (zh) * 2011-05-11 2012-11-14 海力士半导体有限公司 非易失性存储器件及其感测方法
CN102870159A (zh) * 2010-04-26 2013-01-09 莫塞德技术公司 在相变存储器中的写入方案
CN102884585A (zh) * 2010-05-12 2013-01-16 美光科技公司 在存储器装置及系统中确定及使用软数据
CN105027085A (zh) * 2013-03-14 2015-11-04 美光科技公司 选择性自参考读取
CN105702284A (zh) * 2014-12-12 2016-06-22 三星电子株式会社 具有独立感测电路的半导体存储器件以及相关感测方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6901005B2 (en) * 2003-08-27 2005-05-31 Hewlett-Packard Development Company, L.P. Method and system reading magnetic memory
KR20090126587A (ko) * 2008-06-04 2009-12-09 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
KR20100055105A (ko) * 2008-11-17 2010-05-26 삼성전자주식회사 상 변화 메모리 장치
KR102084461B1 (ko) * 2013-03-04 2020-04-14 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치
US9142271B1 (en) * 2014-06-24 2015-09-22 Intel Corporation Reference architecture in a cross-point memory
KR102188061B1 (ko) 2014-07-29 2020-12-07 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
US9691463B1 (en) * 2016-05-03 2017-06-27 International Business Machines Corporation Spin hall effect MRAM with self-reference read
US10289484B2 (en) * 2016-09-16 2019-05-14 Micron Technology, Inc. Apparatuses and methods for generating probabilistic information with current integration sensing

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1759482A (zh) * 2003-04-03 2006-04-12 株式会社东芝 相变存储装置
CN102870159A (zh) * 2010-04-26 2013-01-09 莫塞德技术公司 在相变存储器中的写入方案
CN102884585A (zh) * 2010-05-12 2013-01-16 美光科技公司 在存储器装置及系统中确定及使用软数据
CN102314925A (zh) * 2010-07-09 2012-01-11 海力士半导体有限公司 半导体存储器件及其操作方法
CN102779553A (zh) * 2011-05-11 2012-11-14 海力士半导体有限公司 非易失性存储器件及其感测方法
CN105027085A (zh) * 2013-03-14 2015-11-04 美光科技公司 选择性自参考读取
CN105702284A (zh) * 2014-12-12 2016-06-22 三星电子株式会社 具有独立感测电路的半导体存储器件以及相关感测方法

Also Published As

Publication number Publication date
CN108091362A (zh) 2018-05-29
US10553277B2 (en) 2020-02-04
KR20180056977A (ko) 2018-05-30
US20180144794A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
US10410686B2 (en) Memory modules storing a trimming control code associated with a minimum level of a power supply voltage, methods of operating the memory modules, and test systems of the memory modules
US20240152297A1 (en) APPARATUSES AND METHODS FOR CONFIGURING I/Os OF MEMORY FOR HYBRID MEMORY MODULES
US10453532B1 (en) Resistive memory device including reference cell and method of operating the same
KR101448915B1 (ko) 프로그램 및 검증 동작을 수행하는 가변 저항 메모리 장치
US8817515B2 (en) Nonvolatile semiconductor memory device
US8976580B2 (en) Memory system and related method of operation
CN108121680B (zh) 存储装置、电子系统以及操作电子装置的方法
KR20180024615A (ko) 보조 전력을 공급하기 위한 커패시터들을 포함하는 전자 장치의 전력 및 성능 관리 방법
KR102650154B1 (ko) 가상 페일 생성기를 포함하는 메모리 장치 및 그것의 메모리 셀 리페어 방법
US20110157976A1 (en) Voltage Stabilization Device and Semiconductor Device Including the Same, and Voltage Generation Method
EP3174054A1 (en) Sense circuit for rram
CN103578527A (zh) 写入驱动器电路、使用其的半导体装置以及存储系统
US11443801B2 (en) Semiconductor memory apparatus for preventing disturbance
CN108091362B (zh) 交叉点阵列型相变存储器件及驱动其的方法
KR101604933B1 (ko) 교차점 어레이에서의 커플링 커패시터를 통한 타일 레벨 스냅백 검출
US9015463B2 (en) Memory device, memory system including a non-volatile memory configured to output a repair data in response to an initialization signal
US10083750B2 (en) Semiconductor memory apparatus for adjusting voltage level of global word line, and operating method thereof
EP3363018B1 (en) Wordline under-driving using a virtual power network
CN112242154A (zh) 用于减轻干扰的非易失性存储装置及其操作方法
US11669393B2 (en) Memory device for swapping data and operating method thereof
US11942143B2 (en) Semiconductor memory devices
US9984749B2 (en) Current driver, write driver, and semiconductor memory apparatus using the same
KR20240071064A (ko) 메모리 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant