CN108121680B - 存储装置、电子系统以及操作电子装置的方法 - Google Patents

存储装置、电子系统以及操作电子装置的方法 Download PDF

Info

Publication number
CN108121680B
CN108121680B CN201711206006.4A CN201711206006A CN108121680B CN 108121680 B CN108121680 B CN 108121680B CN 201711206006 A CN201711206006 A CN 201711206006A CN 108121680 B CN108121680 B CN 108121680B
Authority
CN
China
Prior art keywords
memory device
command
block
memory
electronic system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711206006.4A
Other languages
English (en)
Other versions
CN108121680A (zh
Inventor
金东建
金大镐
王鸿文
千源汶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108121680A publication Critical patent/CN108121680A/zh
Application granted granted Critical
Publication of CN108121680B publication Critical patent/CN108121680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种存储装置、电子系统以及操作电子装置的方法。所述电子系统包括主机装置及存储装置。所述存储装置包括第一存储器装置及第二存储器装置，所述第一存储器装置由主机装置经由可字节存取接口以字节为单位进行存取，所述第二存储器装置由主机装置经由可区块存取接口以区块为单位进行存取。所述存储装置基于从主机装置经由可区块存取接口提供的内部传输命令在第一存储器装置与第二存储器装置之间执行内部数据传输。所述电子系统可通过使用从现有区块存取命令修改得到的内部传输命令在存储装置中执行内部数据传输，在主机装置与存储装置之间高效地支持以字节为单位的存取及以区块为单位的存取。

Description

存储装置、电子系统以及操作电子装置的方法
[相关申请的交叉引用]
本申请根据35 USC§119主张在2016年11月30日在韩国知识产权局(KoreanIntellectual Property Office，KIPO)提出申请的韩国专利申请第10-2016-0161470号的优先权，所述韩国专利申请的公开内容全文并入本申请供参考。
技术领域
本发明大体来说涉及半导体集成电路，且更具体来说涉及一种支持可字节存取接口及可区块存取接口的存储装置、一种包括存储装置的电子系统以及一种操作电子装置的方法。
背景技术
一般来说，嵌入式系统可例如使用动态随机存取存储器(dynamic random accessmemory，DRAM)作为主存储器来运行软件，并使用与非(NAND)闪速存储器来存储用户数据。动态随机存取存储器提供相当快的读取及写入速度并能够进行字节存取。然而，由于动态随机存取存储器是易失性存储器，因此功耗可能由于需要进行定期刷新过程而非常大。因此，动态随机存取存储器一般用于存储软件读取/写入(read/write，R/W)数据。与非闪速存储器通常支持以页面为单位(例如，2KB)进行输入/输出(input/output，I/O)处理，且因此一般不用来执行代码或存储软件读取/写入数据。然而，由于具有包括在传送海量数据时读取/写入速度快、成本低、及容量高等特性，因此与非闪速存储器一般用于存储用户数据。因此，由于各种存储器是以不同方式使用且具有不同的功能性，因此设计包括这些各种存储器的系统会增加设计复杂性及制造成本。
发明内容
本发明的实施例提供一种能够高效地支持可字节存取接口及可区块存取接口的存储装置以及一种包括所述存储装置的电子系统。
本发明的实施例提供一种操作电子系统的方法，所述电子系统包括能够高效地支持可字节存取接口及可区块存取接口的存储装置。
本发明的实施例提供一种包括主机装置及存储装置的电子系统。所述存储装置包括第一存储器装置及第二存储器装置，所述第一存储器装置由所述主机装置经由可字节存取接口以字节为单位进行存取，所述第二存储器装置由所述主机装置经由可区块存取接口以区块为单位进行存取。所述存储装置被配置成基于从所述主机装置经由所述可区块存取接口提供的内部传输命令在所述第一存储器装置与所述第二存储器装置之间执行内部数据传输。
本发明的实施例还提供一种包括第一存储器装置、第二存储器装置、内部传输控制器及存储控制器的存储装置，所述第一存储器装置被配置成由主机装置经由可字节存取接口进行存取，所述第二存储器装置被配置成由所述主机装置经由可区块存取接口进行存取，所述内部传输控制器被配置成在所述第一存储器装置与所述第二存储器装置之间执行内部数据传输，且所述存储控制器被配置成经由所述可区块存取接口接收区块存取命令及内部传输命令，基于所述区块存取命令以区块为单位执行对所述第二存储器装置的存取，并基于所述内部传输命令来控制由所述内部传输控制器执行的所述内部数据传输。
本发明的实施例还提供一种操作包括主机装置及存储装置的电子系统的方法。所述方法包括：由所述主机装置经由可字节存取接口以字节为单位存取所述存储装置中所包含的第一存储器装置；由所述主机装置经由可区块存取接口以区块为单位存取所述存储装置中所包含的第二存储器装置；以及由所述存储装置基于内部传输命令在所述第一存储器装置与所述第二存储器装置之间执行内部数据传输，所述内部传输命令是从所述主机装置经由所述可区块存取接口提供到所述存储装置。
根据本发明的实施例的存储装置及电子系统可通过以下方式在主机装置与存储装置之间高效地支持以字节为单位的存取及以区块为单位的存取：使用从现有区块存取命令修改得到的内部传输命令在存储装置中执行内部数据传输。可通过在存储装置中进行内部数据传输来高效地支持以字节为单位的存取，且因此可减少主机装置与存储装置之间的装置间数据传输，且可增强存储装置及电子系统的性能。
附图说明
结合附图阅读以下详细说明，将更清晰地理解本发明的示例性实施例。
图1说明根据本发明概念实施例的一种操作电子系统的方法的流程图。
图2说明根据本发明概念实施例的电子系统的方块图。
图3A说明在电子系统中经由可区块存取接口进行传输的命令的示例性格式的图。
图3B说明图3A所示命令中所包含的最下部的双字(double word)的示例性格式的图。
图3C说明图3B所示最下部的双字中所包含的示例性操作代码(operation code)的图。
图4说明在图2所示电子系统中经由可区块存取接口进行命令处理的实例的图。
图5说明根据本发明概念实施例的存储装置中的数据路径控制的图。
图6说明根据本发明概念实施例的电子系统中的加载操作的流程图。
图7说明用于图6所示加载操作的加载命令的实例的图。
图8说明图6所示加载操作中的信号流的图。
图9说明根据图6所示加载操作的加载表以及存储器装置的存储状态的图。
图10说明根据示例性实施例的电子系统中的同步化写入操作的流程图。
图11说明用于图10所示同步化写入操作的同步化写入命令的实例的图。
图12说明图10所示同步化写入操作中的信号流的图。
图13说明根据图10所示同步化写入操作的加载表以及存储器装置的存储状态的图。
图14说明根据本发明概念实施例的电子系统中的回拷(copy-back)操作的流程图。
图15说明用于图14所示回拷操作的回拷命令的实例的图。
图16说明图14所示回拷操作中的信号流的图。
图17说明根据图14所示回拷操作的加载表以及存储器装置的存储状态的图。
图18说明根据本发明概念实施例的电子系统中的加载信息备份操作的流程图。
图19说明用于图18所示加载信息备份操作的加载信息备份命令的实例的图。
图20说明图18所示加载信息备份操作中的信号流的图。
图21说明根据图18所示加载信息备份操作的加载表以及存储器装置的存储状态的图。
图22说明根据本发明概念实施例的电子系统中的加载信息还原操作的流程图。
图23说明用于图22所示加载信息还原操作的加载信息还原命令的实例的图。
图24说明图22所示加载信息还原操作中的信号流的图。
图25说明根据图22所示加载信息还原操作的加载表以及存储器装置的存储状态的图。
图26说明根据本发明概念实施例的电子系统中的备份操作的流程图。
图27说明图26所示备份操作的备份命令的实例的图。
图28说明图26所示备份操作中的信号流的图。
图29说明根据图26所示备份操作的加载表以及存储器装置的存储状态的图。
图30说明根据本发明概念实施例的电子系统中的丢弃(drop)操作的流程图。
图31说明图30所示丢弃操作的丢弃命令的实例的图。
图32说明图30所示丢弃操作中的信号流的图。
图33说明根据图30所示丢弃操作的加载表以及存储器装置的存储状态的图。
图34说明根据本发明概念实施例的包括存储装置的系统的方块图。
图35说明图34所示存储装置中所包含的可字节存取存储器装置中的存储器单元阵列的实例的图。
图36A说明图35所示存储器单元阵列中所包含的存储器单元的实例的图。
图36B说明图35所示存储器单元阵列中所包含的存储器单元的另一实例的图。
图36C说明图35所示存储器单元阵列中所包含的存储器单元的再一实例的图。
图36D说明图35所示存储器单元阵列中所包含的存储器单元的又一实例的图。
图37A说明电阻式存储器单元中所包含的电阻元件的实例的图。
图37B说明电阻式存储器单元中所包含的电阻元件的另一实例的图。
图38说明电阻式存储器装置中所包含的自旋转移扭矩磁阻随机存取存储器(spin-transfer torque magneto-resistive random access memory，STT-MRAM)单元的实例的图。
图39A说明图34所示存储装置中所包含的可区块存取存储器装置中的存储器单元阵列的实例的图。
图39B说明图34所示存储装置中所包含的可区块存取存储器装置中的存储器单元阵列的另一实例的图。
图40说明根据本发明概念实施例的移动装置的方块图。
[符号的说明]
10、20、30：总线
50：磁隧道结元件
51：自由层
52：障壁层
53：被钉扎层
100、2000：主机装置
110、2100、3210：处理器
120、4110、LDT：加载表
120a、120b、210a、210b、220a、220b：存储状态
200、3000、4400：存储装置
210、MEM1：第一存储器装置
220、MEM2：第二存储器装置
230、3200、SCON：存储控制器
240、ITCON：内部传输控制器
300、IF1：可字节存取接口
310：可字节存取空间
400、IF2：可区块存取接口
410：可区块存取空间
1000：电子系统
1000a：系统
2110：操作系统/主机固件
2200：存储器
2300、HCI：主机控制器接口
3100：非易失性存储器装置
3110a、3110b、3221：存储器单元阵列
3111a：页面
3112a：区块
3113b：串
3212：固件
3220：存储器装置
3230：主机接口
3240：缓冲存储器
3250：非易失性存储器接口
3260、TQ：任务队列
4000：移动装置
4100：应用处理器
4200：通信模块
4300：显示/触摸模块
4500：缓冲随机存取存储器
BD：双向二极管
BL(1)～BL(m)、BTL、BTL1～BTLn：位线
BTCMD：字节存取命令
BU：备份命令
CB：回拷命令
CC：单元电容器
CDW10～CDW15：上部的双字
CDW0：最下部的双字
CH1～Chi：信道
CID：命令识别符
CPU：中央处理器/处理器
CQ：完成队列
CQHDR：完成队列头部门铃寄存器
CSL：共用源极线
CT：晶体管/单元晶体管
D：二极管
D1：第一方向
D2：第二方向
D3：第三方向
DBa：第一数据区块/原始数据区块
DBa’：已更新数据区块
DBa”：第一数据区块/经修正数据区块
DBb：第二数据区块
DPTH1：第一数据路径
DPTH2：第二数据路径
DPTH3：第三数据路径/数据路径
DPTH4：第四数据路径
DPTH5：第五数据路径
DPTH6：第六数据路径/数据路径
DR：丢弃命令
DST：目的地址字段
E1：第一电极/电极
E2：第二电极/电极
EM：空的状态
FUSE：熔合操作
FW：主机固件
GSL：接地选择线
GSL11、GSL12～GSLi1、GSi2：接地选择线
GST、GSTV：接地选择晶体管
ITCMD：内部传输命令
LA：逻辑地址
LAa：第一逻辑地址
Lab：第二逻辑地址
LBA：逻辑区块地址
LBa：第一逻辑区块地址
LBb：第二逻辑区块地址
LBU：加载信息备份命令
LD：加载命令
LIF：加载信息
LRS：加载信还原命令
MC：存储器单元/动态随机存取存储器单元
MC2、MC3：存储器单元
MDR：元数据区
MEM：存储器/存储器装置
MIF：映射信息
MPTR：元数据指针
MUX1：第一路径选择器
MUX2：第二路径选择器
NOM：非欧姆材料
NSID：命名空间识别符
NVM：非易失性存储器
OPC：操作代码
OPR1：第一操作
OPR2：第二操作
OPR3：第三操作
OPR4：第四操作
OPR5：第五操作
OPR6：第六操作
OPR7：第七操作
OPR8：第八操作
OS：操作系统
PRP：物理区页面
PSDT：数据的物理区页面或分散聚集列表
RE：电阻元件
RM：电阻材料
S10、S20、S30、S110、S120、S130、S140、S210、S220、S230、S310、S320、S330、S410、S420、S430、S510、S520、S530、S540、S610、S620、S630、S640、S710、S720、S730、S740：操作
SEL1：第一选择信号/选择信号
SEL2：第二选择信号/选择信号
SL：源极线
SQ：提交队列
SQTDR：提交队列尾部门铃寄存器
SRC：源地址字段
SSL、SSTV：串选择晶体管
SSL11、SL12～SSLi1、SSLi2、SST：串选择线
STCMD：区块存取命令
SWR：同步化写入命令
VPP：外部高电压
VR：过渡金属氧化物
WL、WL1～WLm、WL(1)～WL(n)：字线
具体实施方式
以下将参考其中示出一些示例性实施例的附图来更充分地阐述各种示例性实施例。在图式中，相似编号自始至终指代相似元件。可不再对各种实施例中的类似的结构及功能予以详述。
按照在本发明概念的领域中的传统，可采用实施所述一个功能或多个功能的区块来阐述及说明各实施例。这些区块(其在本文中可被称为单元或模块等)由例如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子组件、有源电子组件、光学组件、硬接线电路(hardwired circuit)等模拟电路及/或数字电路来实体地实作，且可视需要由固件及/或软件来驱动。所述电路可例如被实施在一个或多个半导体芯片中或例如印刷电路板等衬底支撑件上。构成区块的电路可由专用硬件实作或由处理器(例如，一个或多个经过编程的微处理器及相关联的电路系统)来实作，或者由用于执行区块的一些功能的专用硬件与用于执行区块的其他功能的处理器的组合来实作。实施例的每一区块可在不背离本发明概念的范围的条件下被实体地分成两个或更多个交互作用且分立的区块。同样地，实施例的各区块可在不背离本发明概念的范围的条件下被实体地组合成更复杂的区块。
图1说明根据本发明概念实施例的一种操作电子系统的方法的流程图，且图2说明根据本发明概念实施例的电子系统的方块图。
参考图1及图2，由主机装置100经由可字节存取接口300以字节为单位存取存储装置200中所包含的第一存储器装置(S10)，且由主机装置100经由可区块存取接口400以区块为单位存取存储装置200中所包含的第二存储器装置(S20)。基于从主机装置100经由可区块存取接口400提供到存储装置200的内部传输命令(internal transfer command)ITCMD在第一存储器装置210与第二存储器装置220之间执行内部数据传输(S30)。
如以下将参考图6至图33所述，在将存储在第二存储器装置220的地址处的数据加载到第一存储器装置210的地址之后，主机装置100可存储第一存储器装置210的地址与第二存储器装置220的地址之间的映射关系作为映射信息(mapping information，MIF)。主机装置100可基于映射信息MIF来控制存取存储装置200的总体操作。
具有传统可区块存取接口的非易失性存储装置效率低，这是因为所述非易失性存储装置必须传输在主机装置与存储装置之间定义的最小区块大小(例如512个字节、1k个字节、2k个字节、4k个字节、或8k个字节等)的数据，即使可能需要比所述最小区块大小小的数据传输也是如此。当对小规模(small-size)的数据传输使用可字节存取接口时，如果可字节存取接口区小于存储装置的整个存储容量，则可能无法将存储装置中的所有数据暴露给主机装置，且因此需要额外的高速缓存处理及钉扎(pinning)处理。
根据本发明概念实施例的操作电子系统的方法可通过使用从现有区块存取命令修改得到的内部传输命令在存储装置中执行内部数据传输，在主机装置与存储装置之间高效地支持以字节为单位的存取及以区块为单位的存取。对可区块存取接口中的现有命令进行修改以在存储装置内进行内部数据传输可比在可字节存取接口中执行新命令更高效。
参考图2，电子系统1000包括主机装置100及存储装置200。主机装置100可包括加载表(load table，LDT)120及处理器110(例如中央处理器(central processing unit，CPU))。存储装置200包括第一存储器装置MEM1 210、第二存储器装置MEM2 220、存储控制器(storage controller)SCON 230、及内部传输控制器(internal transfer controller)ITCON 240。
加载表120可存储映射信息MIF。如以下将参考图6至图33所述，映射信息MIF可表示当将存储在第二存储器装置220的逻辑区块地址(logic block address)LBA处的数据区块加载到第一存储器装置210的逻辑地址(logic address)LA时第一存储器装置210的逻辑地址LA与第二存储器装置220的逻辑区块地址LBA之间的映射关系。
处理器110可基于映射信息MIF来产生用于存取第一存储器装置210的字节存取命令BTCMD、用于存取第二存储器装置220的区块存取命令STCMD及用于内部数据传输的内部传输命令ITCMD。处理器110可基于映射信息MIF来判断是否有第二存储器装置220的数据区块被加载到第一存储器装置210，并基于所述判断选择性地执行以字节为单位对第一存储器装置210的存取或以区块为单位对第二存储器装置220的存取。
内部传输控制器240可在第一存储器装置210与第二存储器装置220之间执行内部数据传输。存储控制器230可经由可区块存取接口400接收区块存取命令STCMD及内部传输命令ITCMD。存储控制器230可基于区块存取命令STCMD以区块为单位执行对第二存储器装置220的存取，并基于内部传输命令ITCMD控制内部传输控制器240的内部数据传输。
可字节存取接口300及可区块存取接口400中的每一个可利用硬件(例如总线系统)、软件(例如驱动程序)、或硬件与软件的组合来实作。
在本发明概念的一些实施例中，存储装置200的第一存储器装置210可经由可字节存取接口300连接到主机装置100的处理器110，可字节存取接口300可包括例如快速外围组件互连(peripheral component interconnect-express，PCIe)总线等。存储装置200可使用与第一存储器装置210的大小对应的可字节存取空间310来为主机装置100提供可字节存取接口300，以使得能够以字节为单位对存储在第一存储器装置210中的数据进行存取。换句话说，可字节存取空间310可具有与第一存储器装置210相同的存取大小。
在本发明概念的一些实施例中，存储装置200的第二存储器装置220可经由可区块存取接口400连接到主机装置100的处理器110，可区块存取接口400可包括例如串行高级技术附件(serial advanced technology attachment，SATA)总线、快速非易失性存储器(nonvolatile memory express，NVMe)总线、串行附接小型计算机系统接口(serialattached SCSI，SAS)总线等。存储装置200可使用与第二存储器装置220的存取大小对应的可区块存取空间410来为主机装置100提供可区块存取接口400，以使得能够以区块为单位对存储在第二存储器装置220中的数据进行存取。
第一存储器装置210可为可由主机装置100经由可字节存取接口300存取的任意存储器装置，如下文将参考图35至图38所述。第二存储器装置220可为可由主机装置100经由可区块存取接口400存取的任意存储器装置，如下文将参考图39A及图39B所述。
图3A说明在电子系统中经由可区块存取接口进行传输的命令的示例性格式的图，图3B说明图3A所示命令中所包含的最下部的双字的示例性格式的图，且图3C说明图3B所示最下部的双字中所包含的示例性操作代码的图。
参考图3A，每一命令可具有预定大小，例如64个字节。在图3A中，最下部的双字CDW0可由所有命令共用。双字对应于四个字节。命名空间识别符(namespace identifier，NSID)字段可指定命名空间识别符以对所述命名空间识别符施加命令。如果不对命令使用命名空间识别符，则可将命名空间识别符字段清除为0h。可预留08个字节至15个字节。元数据指针(metadata pointer，MPTR)字段可为有效的，且仅在命令包含元数据时使用。物理区页面(physical region page，PRP)条目字段可指定由命令使用的数据。上部的双字CDW10至CDW15可具有针对每一命令的具体用途。
参考图3B，操作代码(operation code，OPC)字段可指定将被执行的命令的代码(如图3C所示)。熔合操作(FUSE)码可指定命令是否是熔合操作的一部分。可预留第10位至第13位。数据的物理区页面或分散聚集列表(scatter gather list，SGL)(PRP or SGL fordata，PSDT)字段可指定对与命令相关联的任何数据传输使用物理区页面还是分散聚集列表。命令识别符(command identifier，CID)字段可为命令指定唯一识别符。
在图3C中，“b”表示二进制值，且“h”表示十六进制值。“O”表示“可选的(optional)”，且“M”表示“强制的(mandatory)”。操作代码(01:00)的值00b可表示不在主机装置100与存储装置200之间进行数据传输，操作代码(01:00)的值01b可表示从主机装置100向存储装置200传输数据，且操作代码(01:00)的值10b可表示从存储装置200向主机装置100传输数据。
操作代码(07)的值0b可表示区块存取命令STCMD，且操作代码(07)的值1b可表示内部传输命令ITCMD，如上所述。根据本发明概念的实施例，内部传输命令ITCMD中的至少一些可使用所预留代码值与操作代码(07)的值1b来定义。
与区块存取命令STCMD对应的命令FL、WR、RD、WU、CP、WZ、及DM可为例如在快速非易失性存储器标准中规定的标准命令。
与内部传输命令ITCMD对应的命令LD、SWR、CB、LBU、LRS、BU、及DR可为根据本发明概念的实施例进行定义的用以控制存储装置200中的第一存储器装置210与第二存储器装置220之间的内部数据传输的命令。在图3C中用于定义命令LD、SWR、CB、LBU、BU及DR的操作代码(07:00)的值为非限制性实例。操作代码(07:00)的值可以各种方式加以确定，只要各命令彼此之间可被区分开即可。以下将参考图6至图33来阐述命令LD、SWR、CB、LBU、LRS、BU及DR。
图4说明在图2所示电子系统中经由可区块存取接口而进行命令处理的实例的图。
参考图4，根据快速非易失性存储器标准，主机装置可包括处理器CPU、提交队列(submission queue，SQ)、及完成队列(completion queue，CQ)，且存储装置可包括存储控制器(SCON)、提交队列尾部门铃寄存器(submission queue tail doorbell register，SQTDR)及完成队列头部门铃寄存器(completion queue head doorbell register，CQHDR)。
在第一操作OPR1中，CPU创建置于提交队列内的供执行的命令。
在第二操作OPR2中，CPU以提交队列尾部条目指针的新的值来更新提交队列尾部门铃寄存器。这会向存储控制器指示有新的命令被提交以进行处理。
在第三操作OPR3中，存储控制器提取提交队列中的命令以供将来执行。
在第四操作OPR4中，存储控制器继续执行下一个命令。
在第五操作OPR5中，在已执行完命令之后，存储控制器将完成队列条目写入到完成队列。
在第六操作OPR6中，存储控制器视需要产生对CPU的中断以指示有完成队列条目(completion queueentry)待处理。
在第七操作OPR7中，CPU处理完成队列中的完成队列条目。
在第八操作OPR8中，CPU对完成队列头部门铃寄存器进行写入以指示已对完成队列条目进行处理。
如此一来，可在主机装置与存储装置之间对命令的发出及完成进行处理。
图5说明根据本发明概念实施例的存储装置中的数据路径控制的图。
参考图5，存储装置200包括如上所述的第一存储器装置MEM1 210、第二存储器装置MEM2 220、存储控制器230及内部传输控制器ITCON 240。存储装置可进一步包括第一路径选择器MUX1及第二路径选择器MUX2。
第一路径选择器MUX1可响应于第一选择信号SEL1将第一数据路径DPTH1及第二数据路径DPTH2中的一个连接到第三数据路径DPTH3。第二路径选择器MUX2可响应于第二选择信号SEL2将第四数据路径DPTH4及第五数据路径DPTH5中的一个连接到第六数据路径DPTH6。
因此，第一路径选择器MUX1可将连接到第一存储器装置210的数据路径DPTH3选择性地连接到可字节存取接口IF1 300或内部传输控制器240，且第二路径选择器MUX2可将连接到第二存储器装置220的数据路径DPTH6选择性地连接到可区块存取接口IF2 400或内部传输控制器240。
存储控制器230可根据经由可区块存取接口400提供的命令是区块存取命令STCMD还是内部传输命令ITCMD来控制选择信号SEL1及SEL2的值。换句话说，存储控制器230可对选择信号SEL1及SEL2的值进行控制，使得当经由可区块存取接口400传输的命令是内部传输命令ITCMD时，连接到第一存储器装置210的数据路径DPTH3及连接到第二存储器装置220的数据路径DPTH6可连接到内部传输控制器240以执行内部数据传输。
以下，参考图6至图33阐述操作根据示例性实施例的电子系统的示例性实施例。
在图7、图11、图15、图19、图23、图27及图31中，尽管命令LD、SWR、CB、LBU、LRS、BU及DR的操作代码值被示出为图3C所示的那些值，但所述值并非仅限于此。源地址字段(sourceaddress field)SRC可包括读取数据的地址，且目的地址字段(destination addressfield)DST可包括写入数据的地址。
图8、图12、图16、图20、图24、图28及图32所示组件可相同于参考图2所述的对应组件。因此，以下可不再予以详述，而是阐述数据流及命令。
图9、图13、图17、图21、图25、图29及图33说明在执行由每一命令进行的操作之前加载表120、第一存储器装置210、及第二存储器装置220的存储状态120a、210a及220a、以及在完成由每一命令进行的操作之后加载表120、第一存储器装置210、及第二存储器装置220的存储状态120b、210b及220b。“EM”表示加载表120的存储单元处于空的状态。
逻辑地址LA表示第一存储器装置210的地址，且逻辑区块地址LBA表示第二存储器装置220的地址。在将存储在第二存储器装置220的逻辑区块地址LBA处的数据加载到第一存储器装置210的逻辑地址LA之后，将第一存储器装置210的逻辑地址LA与第二存储器装置220的逻辑区块地址LBA之间的映射关系作为映射信息MIF存储在加载表120中。
举例来说，在将存储在第二存储器装置220的第一逻辑区块地址LBa处的第一数据区块DBa加载到第一存储器装置210的第一逻辑地址LAa之后，可将第一逻辑区块地址LBa与第一逻辑地址LAa作为一个组合存储在加载表中。同样地，在将存储在第二存储器装置220的第二逻辑区块地址LBb处的第二数据区块DBb加载到第一存储器装置210的第二逻辑地址LAb之后，可将第二逻辑区块地址LBb与第二逻辑地址LAb作为另一组合存储在加载表中。
图6说明根据本发明概念实施例的电子系统中的加载操作的流程图。图7说明用于图6所示加载操作的加载命令的实例的图。图8说明图6所示加载操作中的信号流的图。图9说明根据图6所示加载操作的加载表以及存储器装置的存储状态的图。
参考图2、图6至图9，主机装置100产生加载命令LD，所述加载命令LD包括第一存储器装置210的第一逻辑地址LAa及第二存储器装置220的第一逻辑区块地址LBa(S110)。存储装置200的存储控制器230经由可区块存取接口400接收加载命令LD(S120)。为了基于加载命令LD执行加载操作，存储控制器230读出存储在第二存储器装置220的第一逻辑区块地址LBa处的第一数据区块DBa，且内部传输控制器140将第一数据区块DBa存储在第一存储器装置210的第一逻辑地址LAa处(S130)。主机装置100的处理器110在加载操作完成之后将第一逻辑区块地址LBa与第一逻辑地址LAa之间的映射关系添加到加载表120中的映射信息MIF中(S140)。
图10说明根据示例性实施例的电子系统中的同步化写入操作的流程图。图11说明用于图10所示同步化写入操作的同步化写入命令的实例的图。图12说明图10所示同步化写入操作中的信号流的图。图13说明根据图10所示同步化写入操作的加载表以及存储器装置的存储状态的图。
参考图2、图10至图13，主机装置100产生同步化写入命令SWR，所述同步化写入命令SWR包括第一存储器装置210的第一逻辑地址LAa及第二存储器装置220的第一逻辑区块地址LBa(S210)。存储装置200的存储控制器230经由可区块存取接口400接收同步化写入命令SWR(S220)。为了基于同步化写入命令SWR执行同步化写入操作，存储控制器230将从主机装置100提供的已更新数据区块DBa’存储在第一存储器装置210的第一逻辑地址LAa处，且内部传输控制器140将已更新数据区块DBa’存储在第二存储器装置220的第一逻辑区块地址LBa处(S230)。在这种情况下，在同步化写入操作之后加载表120的存储状态相同于在同步化写入操作之前加载表120的存储状态。
图14说明根据本发明概念实施例的电子系统中的回拷操作的流程图。图15说明图14所示回拷操作的回拷命令的实例的图。图16说明图14所示回拷操作中的信号流的图。图17说明根据图14所示回拷操作的加载表以及存储器装置的存储状态的图。
参考图2、图14至图17，主机装置100可产生回拷命令CB，所述回拷命令CB包括第一存储器装置210的第一逻辑地址LAa及第二存储器装置220的第一逻辑区块地址LBa(S310)。存储装置200的存储控制器230经由可区块存取接口400接收回拷命令CB(S320)。存储控制器230基于回拷命令CB执行回拷操作并控制内部传输控制器240读出存储在第一存储器装置210的第一逻辑地址LAa处的第一数据区块DBa”，且存储控制器230将第一数据区块DBa”存储在第二存储器装置220的第一逻辑区块地址LBa处(S330)。如此一来，可经由可字节存取接口300对已加载到第一存储器装置210的数据区块DBa进行修正，且经修正数据区块DBa”可通过回拷操作替换第二存储器装置220中的原始数据区块DBa。
图18说明根据本发明概念实施例的电子系统中的加载信息备份操作的流程图。图19说明用于图18所示加载信息备份操作的加载信息备份命令的实例的图。图20说明图18所示加载信息备份操作中的信号流的图。图21说明根据图18所示加载信息备份操作的加载表以及存储器装置的存储状态的图。
参考图2、图18至图21，主机装置100在电子系统1000断电时产生加载信息备份命令LBU，所述加载信息备份命令LBU包含映射信息MIF(S410)。存储装置200的存储控制器230经由可区块存取接口400接收加载信息备份命令LBU(S420)。为了基于加载信息备份命令LBU中的映射信息MIF执行加载信息备份操作，内部传输控制器240读出数据区块DBa”及加载到存储装置200的第一存储器装置210的数据区块DBb，且存储控制器230将包含映射信息MIF以及数据区块DBa”及数据区块DBb的加载信息LIF存储在第二存储器装置220的元数据区(meta data region)MDR中(S430)。
在本发明概念的一些实施例中，存储装置200可存储与主机装置100相同的映射信息MIF。在这种情况下，加载信息备份命令LBU可不包含映射信息MIF，且存储装置200可使用存储在内部的映射信息MIF来执行加载信息备份操作。在一些实施例中，无论加载信息备份命令LBU如何，存储装置200均可检测断电状态，且接着可响应于所述检测而执行加载信息备份操作。
图22说明流程图，其示出根据本发明概念实施例的电子系统中的加载信息还原操作。图23说明用于图22所示加载信息还原操作的加载信息还原命令的实例的图。图24说明图22所示加载信息还原操作中的信号流的图。图25说明根据图22所示加载信息还原操作的加载表以及存储器装置的存储状态的图。
参考图2、图22至图25，主机装置100在电子系统1000加电时产生加载信息还原命令LRS(S510)。存储装置200的存储控制器230经由可区块存取接口400接收加载信息还原命令LRS(S520)。为了基于加载信息还原命令LRS执行加电加载操作，存储控制器230读出存储在第二存储器装置220的元数据区MDR中的加载信息LIF，且内部传输控制器240基于加载信息LIF中所包含的映射信息MIF将加载信息LIF中所包含的数据区块DBa”及数据区块DBb存储在第一存储器装置210中(S530)。存储控制器230将映射信息MIF传输到主机装置100(S540)，且主机装置100的处理器110将所接收映射信息MIF存储在加载表120中。
在本发明概念的一些实施例中，无论加载信息还原命令LRS如何，存储装置200均可检测电子系统1000的加电状态，且可响应于所述检测来执行加电加载操作。在这种情况下，可使用加载信息还原命令LRS将映射信息MIF从存储装置200传输回主机装置100。
通过如参考图18至图25所述的断电期间的加载信息备份操作及加电期间的加载信息还原操作，由处理器110加载到第一存储器装置210的数据可在电源循环地断开及接通之后或在电源开启及关闭时得到保持。因此，可在重启(power cycle)之后还原已加载状态以对所需数据进行快速存取。另外，可在重启之前及重启之后连续使用可字节存取接口。
图26说明根据本发明概念实施例的电子系统中的备份操作的流程图。图27说明用于图26所示备份操作的备份命令的实例的图。图28说明图26所示备份操作中的信号流的图。图29说明根据图26所示备份操作的加载表以及存储器装置的存储状态的图。
参考图2、图26至图29，主机装置100产生备份命令BU，所述备份命令BU包括第一存储器装置210的第一逻辑地址LAa及第二存储器装置220的第一逻辑区块地址LBa(S610)。存储装置200的存储控制器230经由可区块存取接口400接收备份命令BU(S620)。为了基于备份命令BU执行备份操作，存储装置200的内部传输控制器240读出存储在第一存储器装置210的第一逻辑地址LAa处的经修正数据区块DBa”，且存储控制器230将经修正数据区块DBa”存储在第二存储器装置220的第一逻辑区块地址LBa处(S630)。主机装置100的处理器110在备份操作完成之后从加载表120中的映射信息MIF删除第一逻辑区块地址LBa与第一逻辑地址LAa之间的映射关系(S640)。
图30说明根据本发明概念实施例的电子系统中的丢弃操作的流程图。图31说明用于图30所示丢弃操作的丢弃命令的实例的图。图32说明图30所示丢弃操作中的信号流的图。图33说明根据图30所示丢弃操作的加载表以及存储器装置的存储状态的图。
参考图2、图30至图33，主机装置100产生丢弃命令DR，所述丢弃命令DR包括第一存储器装置210的第一逻辑地址LAa(S710)。存储装置200的存储控制器230经由可区块存取接口400接收丢弃命令DR(S720)。存储装置200基于丢弃命令DR来执行丢弃操作以删除存储在第一存储器装置210的第一逻辑地址LAa处的数据区块DBa”(S730)。主机装置100的处理器110在丢弃操作完成之后从加载表120中的映射信息MIF删除与第一逻辑地址LAa相关联的映射关系(S740)。
如此一来，根据本发明概念实施例的存储装置及电子系统可通过使用例如上述命令LD、SWR、CB、LBU、LRS、BU及DR等内部传输命令ITCMD(其是从现有区块存取命令STCMD修改得到)在存储装置中执行内部数据传输，高效地支持在主机装置100与存储装置200之间以字节为单位进行存取以及在主机装置100与存储装置200之间以区块为单位进行存取。可通过在存储装置中进行内部数据传输来高效地支持以字节为单位的存取，且因此可减少主机装置与存储装置之间的装置间数据传输，且可增强存储装置及电子系统的性能。
图34说明根据本发明概念实施例的包括存储装置的系统的方块图。
参考图34，系统1000a包括主机装置2000及存储装置3000。举例来说，主机装置2000可为嵌入式多媒体卡(embedded multimedia card，eMMC)、固态驱动器(solid statedrive，SSD)等。
主机装置2000可被配置成控制数据处理操作，例如数据读取操作及数据写入操作。图34所示系统1000a可为任意电子系统，例如(举例来说)个人计算机(personalcomputer，PC)、膝上型计算机、手机、智能电话、平板个人计算机、个人数字助理(personaldigital assistant，PDA)、企业数字助理(enterprise digital assistant，EDA)、数字照相机、数字摄像机、音频装置、便携式多媒体播放器(portable multimedia player，PMP)、个人导航装置或便携式导航装置(personal navigation device或portable navigationdevice，PND)、MP3播放器、手持式游戏机、电子书等。
当系统1000a为电子装置时，存储装置3000可通过连接构件(例如，接垫、引脚、总线、或通信线路)与系统1000a(电子装置)的其他组件电连接以与主机装置2000进行通信。
主机装置2000包括经由总线20进行连接的处理器(CPU)2100、存储器(memory，MEM)2200及主机控制器接口(host controller interface，HCI)2300。操作系统(operating system，OS)及/或主机固件(host firmware，FW)2110可由处理器2100来执行。处理器2100可包括硬件及/或软件，以用于控制命令CMD的产生、响应RES的分析、数据在寄存器(例如，存储装置3000的扩充(EXT)_CSD寄存器(图中未示出))中的存储及/或数据处理。处理器2100可执行操作系统及主机固件2110来执行这些操作。
主机控制器接口2300可与存储装置3000介接。举例来说，主机控制器接口2300被配置成向存储装置3000发出命令CMD，从存储装置3000接收对命令CMD的响应RES，将写入数据传输到存储装置3000，以及从存储装置3000接收读取数据。
存储装置3000包括多个非易失性存储器(non-volatile memory，NVM)装置3100及存储控制器3200。
非易失性存储器装置3100可视需要被供应外部高电压VPP。存储控制器3200可经由多个信道CH1至CHi连接到非易失性存储器装置3100。存储控制器3200包括经由总线30进行连接的一个或多个处理器CPU 3210、存储器装置MEM 3220、主机接口3230、缓冲存储器3240、非易失性存储器接口3250及任务队列(task queue)TQ 3260。
缓冲存储器3240可存储用于操作存储控制器3200的数据。缓冲存储器3240可为易失性存储器装置，例如动态随机存取存储器(DRAM)、静态随机存取存储器(static randomaccess memory，SRAM)等。尽管图34说明其中缓冲存储器3240包含在存储控制器3200中的实施例，但缓冲存储器3240并非仅限于此。举例来说，缓冲存储器3240可放置在存储控制器3200外部。
处理器3210被配置成控制存储控制器3200的总体操作。举例来说，处理器3210可操作包括闪存转换层(flash translation layer，FTL)的固件3212，且可包括其他固件。闪存转换层可执行各种功能，例如地址映射、读取校准、错误修正等。
任务队列3260可存储任务(例如，从主机装置2000提供的写入任务及读取任务)及各任务的状态信息。尽管图34示出任务队列3260位于主机接口3230外部，但任务队列3260可包含在主机接口3230中。
主机接口3230可提供与外部装置(例如主机装置2000)的介接。非易失性存储器接口3250可提供与非易失性存储器装置3100的介接。主机装置2000与存储装置3000可经由总线10连接。
存储器装置3220及/或缓冲存储器3240可为上述第一存储器装置210或以字节为单位进行存取的可字节存取存储器装置。非易失性存储器装置3100可为上述第二存储器装置220或以区块为单位进行存取的可区块存取存储器装置。
图35说明图34所示存储装置中所包含的可字节存取存储器装置中的存储器单元阵列的实例的图。
参考图35，存储器单元阵列3221包括多条字线WL1～WLm(m是大于2的自然数)、多条位线BTL1～BTLn(n是大于2的自然数)以及设置在字线WL1～WLm与位线BTL1～BTLn之间的交叉点附近的多个存储器单元(memory cell，MC)。图35说明动态随机存取存储器单元MC作为实例。动态随机存取存储器单元MC包括单元电容器(cell capacitor，CC)及晶体管CT。晶体管CT是用于根据字线的电压电平选择性地将单元电容器CC连接到位线的选择元件。晶体管CT连接在位线与单元电容器CC之间，且单元电容器CC连接在晶体管CT与板式电压电极(图中未示出)之间。
图36A至图36D分别说明图35所示存储器单元阵列中所包含的存储器单元的实例的电路图。
图36A至图36D说明利用电阻型存储器单元实作的存储器单元MC。图36A说明无选择元件的电阻型存储器单元，而图36B至图36D示出分别包括选择元件的电阻型存储器单元。
参考图36A，存储器单元MC可包括连接到位线(bit-line，BTL)及字线(word-line，WL)的电阻元件(resistive element，RE)。这种具有无选择元件的结构的电阻式存储器单元可通过施加在位线BTL与字线WL之间的电压来存储数据。
参考图36B，存储器单元MC可包括电阻元件RE及二极管D。电阻元件RE可包含用于数据存储的电阻材料。二极管D可为选择元件(或开关元件)，所述选择元件(或开关元件)根据字线WL及位线BTL的偏压对电阻元件RE供应电流或切断对电阻元件RE的电流供应。二极管D可耦合在电阻元件RE与字线WL之间，且电阻元件RE可耦合在位线BTL与二极管D之间。二极管D的位置与电阻元件RE的位置可互换。二极管D可由字线电压来接通或关断。因此，在向未选择的字线WL供应恒定电平或更高电平的电压的情况下，电阻式存储器单元可不被驱动。
参考图36C，存储器单元MC可包括电阻元件RE及双向二极管(bidirectionaldiode)BD。电阻元件RE可包含用于数据存储的电阻材料。双向二极管BD可耦合在电阻元件RE与字线WL之间，且电阻元件RE可耦合在位线BTL与双向二极管BD之间。双向二极管BD的位置与电阻元件RE的位置可互换。双向二极管BD可阻挡流到未选择的半导体存储器单元的漏电流。
参考图36D，存储器单元MC可包括电阻元件RE及晶体管CT。晶体管CT可为选择元件(或开关元件)，所述选择元件(或开关元件)根据字线WL的电压对电阻元件RE供应电流或切断对电阻元件RE的电流供应。晶体管CT可耦合在电阻元件RE与板式电压电极(图中未示出)之间，且电阻元件RE可耦合在位线BTL与晶体管CT之间。晶体管CT的位置与电阻元件RE的位置可互换。可根据由字线WL驱动的晶体管CT是接通还是关断来选择或不选择半导体存储器单元。
图37A及图37B说明电阻式存储器单元中所包含的电阻元件的各实例的图。
参考图37A，电阻元件可包括第一电极E1、第二电极E2及位于电极E1与电极E2之间的电阻材料。电极E1及E2可由例如钽(Ta)、铂(Pt)或其他合适的金属等金属来形成。电阻材料可包括例如氧化钴等过渡金属氧化物(VR)或例如GeSbTe(GST)等相变材料或者其他材料。相变材料可根据加热时间及/或加热温度而处于非晶状态或结晶状态，且因此相变材料可根据相变而改变其电阻。
使用相变材料的相变随机存取存储器(phase-change RAM，PRAM)、使用具有可变电阻的材料的电阻式随机存取存储器(resistive RAM，RRAM)、使用铁磁材料的磁阻式随机存取存储器(magneto-resistive RAM，MRAM)及使用铁电材料的铁电式随机存取存储器(ferroelectric RAM，FRAM)彼此之间可区分开，然而这种随机存取存储器(random-accessmemory，RAM)可被统称为电阻式存储器。根据示例性实施例的电阻式存储器装置可包括各种电阻式存储器，包括例如相变随机存取存储器、电阻式随机存取存储器、磁阻式随机存取存储器及铁电式随机存取存储器。
电极E1与电极E2之间的电阻材料具有呈不同电阻的多种稳定状态，且已对各种电阻材料进行了研究。
举例来说，在施加到具有负微分电阻(Negative Differential Resistance，NDR)特性的材料的电压增大时，负微分电阻材料的电阻可在复位电压(Vreset)处急剧增大，然后可维持相对高的电阻，且接着负微分电阻材料可在置位电压(Vset)处转变到相对低电阻的状态。在这种情况下，用于减小负微分电阻材料的电阻的置位电压(Vset)可大于用于减小负微分电阻材料的电阻的复位电压(Vreset)。
使用碲化物化合物(例如GeSbTe)的硫属化物可在施加相对低的电压时具有相对高的电阻，并且如果施加足够高的电压则可转变到相对低的电阻状态。在这种情况下，用于减小硫属化物的电阻的置位电压(Vset)可小于用于减小硫属化物的电阻的复位电压(Vreset)。因此，可通过施加与存储器单元中所包含的各种材料的特性对应的置位电压(Vset)及复位电压(Vreset)，来将相对低电阻的接通状态及相对高电阻的断开状态编程或写入到存储器单元中。
参考图37B，电阻元件可为双极型，且可包括第一电极E1、第二电极E2、非欧姆材料(non-ohmic material，NOM)及位于电极E1与电极E2之间的电阻材料(resistivematerial，RM)。在这种情况下，可通过对电极E1及E2施加相反的电压，将接通状态及断开状态编程或写入到存储器单元中。举例来说，可根据所施加电压的极性来确定接通状态及断开状态。
图38说明电阻式存储器装置中所包含的自旋转移扭矩磁阻随机存取存储器(STT-MRAM)单元的实例的图。
参考图38，自旋转移扭矩磁阻随机存取存储器单元包括磁隧道结(MagneticTunnel Junction，MTJ)元件50及单元晶体管(cell transistor)CT。单元晶体管CT的栅极电极可连接到对应字线WL，单元晶体管CT的第一电极可经由磁隧道结元件50连接到对应位线BTL，且单元晶体管CT的第二电极可连接到源极线SL。
磁隧道结元件50包括被钉扎层(pinned layer)53、自由层51及位于这两个层51与53之间的障壁层52。被钉扎层53的磁化方向可为固定的，然而自由层51的磁化方向可根据所写入数据而在与被钉扎层53的磁化方向相同的方向或相反的方向之间变化。在本发明概念的一些实施例中，可在磁隧道结元件50中进一步包含反铁磁层(图中未示出)，以强化被钉扎层53的磁化方向。
为了执行自旋转移扭矩磁阻随机存取存储器单元的数据写入操作，可对字线WL施加与逻辑高电平对应的电压以接通单元晶体管CT，且可在位线BTL与源极线SL之间施加写入电流。为了执行自旋转移扭矩磁阻随机存取存储器单元的数据读取操作，可对字线WL施加与逻辑高电平对应的电压以接通单元晶体管CT，可施加从位线BTL流到源极线SL的读取电流，且可测量电阻以确定存储在磁隧道结元件50中的数据。
图39A及图39B说明图34所示存储装置中所包含的可区块存取存储器装置中的存储器单元阵列的各实例的图。
图39A说明与非闪速存储器装置中所包含的存储器单元阵列的电路图，且图39B说明垂直闪速存储器装置中所包含的存储器单元阵列的电路图。
参考图39A，存储器单元阵列3110a包括串选择晶体管(string selecttransistor)SST、接地选择晶体管(ground select transistor)GST及多个存储器单元MC2。串选择晶体管SST可连接到位线BL(1)、...、BL(m)，且接地选择晶体管GST可连接到共用源极线(common source line)CSL。存储器单元MC2可串联连接在串选择晶体管SST与接地选择晶体管GST之间。同一行中的存储器单元可连接到字线WL(1)、...、WL(n)中的同一条字线。举例来说，可在串选择线(stringselect line)SSL与接地选择线(ground selectline)GSL之间设置有16条、32条或64条字线。
串选择晶体管SST可连接到串选择线SSL，且可由串选择线SSL上的电压控制。接地选择晶体管GST可连接到接地选择线GSL，且可由接地选择线GSL上的电压控制。存储器单元MC2可由字线WL(1)、...、WL(n)上的电压控制。
在包括存储器单元阵列3110a的与非闪速存储器装置中，可按照页面3111a执行读取操作及编程操作，且可按照区块3112a执行擦除操作。在编程操作期间，可对与非闪速存储器装置的主体衬底(bulksubstrate)施加电平为约0伏特的主体电压。举例来说，每一页面缓冲器可连接到奇数位线及偶数位线。在这种情况下，奇数位线可形成奇数页面，偶数位线可形成偶数页面，且对奇数页面与偶数页面的编程操作可交替地执行。
参考图39B，存储器单元阵列3110b包括多个串3113b，所述多个串3113b中的每一个具有垂直结构。串3113b可在第二方向上形成以界定串列，且可在第三方向上形成多个串列(string column)以界定串阵列。每一串可包括串选择晶体管SSTV、接地选择晶体管GSTV及多个存储器单元MC3，所述多个存储器单元MC3是在第一方向D1上形成且串联连接在串选择晶体管SSTV与接地选择晶体管GSTV之间。
串选择晶体管SSTV可连接到位线BL(1)、...、BL(m)，且接地选择晶体管GSTV可连接到共用源极线CSL。串选择晶体管SSTV可连接到串选择线SSL11、SSL12、...、SSLi1、SSLi2，且接地选择晶体管GSTV可连接到接地选择线GSL11、GSL12、...、GSLi1、GSLi2。同一层中的存储器单元可连接到字线WL(1)、WL(2)、...、WL(n-1)、WL(n)中的同一条字线。每一串选择线及每一接地选择线可在第二方向D2上延伸，且串选择线SSL11、...、SSLi2及接地选择线GSL11、...、GSLi2可在第三方向D3上形成。每一字线可在第二方向D2上延伸，且字线WL(1)、...、WL(n)可在第一方向D1及第三方向D3上形成。每一位线可在第三方向D3上形成，且位线BL(1)、...、BL(m)可在第二方向D2上形成。存储器单元MC3可由字线WL(1)、...、WL(n)上的电压控制。
类似于与非闪速存储器装置，在包括存储器单元阵列3110b的垂直闪速存储器装置中，可按照页面执行读取操作及编程操作，且可按照区块执行擦除操作。
尽管在图39B中未示出，然而单一串中所包含的两个串选择晶体管可连接到单一串选择线，且单一串中所包含的两个接地选择晶体管可连接到单一接地选择线。根据一些实施例，单一串可包括一个串选择晶体管及一个接地选择晶体管。
参考图35至图39，对可字节存取存储器装置及可区块存取存储器装置的存储器单元阵列及存储器单元的实例进行了阐述，但所述存储器单元阵列及存储器单元并非仅限于此。
图40说明根据本发明概念实施例的移动装置的方块图。
参考图40，移动装置4000包括应用处理器4100(包括一个或多个应用处理器)、通信模块4200、显示/触摸模块4300、存储装置4400及缓冲随机存取存储器4500。
应用处理器4100控制移动装置4000的操作。通信模块4200被实作成与外部装置进行无线通信或有线通信。显示/触摸模块4300被实作成通过触摸面板(图中未示出)显示经应用处理器4100处理的数据及/或接收数据。存储装置4400可被实作成存储用户数据。
存储装置4400可为嵌入式多媒体卡(eMMC)、固态驱动器(SSD)、通用闪速存储(universal flash storage，UFS)装置等。应用处理器4100可包括上述加载表LDT 4110以存储映射信息。存储装置4400可包括第一存储器装置及第二存储器装置，所述第一存储器装置由应用处理器4100经由可字节存取接口以字节为单位进行存取，所述第二存储器装置由应用处理器4100经由可区块存取接口以区块为单位进行存取。应用处理器4100可基于映射信息，产生用于存取第一存储器装置的字节存取命令、用于存取第二存储器装置的区块存取命令及用于内部数据传输的内部传输命令。
缓冲随机存取存储器4500暂时地存储用于处理移动装置4000的操作的数据。举例来说，缓冲随机存取存储器4500可为双倍数据速率(double data rate，DDR)同步动态随机存取存储器(synchronous DRAM，SDRAM)、低功率双倍数据速率(low power DDR，LPDDR)同步动态随机存取存储器、图形双倍数据速率(graphics DDR，GDDR)同步动态随机存取存储器、蓝巴斯动态随机存取存储器(Rambus DRAM，
Figure BDA0001483676390000181
)等。
如上所述，根据本发明概念实施例的存储装置及电子系统可通过使用从现有区块存取命令修改得到的内部传输命令在存储装置中执行内部数据传输，在主机装置与存储装置之间高效地支持以字节为单位的存取及以区块为单位的存取。可通过在存储装置中进行内部数据传输来高效地支持以字节为单位的存取，且因此可减少主机装置与存储装置之间的装置间数据传输，且可增强存储装置及电子系统的性能。
本发明概念可应用于任何装置及系统。举例来说，本发明概念可应用于例如以下系统：手机、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字照相机、摄录像机、个人计算机(PC)、服务器计算机、工作站、膝上型计算机、数字电视、机顶盒、便携式游戏机、导航系统等。
上述是对示例性实施例的说明，而不应被视为对示例性实施例的限制。尽管已阐述了几个示例性实施例，然而所属领域中的技术人员将容易理解，在不实质上背离本发明概念的条件下，在示例性实施例中可进行诸多修改。

Claims (18)

1.一种电子系统，其特征在于，包括：
主机装置；以及
存储装置，包括第一存储器装置及第二存储器装置，所述第一存储器装置由所述主机装置经由可字节存取接口以字节为单位进行存取，所述第二存储器装置由所述主机装置经由可区块存取接口以区块为单位进行存取，所述存储装置被配置成基于从所述主机装置经由所述可区块存取接口提供的内部传输命令在所述第一存储器装置与所述第二存储器装置之间执行内部数据传输，
其中，所述主机装置包括：
加载表，被配置成存储所述第一存储器装置的地址与所述第二存储器装置的地址之间的映射信息；以及
处理器，被配置成基于所述加载表的所述映射信息，产生用于存取所述第一存储器装置的字节存取命令、用于存取所述第二存储器装置的区块存取命令、及用于所述内部数据传输的所述内部传输命令。
2.根据权利要求1所述的电子系统，其特征在于，所述存储装置被配置成将存储在所述第二存储器装置的所述地址处的数据加载到所述第一存储器装置的所述地址，且所述主机装置被配置成在此后存储所述第一存储器装置的所述地址与所述第二存储器装置的所述地址之间的映射关系作为所述映射信息。
3.根据权利要求2所述的电子系统，其特征在于，所述存储装置包括：
内部传输控制器，被配置成在所述第一存储器装置与所述第二存储器装置之间执行所述内部数据传输；以及
存储控制器，被配置成经由所述可区块存取接口接收所述区块存取命令及所述内部传输命令，基于所述区块存取命令以区块为单位执行对所述第二存储器装置的所述存取，并基于所述内部传输命令来控制所述内部传输控制器的所述内部数据传输。
4.根据权利要求3所述的电子系统，其特征在于，所述存储装置进一步包括：
第一路径选择器，被配置成将连接到所述第一存储器装置的数据路径选择性地连接到所述可字节存取接口或所述内部传输控制器；以及
第二路径选择器，被配置成将连接到所述第二存储器装置的数据路径选择性地连接到所述可区块存取接口或所述内部传输控制器。
5.根据权利要求2所述的电子系统，其特征在于，所述处理器被配置成基于所述映射信息选择性地以字节为单位存取所述第一存储器装置并以区块为单位存取所述第二存储器装置。
6.根据权利要求2所述的电子系统，其特征在于，所述主机装置被配置成产生加载命令作为所述内部传输命令，所述加载命令包括所述第一存储器装置的逻辑地址及所述第二存储器装置的逻辑区块地址，且
其中所述存储装置被配置成经由所述可区块存取接口接收所述加载命令，并基于所述加载命令执行加载操作，以读出存储在所述第二存储器装置的所述逻辑区块地址处的数据区块并将所述数据区块存储在所述第一存储器装置的所述逻辑地址处。
7.根据权利要求6所述的电子系统，其特征在于，所述主机装置被配置成在所述加载操作完成之后将所述逻辑区块地址与所述逻辑地址之间的映射关系添加到所述映射信息。
8.根据权利要求2所述的电子系统，其特征在于，所述主机装置被配置成产生同步化写入命令作为所述内部传输命令，所述同步化写入命令包括所述第一存储器装置的逻辑地址及所述第二存储器装置的逻辑区块地址，且
其中所述存储装置被配置成经由所述可区块存取接口接收所述同步化写入命令，并基于所述同步化写入命令执行同步化写入操作以将从所述主机装置提供的已更新数据区块存储在所述第一存储器装置的所述逻辑地址处并将所述已更新数据区块存储在所述第二存储器装置的所述逻辑区块地址处。
9.根据权利要求2所述的电子系统，其特征在于，所述主机装置被配置成产生回拷命令作为所述内部传输命令，所述回拷命令包括所述第一存储器装置的逻辑地址及所述第二存储器装置的逻辑区块地址，且
其中所述存储装置被配置成经由所述可区块存取接口接收所述回拷命令，并基于所述回拷命令执行回拷操作以读出存储在所述第一存储器装置的所述逻辑地址处的数据区块并将所述数据区块存储在所述第二存储器装置的所述逻辑区块地址处。
10.根据权利要求2所述的电子系统，其特征在于，当所述电子系统断电时，所述存储装置被配置成执行加载信息备份操作以读出从所述第二存储器装置加载到所述第一存储器装置的数据区块且将包含所述映射信息及所述数据区块的加载信息存储在所述第二存储器装置的元数据区中。
11.根据权利要求10所述的电子系统，其特征在于，所述主机装置被配置成当所述电子系统断电时产生加载信息备份命令作为所述内部传输命令，所述加载信息备份命令包含所述映射信息，且
其中所述存储装置被配置成经由所述可区块存取接口接收所述加载信息备份命令，并基于所述加载信息备份命令执行所述加载信息备份操作。
12.根据权利要求10所述的电子系统，其特征在于，所述存储装置被配置成当所述电子系统加电时读出存储在所述第二存储器装置的所述元数据区中的所述加载信息，并基于所述加载信息中所包含的所述映射信息来执行加电加载操作以将所述加载信息中所包含的所述数据区块加载到所述第一存储器装置。
13.根据权利要求12所述的电子系统，其特征在于，所述主机装置被配置成当所述电子系统加电时产生加载信息还原命令作为所述内部传输命令，且
其中所述存储装置被配置成经由所述可区块存取接口接收所述加载信息还原命令，并基于所述加载信息还原命令将所述映射信息传输到所述主机装置。
14.根据权利要求2所述的电子系统，其特征在于，所述主机装置被配置成产生备份命令作为所述内部传输命令，所述备份命令包括所述第一存储器装置的逻辑地址及所述第二存储器装置的逻辑区块地址，且
其中所述存储装置被配置成经由所述可区块存取接口接收所述备份命令，并基于所述备份命令来执行备份操作以读出存储在所述第一存储器装置的所述逻辑地址处的经修正数据区块并将所述经修正数据区块存储在所述第二存储器装置的所述逻辑区块地址处。
15.根据权利要求2所述的电子系统，其特征在于，所述主机装置被配置成产生丢弃命令作为所述内部传输命令，所述丢弃命令包括所述第一存储器装置的逻辑地址，且
其中所述存储装置被配置成经由所述可区块存取接口接收所述丢弃命令，并基于所述丢弃命令来执行丢弃操作以删除存储在所述第一存储器装置的所述逻辑地址处的数据区块。
16.一种存储装置，其特征在于，包括：
第一存储器装置，被配置成由主机装置经由可字节存取接口存取；
第二存储器装置，被配置成由所述主机装置经由可区块存取接口存取；
内部传输控制器，被配置成在所述第一存储器装置与所述第二存储器装置之间执行内部数据传输；
存储控制器，被配置成经由所述可区块存取接口接收区块存取命令及内部传输命令，基于所述区块存取命令以区块为单位对所述第二存储器装置执行存取，并基于所述内部传输命令来控制由所述内部传输控制器执行的所述内部数据传输；
第一路径选择器，被配置成基于所述内部传输命令将所述第一存储器装置选择性地连接到所述可字节存取接口及所述内部传输控制器；以及
第二路径选择器，被配置成基于所述内部传输命令将所述第二存储器装置选择性地连接到所述可区块存取接口及所述内部传输控制器。
17.一种操作包括主机装置及存储装置的电子系统的方法，其特征在于，所述方法包括：
由所述主机装置经由可字节存取接口以字节为单位存取所述存储装置中所包含的第一存储器装置；
由所述主机装置经由可区块存取接口以区块为单位存取所述存储装置中所包含的第二存储器装置；
由所述存储装置基于内部传输命令在所述第一存储器装置与所述第二存储器装置之间执行内部数据传输，所述内部传输命令是从所述主机装置经由所述可区块存取接口提供到所述存储装置；
由所述主机装置产生同步化写入命令作为所述内部传输命令，所述同步化写入命令包括所述第一存储器装置的逻辑地址及所述第二存储器装置的逻辑区块地址；以及
由所述存储装置执行所述内部数据传输作为基于所述同步化写入命令的同步化写入操作，以将从所述主机装置提供的已更新数据区块存储在所述第一存储器装置的所述逻辑地址处并将所述已更新数据区块存储在所述第二存储器装置的所述逻辑区块地址处。
18.根据权利要求17所述的方法，其特征在于，进一步包括：
由所述主机装置基于映射信息来判断是否有数据区块被加载到所述第一存储器装置；以及
由所述主机装置基于所述判断选择性地执行经由所述可字节存取接口以字节为单位对所述第一存储器装置的存取以及经由所述可区块存取接口以区块为单位对所述第二存储器装置的存取。
CN201711206006.4A 2016-11-30 2017-11-27 存储装置、电子系统以及操作电子装置的方法 Active CN108121680B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0161470 2016-11-30
KR1020160161470A KR20180061851A (ko) 2016-11-30 2016-11-30 바이트 액세서블 인터페이스 및 블록 액세서블 인터페이스를 지원하는 스토리지 장치 및 이를 포함하는 전자 시스템

Publications (2)

Publication Number Publication Date
CN108121680A CN108121680A (zh) 2018-06-05
CN108121680B true CN108121680B (zh) 2023-03-10

Family

ID=62190852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711206006.4A Active CN108121680B (zh) 2016-11-30 2017-11-27 存储装置、电子系统以及操作电子装置的方法

Country Status (3)

Country Link
US (1) US10303617B2 (zh)
KR (1) KR20180061851A (zh)
CN (1) CN108121680B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102624911B1 (ko) * 2018-06-13 2024-01-12 삼성전자주식회사 개선된 메타 데이터 관리를 통한 플래시 메모리의 내구성 향상 방법
CN108789415B (zh) * 2018-07-27 2021-05-28 珠海格力智能装备有限公司 机器人及其运动轨迹数据的存储方法和装置
US10956071B2 (en) 2018-10-01 2021-03-23 Western Digital Technologies, Inc. Container key value store for data storage devices
US10740231B2 (en) 2018-11-20 2020-08-11 Western Digital Technologies, Inc. Data access in data storage device including storage class memory
KR102709411B1 (ko) * 2018-12-19 2024-09-24 삼성전자주식회사 메모리 컨트롤러 및 메모리 시스템의 동작 방법, 및 메모리 시스템
US11016905B1 (en) * 2019-11-13 2021-05-25 Western Digital Technologies, Inc. Storage class memory access
US11249921B2 (en) 2020-05-06 2022-02-15 Western Digital Technologies, Inc. Page modification encoding and caching
CN113010111A (zh) * 2021-03-05 2021-06-22 深圳忆联信息系统有限公司 Ssd访问加速方法、装置、计算机设备及存储介质
CN113410379A (zh) * 2021-06-04 2021-09-17 北京航空航天大学 基于拓扑自旋的电控磁各向异性磁性随机存储器
US11822813B2 (en) 2021-12-28 2023-11-21 Samsung Electronics Co., Ltd. Storage device, operation method of storage device, and storage system using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102043730A (zh) * 2009-10-14 2011-05-04 索尼公司 储存单元及存储系统
CN102207905A (zh) * 2010-03-30 2011-10-05 群联电子股份有限公司 系统恢复方法、存储媒体控制器及存储系统
CN103092725A (zh) * 2012-12-29 2013-05-08 华为技术有限公司 一种实现存储器中数据备份的方法及装置
CN104166636A (zh) * 2013-05-17 2014-11-26 宇瞻科技股份有限公司 存储器储存装置及其还原方法与存储器控制器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4225749B2 (ja) * 2002-08-07 2009-02-18 株式会社ルネサステクノロジ 半導体記憶装置
JP4327113B2 (ja) * 2005-02-25 2009-09-09 Ｏｋｉセミコンダクタ株式会社 異電源間インターフェースおよび半導体集積回路
US7761687B2 (en) 2007-06-26 2010-07-20 International Business Machines Corporation Ultrascalable petaflop parallel supercomputer
US20090203430A1 (en) * 2008-02-07 2009-08-13 Igt Hybrid memory system and spin-buffer journaling in a gaming machine
JP2009211192A (ja) 2008-02-29 2009-09-17 Toshiba Corp メモリシステム
KR101573047B1 (ko) * 2009-01-23 2015-12-02 삼성전자주식회사 복합 메모리 장치 및 이를 이용한 ｉ／ｏ 처리 방법
KR101678911B1 (ko) * 2010-03-12 2016-11-23 삼성전자주식회사 데이터 저장 장치 및 그것을 포함하는 컴퓨팅 시스템
CN102314321B (zh) * 2010-07-07 2015-11-25 深圳市朗科科技股份有限公司 存储系统、运用存储系统进行数据访问的方法和装置
US8892844B2 (en) 2011-03-07 2014-11-18 Micron Technology, Inc. Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers
US8799240B2 (en) 2011-06-23 2014-08-05 Palantir Technologies, Inc. System and method for investigating large amounts of data
WO2013048483A1 (en) 2011-09-30 2013-04-04 Intel Corporation Platform storage hierarchy with non-volatile random access memory having configurable partitions
CN103544115B (zh) * 2012-07-10 2016-08-03 群联电子股份有限公司 数据写入方法、存储器控制器与存储器存储装置
KR101386013B1 (ko) 2012-07-17 2014-04-16 주식회사 디에이아이오 하이브리드 스토리지 장치
US9830106B2 (en) * 2012-11-16 2017-11-28 Avalanche Technology, Inc. Management of memory array with magnetic random access memory (MRAM)
US8880829B2 (en) 2012-11-19 2014-11-04 Qualcomm Innovation Center, Inc. Method and apparatus for efficient, low-latency, streaming memory copies
JP6005566B2 (ja) * 2013-03-18 2016-10-12 株式会社東芝 情報処理システム、制御プログラムおよび情報処理装置
KR101531447B1 (ko) 2013-05-30 2015-06-25 한양대학교 산학협력단 파일 시스템을 제공하는 컴퓨터 시스템
US10235103B2 (en) * 2014-04-24 2019-03-19 Xitore, Inc. Apparatus, system, and method of byte addressable and block addressable storage and retrival of data to and from non-volatile storage memory
JP2016062406A (ja) 2014-09-19 2016-04-25 国立大学法人 筑波大学 メモリシステム、メモリシステムの制御方法及びプログラム
US9886194B2 (en) * 2015-07-13 2018-02-06 Samsung Electronics Co., Ltd. NVDIMM adaptive access mode and smart partition mechanism

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102043730A (zh) * 2009-10-14 2011-05-04 索尼公司 储存单元及存储系统
CN102207905A (zh) * 2010-03-30 2011-10-05 群联电子股份有限公司 系统恢复方法、存储媒体控制器及存储系统
CN103092725A (zh) * 2012-12-29 2013-05-08 华为技术有限公司 一种实现存储器中数据备份的方法及装置
CN104166636A (zh) * 2013-05-17 2014-11-26 宇瞻科技股份有限公司 存储器储存装置及其还原方法与存储器控制器

Also Published As

Publication number Publication date
US20180150404A1 (en) 2018-05-31
CN108121680A (zh) 2018-06-05
US10303617B2 (en) 2019-05-28
KR20180061851A (ko) 2018-06-08

Similar Documents

Publication Publication Date Title
CN108121680B (zh) 存储装置、电子系统以及操作电子装置的方法
US10156995B2 (en) Semiconductor memory devices and methods of operating the same
US10741245B2 (en) Resistive memory device and resistive memory system including a plurality of layers, and method of operating the system
US11537483B2 (en) Controller for managing superblocks and operation method thereof
KR101476773B1 (ko) 가변 저항 메모리 장치를 포함하는 반도체 메모리 장치 및메모리 시스템
US20130329491A1 (en) Hybrid Memory Module
US8194492B2 (en) Variable resistance memory device and system
US9786389B2 (en) Memory system
US11048625B2 (en) Memory system and operating method thereof
US11409470B2 (en) Memory system, memory controller, and method of operating memory system
CN114078543A (zh) 存储器控制器及其操作方法
US10606511B2 (en) Nonvolatile memory modules and electronic devices having the same
US9342257B2 (en) Computer system having main memory and control method thereof
US11474740B2 (en) Memory system and memory controller
US12086011B2 (en) Semiconductor memory device, electronic device and method for setting the same
US11276465B1 (en) Device, system and method to float a decoder for deselected address lines in a three-dimensional crosspoint memory architecture
US11474726B2 (en) Memory system, memory controller, and operation method thereof
US11900998B2 (en) Bipolar decoder for crosspoint memory
US11334505B2 (en) System and method for operating system
US12119057B2 (en) Read algorithms for three-dimensional crosspoint memory architectures
US11842078B2 (en) Asynchronous interrupt event handling in multi-plane memory devices
US20230393978A1 (en) Half latch level shifting circuit for non-volatile memory architectures
KR20220035755A (ko) 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant