KR20240071064A - 메모리 장치 및 이의 동작 방법 - Google Patents

메모리 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR20240071064A
KR20240071064A KR1020220152741A KR20220152741A KR20240071064A KR 20240071064 A KR20240071064 A KR 20240071064A KR 1020220152741 A KR1020220152741 A KR 1020220152741A KR 20220152741 A KR20220152741 A KR 20220152741A KR 20240071064 A KR20240071064 A KR 20240071064A
Authority
KR
South Korea
Prior art keywords
value
memory device
resistance
current
current source
Prior art date
Application number
KR1020220152741A
Other languages
English (en)
Inventor
이경민
김영걸
김대식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220152741A priority Critical patent/KR20240071064A/ko
Priority to US18/503,719 priority patent/US20240161824A1/en
Priority to CN202311476615.7A priority patent/CN118053471A/zh
Publication of KR20240071064A publication Critical patent/KR20240071064A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 개시의 기술적 사상의 일측면에 따른 메모리 장치는 가변 저항 소자를 포함하는 메모리 셀, 메모리 장치가 독출 동작 및 검증 독출 동작 중 어느 동작을 수행하는지에 기초하여 제어 신호를 생성하는 컨트롤러, 제어 신호에 따라 다른 저항 값을 가지도록 구성된 레퍼런스 저항 회로를 포함하는 레퍼런스 셀 및 메모리 셀로부터 인가되는 독출 전압 값 및 레퍼런스 저항 회로로부터 인가되는 레퍼런스 전압 값 간의 차이를 감지하는 감지 증폭기를 포함한다.

Description

메모리 장치 및 이의 동작 방법{MEMORY DEVICE AND OPERATING METHOD OF THEREOF}
본 개시의 기술적 사상은 메모리 장치에 관한 것으로서, 데이터에 대한 기입 동작을 수행하는 중 검증 독출 동작을 수행하는 메모리 장치에 관한 것이다.
저항성 메모리 장치는 가변 저항 소자를 포함하는 메모리 셀에 데이터를 저장할 수 있다. 저항성 메모리 장치는 메모리 컨트롤러로부터 데이터 기입 명령을 수신하면, 메모리 셀에 기입 전류 또는 기입 전압을 제공할 수 있다. 이에 따라, 메모리 셀에 포함된 가변 저항 소자의 저항 값이 기입하고자 하는 데이터에 대응되는 값을 가지게 됨으로써, 저항성 메모리 장치에 데이터가 기입될 수 있다.
저항성 메모리 장치에 데이터가 오기입되는 것을 방지하기 위해, 저항성 메모리 장치는 저장된 데이터의 값이 올바른지 판단하기 위한 검증 독출 동작을 수행할 수 있다. 검증 독출 동작은 메모리 셀에 기입된 데이터의 신뢰성을 보장하기 위한 동작이다. 그러나 메모리 셀이 비정상 상태(예를 들어, 중간(intermediate) 상태 또는 독출 회로 불량 상태)인 경우, 검증 독출 동작을 수행하더라도 메모리 셀에 데이터가 오기입된 것을 판단하지 못할 수 있다. 따라서 보다 정확하게 데이터의 오기입 여부를 검증할 수 있는 방안의 개발이 필요하다.
본 개시의 기술적 사상이 해결하려는 과제는, 검증 독출 동작을 통해 데이터의 오기입 여부를 정확하게 검증할 수 있는 메모리 장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 메모리 장치는 가변 저항 소자를 포함하는 메모리 셀, 상기 메모리 장치가 독출 동작 및 검증 독출 동작 중 어느 동작을 수행하는지에 기초하여 제어 신호를 생성하는 컨트롤러, 상기 제어 신호에 따라 다른 저항 값을 가지도록 구성된 레퍼런스 저항 회로를 포함하는 레퍼런스 셀 및 상기 메모리 셀로부터 인가되는 독출 전압 값 및 상기 레퍼런스 저항 회로로부터 인가되는 레퍼런스 전압 값 간의 차이를 감지하는 감지 증폭기를 포함한다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 가변 저항 소자를 포함하는 메모리 셀에 데이터를 기입하기 위한 메모리 장치의 동작 방법은 타겟 데이터에 대한 기입 명령을 메모리 컨트롤러로부터 수신하는 단계, 상기 타겟 데이터에 기초하여, 레퍼런스 저항 회로의 저항 값을 조절하는 제어 신호를 생성하여 출력하는 단계, 상기 타겟 데이터를 상기 메모리 셀에 기입하는 단계, 상기 메모리 셀로부터 인가되는 독출 전압 값 및 상기 레퍼런스 저항 회로로부터 인가되는 레퍼런스 전압 값에 기초하여 상기 메모리 셀에 대한 검증 독출 동작을 수행하는 단계를 포함한다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 메모리 장치는 가변 저항 소자를 포함하는 메모리 셀, 상기 가변 저항 소자의 저항 값에 대응되는 저항 값을 가지는 레퍼런스 저항 회로를 포함하는 레퍼런스 셀, 상기 메모리 장치가 독출 동작 및 검증 독출 동작 중 어느 동작을 수행하는지에 기초하여 제어 신호를 생성하는 컨트롤러, 제1 전류 소스를 포함하며, 상기 제어 신호에 기초하여 상기 메모리 셀에 독출 전류를 인가하는 제1 전류 공급 회로, 제2 전류 소스를 포함하며, 상기 제어 신호에 기초하여 상기 레퍼런스 저항 회로에 레퍼런스 전류를 인가하는 제2 전류 공급 회로 및 상기 메모리 셀로부터 인가되는 독출 전압 값 및 상기 레퍼런스 저항 회로로부터 인가되는 레퍼런스 전압 값 간의 차이를 감지하는 감지 증폭기를 포함한다.
본 개시의 기술적 사상의 메모리 장치에 따르면, 독출 동작 및 검증 독출 동작 중 어느 동작을 수행하는지에 따라 레퍼런스 저항 회로의 저항 값을 다르게 조절함으로써, 데이터의 오기입 여부를 정확하게 검증할 수 있다.
또한, 본 개시의 기술적 사상의 메모리 장치에 따르면, 독출 동작 및 검증 독출 동작 중 어느 동작을 수행하는지에 따라 독출 전류 또는 레퍼런스 전류를 조절함으로써, 데이터의 오기입 여부를 정확하게 검증할 수 있다.
도 1은 본 개시의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 2는 본 개시의 일 실시예에 따른 메모리 장치를 나타내는 블록도이다.
도 3은 비교 실시예에 따른 메모리 장치가 기입 명령을 수신함에 따라 수행하는 동작을 나타내는 순서도이다.
도 4는 메모리 장치의 메모리 셀에 포함된 가변 저항 소자의 저항 값 분포 및 변화를 나타내는 그래프이다.
도 5는 본 개시의 일 실시예에 따른 메모리 장치의 주요 구성을 나타내는 회로도이다.
도 6는 본 개시의 일 실시예에 따른 메모리 장치의 레퍼런스 저항 회로를 나타내는 회로도이다.
도 7은 본 개시의 일 실시예에 따른 메모리 장치의 레퍼런스 저항 회로에 포함될 수 있는 분배 회로를 나타내는 도면이다.
도 8은 도 7에 도시된 분배 회로의 입력 값 및 출력 값의 일 예시를 나타내는 표이다.
도 9a 및 9b는 본 개시의 일 실시예에 따른 메모리 장치에서 레퍼런스 저항 회로의 저항 값의 변화를 나타내는 그래프이다.
도 10은 본 개시의 일 실시예에 따른 메모리 장치의 동작 방법을 나타내는 순서도이다.
도 11은 본 개시의 다른 실시예에 따른 메모리 장치의 주요 구성을 나타내는 회로도이다.
도 12a 및 12b는 본 개시의 일 실시예에 따른 메모리 장치에서 가변 저항 소자의 저항 값 분포의 변화를 나타내는 그래프이다.
도 13은 본 개시의 일 실시예에 따른 메모리 장치를 포함하는 메모리 시스템을 나타내는 블록도이다.
도 14는 본 개시의 일 실시예에 따른 메모리 장치를 포함하는 시스템-온-칩을 나타내는 블록도이다.
이하, 첨부한 도면을 참조하여 본 개시의 실시예에 대해 상세히 설명한다.
도 1은 본 개시의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 1을 참조하면, 본 개시의 일 실시예에 따른 메모리 시스템(10)은 메모리 컨트롤러(100) 및 메모리 장치(200)를 포함할 수 있다.
메모리 컨트롤러(100)는 메모리 장치(200)에 커맨드 신호(CMD), 클록 신호(CLK) 및 어드레스 신호(ADD)를 송신할 수 있다. 또한, 메모리 컨트롤러(100)는 메모리 장치(200)와 데이터(DATA)를 송수신할 수 있다. 메모리 컨트롤러(100)는 메모리 장치(200)의 동작을 제어할 수 있다.
본 개시의 일 실시예에서, 메모리 장치(200)는 비휘발성 메모리로서 자기 메모리 셀을 포함하는 MRAM(Magnetic Random Access Memory)일 수 있으며, 메모리 장치(200)는 STT-MRAM(Spin Transfer Torque MRAM) 셀을 포함할 수 있다. STT-MRAM 셀은 셀렉션 트랜지스터(Selection Transistor) 및 가변 저항 소자(예를 들어, 자기 터널 접합 소자(Magnetic Tunnel Junction, MTJ)를 포함할 수 있다.
다만, 본 개시가 이에 한정되는 것은 아니고, 메모리 장치(200)는 상변화(phase change) 메모리, PCMS(Phase Change Memory and Switch), RRAM(Resistive Random Access Memory), 강유전체(ferroelectric) 메모리, STT-RAM(Spin-Transfer Torque Random Access Memory), STRAM(Spin Tunneling Random Access Memory), 자기저항성(magnetoresistive) 메모리, 자기(magnetic) 메모리 및 SONOS(Semiconductor-Oxide-Nitride-Oxide-Semiconductor) 중 어느 하나일 수 있다.
도 2는 본 개시의 일 실시예에 따른 메모리 장치를 나타내는 블록도이다.
도 2를 참조하면, 메모리 장치(200)는 커맨드 디코더(210), 어드레스 버퍼(220), 로우 디코더(230), 컬럼 디코더(240), 셀 어레이(250), 감지 증폭 회로(260), 컨트롤러(270), 입출력 드라이버(280) 및 데이터 입출력부(290)를 포함할 수 있다.
커맨드 디코더(210)는 메모리 컨트롤러(100)로부터 수신한 커맨드 신호(CMD) 및 클록 신호(CLK)에 기초하여 디코딩 동작을 수행할 수 있다. 메모리 장치(200)는 커맨드 디코더(210)를 통한 디코딩이 완료된 후 메모리 컨트롤러(100)의 명령을 수행하도록 제어될 수 있다.
어드레스 버퍼(220)는 메모리 컨트롤러(100)에서 수신된 어드레스 신호(ADD)를 저장될 수 있다. 어드레스 버퍼(220)는 로우 어드레스(X-ADD)를 로우 디코더(230)에 전달할 수 있다. 어드레스 버퍼(220)는 컬럼 어드레스(Y-ADD)를 컬럼 디코더(240)에 전달할 수 있다.
로우 디코더(230) 및 컬럼 디코더(240) 각각은 다수의 스위치들을 포함할 수 있다. 로우 디코더(230)는 로우 어드레스(X-ADD)에 응답하여 스위칭되어 워드라인을 선택할 수 있다. 컬럼 디코더(240)는 컬럼 어드레스(Y-ADD)에 응답하여 스위칭되어 비트라인을 선택할 수 있다.
셀 어레이(250)는 워드라인 및 비트라인의 교차점 영역에 위치하는 메모리 셀을 포함할 수 있다.
본 개시의 일 실시예에서, 메모리 셀은 STT-MRAM 셀일 수 있다. STT-MRAM 셀은 비휘발성 특성을 가지는 저항성 메모리 셀로, STT-MRAM 셀은 기입된 데이터에 따라 상대적으로 큰 저항 값 또는 작은 저항 값을 가질 수 있다.
셀 어레이(250)는 복수의 메모리 셀들(M1~Mn)을 포함할 수 있다. 복수의 메모리 셀들(M1~Mn) 각각은 가변 저항 소자(예를 들어, MTJ)를 포함할 수 있다. 가변 저항 소자는 메모리 셀에 저장된 데이터에 대응하는 저항 값을 가질 수 있다.
셀 어레이(250)는 복수의 레퍼런스 셀들(R1~Rn)을 포함할 수 있다. 본 개시의 일 실시예에서, 복수의 레퍼런스 셀들(R1~Rn)은 컨트롤러(270)로부터 수신하는 제어 신호에 따라 다른 저항 값을 가지도록 구성된 레퍼런스 저항 회로를 포함할 수 있다. 또한, 본 개시의 다른 실시예에서, 복수의 레퍼런스 셀들(R1~Rn)은 복수의 메모리 셀들(M1~Mn)에 포함된 가변 저항 소자의 저항 값에 대응되는 저항 값을 가지는 레퍼런스 저항을 포함할 수 있다.
셀 어레이(250)는 제1 내지 제n 메모리 셀(M1~Mn)을 포함하는 제1 컬럼(C1) 및 제1 내지 제n 레퍼런스 셀(R1~Rn)을 포함하는 제2 컬럼(C2)을 포함할 수 있다(n은 1보다 큰 정수). 셀 어레이(250)는 제1 컬럼(C1) 외에도 메모리 셀들을 포함하는 복수의 컬럼들을 더 포함할 수 있다.
제1 컬럼(C1)에 포함된 제1 내지 제n 메모리 셀(M1~Mn)은 복수의 워드 라인들(WLs)에 의해서 상호 배타적으로 선택될 수 있다. 또한, 제2 컬럼(C2)에 포함된 제1 내지 제n 레퍼런스 셀(R1~Rn)도 복수의 워드 라인들(WLs)에 의해서 상호 배타적으로 선택될 수 있다. 예를 들어, 제1 메모리 셀(M1) 및 제1 레퍼런스 셀(R1)은 활성화된 제1 워드 라인(WL1)에 의해서 선택될 수 있다. 또한, 제n 메모리 셀(Mn) 및 제n 레퍼런스 셀(Rn)은 활성화된 제n 워드 라인(WLn)에 의해서 선택될 수 있다.
메모리 셀(예를 들어, M1)과 동일한 워드 라인에 의해서 선택된 레퍼런스 셀(예를 들어, R1)은 메모리 셀(예를 들어, M1)에 저장된 데이터를 독출하는데 사용될 수 있고, 메모리 셀(예를 들어, M1)을 검증하는데 사용될 수 있다.
감지 증폭 회로(260)는 데이터 독출 시 메모리 셀(예를 들어, M1)로 독출 전류를 공급하고, 레퍼런스 셀(예를 들어, R1)로 레퍼런스 전류를 공급할 수 있다. 이에 따라, 감지 증폭 회로(260)는 메모리 셀(예를 들어, M1)로부터 저장된 데이터에 대응되는 독출 전압 값을 수신할 수 있으며, 레퍼런스 셀(예를 들어, R1)로부터 저장된 데이터의 값을 판단하는 기준이 되는 레퍼런스 전압 값을 수신할 수 있다. 감지 증폭 회로(260)는 독출 전압 값 및 레퍼런스 전압 값 간의 차이를 감지 및 증폭하여, 디지털 레벨의 데이터 신호를 출력할 수 있다. 감지 증폭 회로(260)는 복수의 감지 증폭기들을 포함할 수 있다.
컨트롤러(270)는 메모리 장치(200)가 독출 동작 및 검증 독출 동작 중 어느 동작을 수행하는지에 기초하여 제어 신호를 생성할 수 있다. 본 개시의 일 실시예에서, 컨트롤러(270)는 생성한 제어 신호를 레퍼런스 저항 회로로 전달하여 레퍼런스 저항 회로의 저항 값을 조절할 수 있다. 본 개시의 다른 실시예에서, 컨트롤러(270)는 생성한 제어 신호를 통해 데이터 독출 시 메모리 셀로 공급되는 독출 전류 및 레퍼런스 셀로 공급되는 레퍼런스 전류를 조절할 수 있다.
입출력 드라이버(280)는 감지 증폭 회로(260)에서 출력된 데이터 신호를 데이터 입출력부(290)로 전달할 수 있다.
데이터 입출력부(290)는 전달받은 데이터를 메모리 컨트롤러(100)로 출력할 수 있다.
도 3은 비교 실시예에 따른 메모리 장치가 기입 명령을 수신함에 따라 수행하는 동작을 나타내는 순서도이다.
도 3을 참조하면, 비교 실시예에 따른 메모리 장치가 메모리 컨트롤러로부터 기입 명령을 수신함에 따라 수행하는 동작들을 확인할 수 있다.
단계 S310에서, 메모리 장치는 메모리 컨트롤러로부터 타겟 데이터에 대한 기입 명령을 수신할 수 있다.
단계 S320에서, 메모리 장치는 메모리 셀에 타겟 데이터를 기입하기 위한 기입 동작을 수행할 수 있다.
메모리 장치는 메모리 셀에 타겟 데이터에 대응되는 기입 전류를 공급하여, 메모리 셀에 포함된 가변 저항 소자의 저항 값이 타겟 데이터에 대응되는 값을 가지도록 함으로써, 메모리 셀에 데이터를 기입할 수 있다.
단계 S330에서, 메모리 장치는 메모리 셀에 타겟 데이터가 올바르게 기입된 지 판단하기 위해 검증 독출 동작을 수행할 수 있다.
검증 독출 동작은 메모리 장치가 메모리 컨트롤러로부터 기입 명령을 수신함에 따라 기입 동작을 수행한 후 메모리 셀에 데이터가 올바르게 기입된 지 검증하기 위해 메모리 셀에 기입된 데이터를 독출하는 동작일 수 있다. 비교 실시예에서, 검증 독출 동작은 독출 동작과 동일한 방법으로 수행될 수 있다.
메모리 장치는 메모리 셀에 독출 전류를 공급하고, 레퍼런스 셀에 레퍼런스 전류를 공급할 수 있다. 이때 독출 전류 값과 레퍼런스 전류 값은 동일할 수 있다. 그 다음, 메모리 장치는 메모리 셀로부터 수신하는 독출 전압 값과 레퍼런스 셀로부터 수신하는 레퍼런스 전압 값을 감지 및 증폭하여 메모리 셀에 기입된 데이터를 독출할 수 있다.
단계 S340에서, 메모리 장치는 타겟 데이터의 기입이 성공한 지 판단할 수 있다.
메모리 장치는 단계 S330에서 독출한 데이터가 타겟 데이터와 동일하면, 타겟 데이터의 기입이 성공한 것으로 판단할 수 있다. 타겟 데이터의 기입이 성공한 것으로 판단되면, 기입 명령을 수신함에 따른 동작을 종료할 수 있다.
반대로, 메모리 장치는 단계 S330에서 독출한 데이터가 타겟 데이터와 상이하면, 타겟 데이터의 기입이 실패한 것으로 판단할 수 있다. 타겟 데이터의 기입이 실패한 것으로 판단되면, 단계 S350으로 이동할 수 있다.
단계 S350에서, 메모리 장치는 메모리 셀에 타겟 데이터를 기입하기 위한 2차 기입 동작을 수행할 수 있다. 2차 기입 동작은 단계 S320의 기입 동작과 동일한 방법으로 수행될 수 있다.
단계 S360에서, 메모리 장치는 메모리 셀에 타겟 데이터가 올바르게 기입된 지 판단하기 위해 2차 검증 독출 동작을 수행할 수 있다. 2차 검증 독출 동작은 단계 S330의 검증 독출 동작과 동일한 방법으로 수행될 수 있다.
단계 S370에서, 메모리 장치는 타겟 데이터의 기입이 성공한 지 다시 판단할 수 있다.
메모리 장치는 단계 S360에서 독출한 데이터가 타겟 데이터와 동일하면, 타겟 데이터의 기입이 성공한 것으로 판단할 수 있다. 타겟 데이터의 기입이 성공한 것으로 판단되면, 기입 명령을 수신함에 따른 동작을 종료할 수 있다.
반대로, 메모리 장치는 단계 S360에서 독출한 데이터가 타겟 데이터와 상이하면, 타겟 데이터의 기입이 실패한 것으로 판단할 수 있다. 타겟 데이터의 기입이 실패한 것으로 판단되면, 단계 S380으로 이동할 수 있다.
단계 S380에서, 메모리 장치는 메모리 셀에 타겟 데이터를 기입하기 위한 3차 기입 동작을 수행할 수 있다. 3차 기입 동작은 단계 S320의 기입 동작 및 S350의 2차 기입 동작과 동일한 방법으로 수행될 수 있다.
3차 기입 동작이 수행된 후, 추가적인 검증 독출 동작이 수행되지 않고, 기입 명령을 수신함에 따른 동작이 종료될 수 있다.
도 3에는 타겟 데이터에 대한 기입이 실패하는 경우, 최대 3차 기입 동작까지 수행하는 실시예가 도시되어 있으나, 본 개시가 이에 한정되는 것은 아니며, 도 3과 달리 2차 기입 동작까지만 수행되거나, 추가적으로 4차 이상의 기입 동작이 수행될 수 있다.
도 3과 같은 비교 실시예에서, 메모리 장치는 독출 동작을 수행할 때와 동일한 저항 값을 가지는 레퍼런스 저항 회로를 포함하는 레퍼런스 셀에 독출 동작을 수행할 때와 동일한 레퍼런스 전류가 공급됨에 따라 출력되는 레퍼런스 전압 값에 기초하여 검증 독출 동작을 수행할 수 있다. 즉, 비교 실시예에서, 메모리 장치는 독출 동작 및 검증 독출 동작에서 동일한 기준에 기초하여 메모리 셀에 기입된 데이터의 값을 결정할 수 있다. 이와 같은 경우, 검증 독출 동작을 수행하더라도 메모리 셀에 데이터가 오기입된 것을 판단하지 못하는 경우가 발생할 수 있다. 이는 도 4를 참조하여 보다 상세히 설명될 수 있다.
도 4는 메모리 장치의 메모리 셀에 포함된 가변 저항 소자의 저항 값 분포 및 변화를 나타내는 그래프이다.
도 4를 참조하면, 메모리 장치의 메모리 셀에 포함된 가변 저항 소자가 가질 수 있는 저항 값(R)의 분포를 나타낸 그래프를 확인할 수 있다. 도 4의 그래프에서, 가로축은 메모리 셀에 포함된 가변 저항 소자의 저항 값(R)을 나타내고, 세로축은 해당 저항 값을 가지는 가변 저항 소자의 개수(count)를 나타낸다.
가변 저항 소자는 저항 값에 따라 세가지 상태로 분류될 수 있다.
가변 저항 소자의 저항 값(R)이 상대적으로 작으면, 가변 저항 소자는 P(Parallel) 상태로 분류될 수 있다. 가변 저항 소자가 P 상태이면, 가변 저항 소자를 포함하는 메모리 셀은 제1 값(예를 들어, 논리 0)을 저장할 수 있다.
가변 저항 소자의 저항 값(R)이 상대적으로 크면, 가변 저항 소자는 AP(Anti Parallel) 상태로 분류될 수 있다. 가변 저항 소자가 AP 상태이면, 가변 저항 소자를 포함하는 메모리 셀은 제2 값(예를 들어, 논리 1)을 저장할 수 있다.
가변 저항 소자의 저항 값(R)이 P 상태일 때의 저항 값과 AP 상태일 때의 저항 값의 중간 정도면, 가변 저항 소자는 중간(intermediate) 상태로 분류될 수 있다. 가변 저항 소자는 물리적 특성 상 중간 상태를 오래 유지할 수 없다. 즉, 가변 저항 소자가 중간 상태가 되면, 가변 저항 소자의 상태는 짧은 시간 내에 P 상태 또는 AP 상태로 전환될 수 있다.
가변 저항 소자가 P 상태일 때의 저항 값과 AP 상태일 때의 저항 값의 평균 값이 제1 레퍼런스 저항 값(Rref1)으로 설정될 수 있다. 이때 제1 레퍼런스 저항 값(Rref1)은 레퍼런스 셀에 포함된 레퍼런스 저항의 저항 값으로 설정될 수 있다. 비교 실시예에서, 메모리 장치는 독출 동작 및 검증 독출 동작 수행 시, 제1 레퍼런스 저항 값(Rref1)에 기초하여 메모리 셀에 저장된 데이터의 값을 결정할 수 있다.
도 4의 그래프에는, 메모리 장치가 제1 값이 저장된 메모리 셀에 제2 값을 기입할 때, 가변 저항 소자의 상태 변화의 예시가 표시되어 있다.
제1 값이 저장된 메모리 셀에 제2 값이 정상 기입되면, 가변 저항 소자의 상태는 P 상태에서 AP 상태로 즉시 전환될 수 있다.
그러나 제1 값이 저장된 메모리 셀에 제2 값이 비정상 기입되면, 가변 저항 소자의 상태는 P 상태에서 중간 상태로 전환될 수 있다. 중간 상태의 가변 저항 소자는 P 상태 또는 AP 상태로 랜덤하게 전환될 수 있다. 이때 중간 상태의 가변 저항 소자가 P 상태로 전환되면, 데이터 기입은 실패한 것이 된다. 반대로, 중간 상태의 가변 저항 소자가 AP 상태로 전환되면, 데이터 기입은 성공한 것이 된다.
도 3의 순서도를 통해 상술한 바와 같이, 메모리 장치는 기입 동작을 수행하고 나서, 검증 독출 동작을 바로 수행할 수 있다. 이때 메모리 셀에 데이터가 비정상 기입되어 가변 저항 소자가 중간 상태가 되고 나서, 메모리 셀이 P 상태 또는 AP 상태로 전환되기 전에 검증 독출 동작이 수행될 수 있다.
비교 실시예에서, 제1 값이 저장된 메모리 셀에 제2 값이 비정상 기입되어, 가변 저항 소자가 중간 상태이면서 제1 레퍼런스 저항 값(Rref1) 이상의 저항 값을 가질 때, 메모리 장치가 검증 독출 동작을 수행하면, 데이터 기입이 성공한 것으로 판단할 수 있다. 이때 검증 독출 동작이 완료되고 나서, 중간 상태의 가변 저항 소자가 AP 상태로 전환되면 문제가 발생하지 않는다. 그러나 검증 독출 동작이 완료되고 나서, 중간 상태의 가변 저항 소자가 P 상태로 전환되면, 검증 독출 동작으로 데이터의 오기입을 검출하지 못하게 되어, 메모리 장치의 신뢰성이 하락하게 된다.
도 5는 본 개시의 일 실시예에 따른 메모리 장치의 주요 구성을 나타내는 회로도이다.
도 5를 참조하면, 본 개시의 일 실시예에 따른 메모리 장치(300)는 메모리 셀(310), 컨트롤러(320), 레퍼런스 셀(330) 및 감지 증폭기(340)를 포함할 수 있다. 또한, 메모리 장치(300)는 제1 전류 소스(350) 및 제2 전류 소스(360)를 더 포함할 수 있다. 이때 도 5의 메모리 장치(300)는 도 1 또는 도 2의 메모리 장치(200) 내에 구현될 수 있다.
메모리 셀(310)은 데이터를 저장할 수 있다. 메모리 셀(310)은 가변 저항 소자를 포함할 수 있다.
가변 저항 소자는 기입된 데이터의 값에 따라 P 상태 또는 AP 상태일 수 있다. 예를 들어, 메모리 셀(310)에 기입된 데이터의 값이 제1 값이면, 가변 저항 소자는 P 상태일 수 있다. 반대로, 메모리 셀(310)에 기입된 데이터의 값이 제2 값이면, 가변 저항 소자는 AP 상태일 수 있다. 또한, 메모리 셀(310)에 비정상 기입이 발생하면, 가변 저항 소자는 일시적으로 중간 상태일 수 있다.
컨트롤러(320)는 메모리 장치(300)가 독출 동작 및 검증 독출 동작 중 어느 동작을 수행하는지에 기초하여 제어 신호를 생성할 수 있다.
본 개시의 일 실시예에서, 메모리 장치(300)가 독출 동작을 수행하는 경우, 컨트롤러(320)는 후술되는 레퍼런스 저항 회로(331)의 저항 값이 제1 레퍼런스 저항 값(Rref1)과 동일하게 제어하는 제어 신호를 생성할 수 있다.
본 개시의 일 실시예에서, 메모리 장치(300)가 검증 독출 동작을 수행하는 경우, 컨트롤러(320)는 후술되는 레퍼런스 저항 회로(331)의 저항 값이 제1 레퍼런스 저항 값(Rref1)과 다르게 제어하는 제어 신호를 생성할 수 있다.
메모리 장치(300)가 검증 독출 동작을 수행할 때, 컨트롤러(320)는 타겟 데이터의 값에 기초하여 제어 신호를 생성할 수 있다. 타겟 데이터는 검증 독출 동작에 대응되는 기입 동작에서 메모리 셀에 기입하고자 한 데이터일 수 있다.
본 개시의 일 실시예에서, 타겟 데이터의 값이 제1 값인 경우, 컨트롤러(320)는 후술되는 레퍼런스 저항 회로(331)의 저항 값이 제1 레퍼런스 저항 값(Rref1)보다 낮은 제2 레퍼런스 저항 값(Rref2)을 가지도록 제어하는 제어 신호를 생성할 수 있다. 또한, 타겟 데이터의 값이 제2 값인 경우, 컨트롤러(320)는 후술되는 레퍼런스 저항 회로(331)의 저항 값이 제1 레퍼런스 저항 값(Rref1)보다 높은 제3 레퍼런스 저항 값(Rref3)을 가지도록 제어하는 제어 신호를 생성할 수 있다.
이때 가변 저항 소자의 저항 값 분포가 도 4와 같을 때, 제2 레퍼런스 저항 값(Rref2)은 가변 저항 소자가 P 상태일 때 가질 수 있는 저항 값의 최댓값보다 크며, 가변 저항 소자가 중간 상태일 때 가질 수 있는 저항 값의 최솟값보다 작게 설정될 수 있다. 또한, 가변 저항 소자의 저항 값 분포가 도 4와 같을 때, 제3 레퍼런스 저항 값(Rref3)은 가변 저항 소자가 중간 상태일 때 가질 수 있는 저항 값의 최댓값보다 크며, 가변 저항 소자가 AP 상태일 때 가질 수 있는 저항 값의 최솟값보다 작게 설정될 수 있다.
레퍼런스 셀(330)은 레퍼런스 저항 회로(331)를 포함할 수 있다. 레퍼런스 저항 회로(331)는 제어 신호에 따라 다른 저항 값을 가지도록 구성될 수 있다.
본 개시의 일 실시예에서, 메모리 장치(300)가 독출 동작을 수행할 때, 레퍼런스 저항 회로(331)는 제어 신호에 의해 제1 레퍼런스 저항 값(Rref1)을 가지도록 구성될 수 있다.
본 개시의 일 실시예에서, 메모리 장치(300)가 검증 독출 동작을 수행할 때, 레퍼런스 저항 회로(331)는 제어 신호에 의해 제1 레퍼런스 저항 값(Rref1)과 다른 저항 값을 가지도록 구성될 수 있다. 이때 메모리 장치(300)가 검증 독출 동작을 수행할 때 타겟 데이터의 값이 제1 값이면, 레퍼런스 저항 회로(331)는 제어 신호에 의해 제1 레퍼런스 저항 값(Rref1)보다 낮은 제2 레퍼런스 저항 값(Rref2)을 가지도록 구성될 수 있다. 또한, 메모리 장치(300)가 검증 독출 동작을 수행할 때 타겟 데이터의 값이 제2 값이면, 레퍼런스 저항 회로(331)는 제어 신호에 의해 제1 레퍼런스 저항 값(Rref1)보다 높은 제3 레퍼런스 저항 값(Rref3)을 가지도록 구성될 수 있다.
레퍼런스 저항 회로(331)는 복수의 저항 소자들 및 복수의 스위칭 소자들을 포함할 수 있다. 이때 레퍼런스 저항 회로(331)의 저항 값은 복수의 스위칭 소자들이 턴 온 또는 턴 오프 됨에 따라 변할 수 있다.
레퍼런스 저항 회로(331)의 상세 구조 및 동작은 도 6 내지 도 8을 참조하여 설명될 수 있다.
도 6는 본 개시의 일 실시예에 따른 메모리 장치의 레퍼런스 저항 회로를 나타내는 회로도이다.
도 6을 참조하면, 본 개시의 일 실시예에 따른 레퍼런스 저항 회로(331)는 제1 저항 소자(R1), 제2 저항 소자(R2), 제3 저항 소자(R3), 제1 스위칭 소자(SW1) 및 제2 스위칭 소자(SW2)를 포함할 수 있다.
제1 저항 소자(R1)는 도 5의 감지 증폭기(340)와 연결될 수 있다. 제2 저항 소자(R2)는 제1 저항 소자(R1)와 직렬로 연결될 수 있다. 제3 저항 소자(R3)는 제2 저항 소자(R2)와 직렬로 연결될 수 있다.
제1 저항 소자(R1), 제2 저항 소자(R2) 및 제3 저항 소자(R3)는 폴리 실리콘(poly silicon), 금속 선(metal line), MTJ 등 중 어느 하나로 구현될 수 있다.
본 개시의 일 실시예에서, 제1 저항 소자(R1), 제2 저항 소자(R2) 및 제3 저항 소자(R3) 각각의 저항 값은 가변 저항 소자의 저항 값 분포에 기초하여 설정될 수 있다.
보다 상세히, 제1 저항 소자(R1), 제2 저항 소자(R2) 및 제3 저항 소자(R3) 각각의 저항 값은 가변 저항 소자의 저항 값 분포에 기초하여 설정된 제1 레퍼런스 저항 값(Rref1), 제2 레퍼런스 저항 값(Rref2) 및 제3 레퍼런스 저항 값(Rref3)에 기초하여 설정될 수 있다.
제1 저항 소자(R1)의 저항 값은 제2 레퍼런스 저항 값(Rref2)과 동일하게 설정될 수 있다.
제2 저항 소자(R2)의 저항 값은 제1 레퍼런스 저항 값(Rref1)과 제2 레퍼런스 저항 값(Rref2) 간의 차이 값과 동일하게 설정될 수 있다. 이에 따라, 제1 저항 소자(R1)의 저항 값 및 제2 저항 소자(R2)의 저항 값의 합은 제1 레퍼런스 저항 값(Rref1)과 동일할 수 있다.
제3 저항 소자(R3)의 저항 값은 제3 레퍼런스 저항 값(Rref3)과 제1 레퍼런스 저항 값(Rref1) 간의 차이 값과 동일하게 설정될 수 있다. 이에 따라, 제1 저항 소자(R1)의 저항 값, 제2 저항 소자(R2)의 저항 값 및 제3 저항 소자(R3)의 저항 값의 합은 제3 레퍼런스 저항 값(Rref3)과 동일할 수 있다.
제1 스위칭 소자(SW1)는 제2 저항 소자(R2) 및 제3 저항 소자(R3)와 병렬로 연결될 수 있다. 제2 스위칭 소자(SW2)는 제3 저항 소자(R3)와 병렬로 연결될 수 있다.
제1 스위칭 소자(SW1) 및 제2 스위칭 소자(SW2)는 컨트롤러(320)에 의해 생성된 제어 신호에 의해 턴 온 또는 턴 오프 될 수 있다.
메모리 장치(300)가 독출 동작을 수행할 때, 컨트롤러(320)는 제1 스위칭 소자(SW1)가 턴 오프 되며 제2 스위칭 소자(SW2)가 턴 온 되도록 제어하는 제어 신호를 생성할 수 있다. 이에 따라, 메모리 장치(300)가 독출 동작을 수행할 때, 제1 스위칭 소자(SW1)가 턴 오프 되고, 제2 스위칭 소자(SW2)가 턴 온 될 수 있다. 이때 가변 저항 회로(331)에 공급되는 전류는 제1 저항 소자(R1), 제2 저항 소자(R2) 및 제2 스위칭 소자(SW2)를 통해 흐르게 되므로, 가변 저항 회로(331) 저항 값은 제1 저항 소자(R1) 저항 값 및 제2 저항 소자(R2)의 저항 값의 합과 동일한 제1 레퍼런스 저항 값(Rref1)을 가질 수 있다.
메모리 장치(300)가 검증 독출 동작을 수행할 때, 컨트롤러(320)는 제1 스위칭 소자(SW1) 및 제2 스위칭 소자(SW2)가 모두 턴 온 되거나, 제1 스위칭 소자(SW1) 및 제2 스위칭 소자(SW2)가 모두 턴 오프 되도록 제어하는 제어할 수 있다.
보다 상세히, 메모리 장치(300)가 검증 독출 동작을 수행할 때 타겟 데이터의 값이 제1 값이면, 컨트롤러(320)는 제1 스위칭 소자(SW1) 및 제2 스위칭 소자(SW2)가 모두 턴 온 되도록 제어하는 제어 신호를 생성할 수 있다. 이에 따라, 검증 독출 동작을 수행할 때 타겟 데이터의 값이 제1 값이면, 제1 스위칭 소자(SW1) 및 제2 스위칭 소자(SW2)가 모두 턴 온 될 수 있다. 이때 가변 저항 회로(331)에 공급되는 전류는 제1 저항 소자(R1) 및 제1 스위칭 소자(SW1)를 통해 흐르게 되므로, 가변 저항 회로(331) 저항 값은 제1 저항 소자(R1)의 저항 값과 동일한 제2 레퍼런스 저항 값(Rref2)을 가질 수 있다.
또한, 메모리 장치(300)가 검증 독출 동작을 수행할 때 타겟 데이터의 값이 제2 값이면, 컨트롤러(320)는 제1 스위칭 소자(SW1) 및 제2 스위칭 소자(SW2)가 모두 턴 오프 되도록 제어하는 제어 신호를 생성할 수 있다. 이에 따라, 검증 독출 동작을 수행할 때 타겟 데이터의 값이 제2 값이면, 제1 스위칭 소자(SW1) 및 제2 스위칭 소자(SW2)가 모두 턴 오프 될 수 있다. 이때 가변 저항 회로(331)에 공급되는 전류는 제1 저항 소자(R1), 제2 저항 소자(R2) 및 제3 저항 소자(R3)를 통해 흐르게 되므로, 가변 저항 회로(331) 저항 값은 제1 저항 소자(R1)의 저항 값, 제2 저항 소자(R2)의 저항 값 및 제3 저항 소자(R3)의 저항 값의 합과 동일한 제3 레퍼런스 저항 값(Rref3)을 가질 수 있다.
제1 스위칭 소자(SW1)는 제1 스위칭 인에이블 신호(SW1_EN)에 기초하여 턴 온 또는 턴 오프 될 수 있다. 본 개시의 일 실시예에서, 제1 스위칭 소자(SW1)는 NMOS일 수 있다. 이때 제1 스위칭 인에이블 신호(SW1_EN)의 값이 논리 1이면, 제1 스위칭 소자(SW1)는 턴 온 될 수 있다. 반대로 제1 스위칭 인에이블 신호(SW1_EN)의 값이 논리 0이면, 제1 스위칭 소자(SW1)는 턴 오프 될 수 있다.
제2 스위칭 소자(SW2)는 제2 스위칭 인에이블 신호(SW2_EN)에 기초하여 턴 온 또는 턴 오프 될 수 있다. 본 개시의 일 실시예에서, 제2 스위칭 소자(SW2)는 PMOS일 수 있다. 이때 제2 스위칭 인에이블 신호(SW2_EN)의 값이 논리 0이면, 제2 스위칭 소자(SW2)는 턴 온 될 수 있다. 반대로 제2 스위칭 인에이블 신호(SW2_EN)의 값이 논리 1이면, 제2 스위칭 소자(SW2)는 턴 오프 될 수 있다.
일 예시에서, 제1 스위칭 인에이블 신호(SW1_EN) 및 제2 스위칭 인에이블 신호(SW2_EN)는 컨트롤러(320)로부터 수신하는 제어 신호에 포함될 수 있다.
다른 예시에서, 레퍼런스 저항 회로(331)는 분배 회로를 더 포함할 수 있으며, 제1 스위칭 인에이블 신호(SW1_EN) 및 제2 스위칭 인에이블 신호(SW2_EN)는 분배 회로가 제어 신호에 기초하여 생성할 수 있다. 분배 회로의 실시예는 도 7을 통해 확인할 수 있다.
도 7은 본 개시의 일 실시예에 따른 메모리 장치의 레퍼런스 저항 회로에 포함될 수 있는 분배 회로를 나타내는 도면이다.
도 7을 참조하면, 본 개시의 일 실시예에 따른 메모리 장치(300)의 레퍼런스 저항 회로(331)에 포함될 수 있는 분배 회로(MUX)의 일 예시를 확인할 수 있다.
분배 회로(MUX)는 저항 값 제어 신호(R_Ctrl) 및 검증 신호(verify)를 입력 값으로 입력받아, 제1 스위칭 인에이블 신호(SW1_EN) 및 제2 스위칭 인에이블 신호(SW2_EN)를 출력 값으로 출력할 수 있다. 저항 값 제어 신호(R_Ctrl) 및 검증 신호(verify)는 컨트롤러(320)로부터 수신하는 제어 신호에 포함될 수 있다.
여기서, 검증 신호(verify)는 메모리 장치(300)가 독출 동작 및 검증 독출 동작 중에서 어느 동작을 수행하는지 나타내는 신호일 수 있다. 그리고 저항 값 제어 신호(R_Ctrl)는 레퍼런스 저항 회로(331)의 저항 값의 증가 또는 감소를 나타내는 신호일 수 있다.
분배 회로(MUX)에 의해 생성된 제1 스위칭 인에이블 신호(SW1_EN)는 제1 스위칭 소자(SW1)로 출력될 수 있고, 제2 스위칭 인에이블 신호(SW2_EN)는 제2 스위칭 소자(SW2)로 출력될 수 있다.
이때 분배 회로(MUX)에 입력되는 저항 값 제어 신호(R_Ctrl) 및 검증 신호(verify)와 분배 회로(MUX)에서 출력되는 제1 스위칭 인에이블 신호(SW1_EN) 및 제2 스위칭 인에이블 신호(SW2_EN)의 값들 간의 관계는 도 8과 같을 수 있다.
도 8은 도 7에 도시된 분배 회로의 입력 값 및 출력 값의 일 예시를 나타내는 표이다.
도 8을 참조하면, 분배 회로(MUX)에 입력되는 신호 및 분배 회로(MUX)가 출력하는 신호들의 값 및 그에 대응되는 메모리 장치(300)의 수행 동작을 나타내는 표를 확인할 수 있다.
메모리 장치(300)에서 수행하는 동작이 독출 동작이면, 제어 신호에 포함된 검증 신호(verify)의 값은 논리 0으로 설정될 수 있으며, 저항 값 제어 신호(R_Ctrl)의 값은 논리 0 또는 논리 1 중 임의의 값으로 설정될 수 있다.
메모리 장치(300)가 독출 동작을 수행할 때, 레퍼런스 저항 회로(331)의 저항 값은 제1 레퍼런스 저항 값(Rref1)을 가져야 한다. 따라서 분배 회로(MUX)는 입력된 검증 신호(verify)의 값이 논리 0이면, 저항 값 제어 신호(R_Ctrl)의 값과 관계없이, 값이 논리 0인 제1 스위칭 인에이블 신호(SW1_EN)를 출력하고, 값이 논리 0인 제2 스위칭 인에이블 신호(SW2_EN)를 출력하도록 구성될 수 있다. 이에 따라, 제1 스위칭 소자(SW1)가 턴 오프 되고, 제2 스위칭 소자(SW2)가 턴 온 되어, 레퍼런스 저항 회로(331)의 저항 값은 제1 레퍼런스 저항 값(Rref1)이 될 수 있다.
메모리 장치(300)에서 수행하는 동작이 검증 독출 동작이고, 타겟 데이터의 값이 제1 값이면, 제어 신호에 포함된 검증 신호(verify)의 값은 논리 1로 설정될 수 있으며, 저항 값 제어 신호(R_Ctrl)의 값은 논리 0으로 설정될 수 있다.
메모리 장치(300)가 타겟 데이터의 값이 제1 값인 데이터에 대한 검증 독출 동작을 수행할 때, 레퍼런스 저항 회로(331)의 저항 값은 제2 레퍼런스 저항 값(Rref2)을 가져야 한다. 따라서 분배 회로(MUX)는 입력된 검증 신호(verify)의 값이 논리 1이고, 저항 값 제어 신호(R_Ctrl)의 값이 논리 0이면, 값이 논리 1인 제1 스위칭 인에이블 신호(SW1_EN)를 출력하고, 값이 논리 0인 제2 스위칭 인에이블 신호(SW2_EN)를 출력하도록 구성될 수 있다. 이에 따라, 제1 스위칭 소자(SW1)가 턴 온 되고, 제2 스위칭 소자(SW2)가 턴 온 되어, 레퍼런스 저항 회로(331)의 저항 값은 제2 레퍼런스 저항 값(Rref2)이 될 수 있다.
메모리 장치(300)에서 수행하는 동작이 검증 독출 동작이고, 타겟 데이터의 값이 제2 값이면, 제어 신호에 포함된 검증 신호(verify)의 값은 논리 1로 설정될 수 있으며, 저항 값 제어 신호(R_Ctrl)의 값은 논리 1로 설정될 수 있다.
메모리 장치(300)가 타겟 데이터의 값이 제2 값인 데이터에 대한 검증 독출 동작을 수행할 때, 레퍼런스 저항 회로(331)의 저항 값은 제3 레퍼런스 저항 값(Rref3)을 가져야 한다. 따라서 분배 회로(MUX)는 입력된 검증 신호(verify)의 값이 논리 1이고, 저항 값 제어 신호(R_Ctrl)의 값이 논리 1이면, 값이 논리 0인 제1 스위칭 인에이블 신호(SW1_EN)를 출력하고, 값이 논리 1인 제2 스위칭 인에이블 신호(SW2_EN)를 출력하도록 구성될 수 있다. 이에 따라, 제1 스위칭 소자(SW1)가 턴 오프 되고, 제2 스위칭 소자(SW2)가 턴 오프 되어, 레퍼런스 저항 회로(331)의 저항 값은 제3 레퍼런스 저항 값(Rref3)이 될 수 있다.
다시 도 5로 돌아와서, 감지 증폭기(340)는 메모리 셀(310)로부터 인가되는 독출 전압 값(Vread) 및 레퍼런스 저항 회로(331)로부터 인가되는 레퍼런스 전압 값(Vref) 간의 차이를 감지할 수 있다. 본 개시의 일 실시예에서, 감지 증폭기(340)로 전압 감지 증폭기가 이용될 수 있으나, 본 개시가 이에 한정되는 것은 아니며, 감지 증폭기(340)로 전류 감지 증폭기가 이용되더라도 무방하다.
감지 증폭기(340)는 독출 전압 값(Vread)이 레퍼런스 전압 값(Vref)보다 작으면, 메모리 셀(310)에 기입된 데이터의 값이 제1 값인 것을 나타내는 디지털 신호를 출력할 수 있다. 반대로, 감지 증폭기(340)는 독출 전압 값(Vread)이 레퍼런스 전압 값(Vref)보다 크면, 메모리 셀(310)에 기입된 데이터의 값이 제2 값인 것을 나타내는 디지털 신호를 출력할 수 있다.
독출 전압 값(Vread)은 메모리 셀(310)에 포함된 가변 저항 소자의 저항 값에 대응되는 전압 값으로, 제1 전류 소스(350)에 의해 가변 저항 소자에 독출 전류가 인가됨에 따라 출력될 수 있다. 독출 전압 값(Vread)은 독출 전류 값 및 가변 저항 소자의 저항 값에 비례할 수 있다.
레퍼런스 전압 값(Vref)은 레퍼런스 셀(330)에 포함된 레퍼런스 저항 회로(331)의 저항 값에 대응되는 전압 값으로, 제2 전류 소스(360)에 의해 레퍼런스 저항 회로(331)에 레퍼런스 전류가 인가됨에 따라 출력될 수 있다. 레퍼런스 전압 값(Vref)은 독출 전류 값 및 레퍼런스 저항 회로(331)의 저항 값에 비례할 수 있다.
본 개시의 일 실시예에서, 독출 전류는 레퍼런스 전류와 동일한 값을 가질 수 있다. 이에 따라, 감지 증폭기(340)는 독출 전압 값(Vread)과 레퍼런스 전압 값(Vref) 간의 차이를 감지함으로써, 가변 저항 소자의 저항 값과 레퍼런스 저항 회로(331)의 저항 값 간의 차이를 감지할 수 있다.
메모리 장치(300)가 독출 동작을 수행할 때, 레퍼런스 저항 회로(331)의 저항 값은 제어 신호에 의해 제1 레퍼런스 저항 값(Rref1)으로 설정될 수 있다.
메모리 장치(300)가 독출 동작을 수행할 때, 가변 저항 소자가 P 상태이면, 가변 저항 소자의 저항 값은 제1 레퍼런스 저항 값(Rref1)보다 작으므로, 독출 전압 값(Vread)이 레퍼런스 전압 값(Vref)보다 작을 수 있다. 이에 따라, 감지 증폭기(340)는 메모리 셀(310)로부터 독출된 데이터의 값이 제1 값인 것을 나타내는 디지털 신호를 출력할 수 있다.
메모리 장치(300)가 독출 동작을 수행할 때, 가변 저항 소자가 AP 상태이면, 가변 저항 소자의 저항 값은 제1 레퍼런스 저항 값(Rref1)보다 크므로, 독출 전압 값(Vread)이 레퍼런스 전압 값(Vref)보다 클 수 있다. 이에 따라, 감지 증폭기(340)는 메모리 셀(310)로부터 독출된 데이터의 값이 제2 값인 것을 나타내는 디지털 신호를 출력할 수 있다.
메모리 장치(300)는 메모리 셀(310)에 데이터가 기입되고 나서 어느 정도 시간이 경과한 후 독출 동작을 수행하므로, 메모리 장치(300)가 독출 동작을 수행할 때, 가변 저항 소자는 중간 상태일 수 없다. 따라서 메모리 장치(300)가 독출 동작을 수행할 때 레퍼런스 저항 회로(331)의 저항 값을 제1 레퍼런스 저항 값(Rref1)으로 설정하여, 메모리 셀(310)에 기입된 데이터를 정확하게 감지할 수 있다.
메모리 장치(300)가 검증 독출 동작을 수행할 때 타겟 데이터의 값이 제1 값이면, 레퍼런스 저항 회로(331)의 저항 값은 제어 신호에 의해 제2 레퍼런스 저항 값(Rref2)으로 설정될 수 있다.
메모리 장치(300)가 검증 독출 동작을 수행할 때, 타겟 데이터의 값이 제1 값이고, 가변 저항 소자가 P 상태이면, 가변 저항 소자의 저항 값은 제2 레퍼런스 저항 값(Rref2)보다 작으므로, 독출 전압 값(Vread)이 레퍼런스 전압 값(Vref)보다 작을 수 있다. 이에 따라, 감지 증폭기(340)는 메모리 셀(310)로부터 독출된 데이터의 값이 제1 값인 것을 나타내는 디지털 신호를 출력할 수 있다. 이때 타겟 데이터의 값과 검증 독출 동작을 통해 독출된 데이터의 값이 동일하므로, 메모리 장치(300)는 기입 동작이 정상적으로 수행된 것으로 판단할 수 있다.
메모리 장치(300)가 검증 독출 동작을 수행할 때, 타겟 데이터의 값이 제1 값이고, 가변 저항 소자가 AP 상태이면, 가변 저항 소자의 저항 값은 제2 레퍼런스 저항 값(Rref2)보다 크므로, 독출 전압 값(Vread)이 레퍼런스 전압 값(Vref)보다 클 수 있다. 이에 따라, 감지 증폭기(340)는 메모리 셀(310)에 기입된 데이터의 값이 제2 값인 것을 나타내는 디지털 신호를 출력할 수 있다. 이때 타겟 데이터의 값과 검증 독출 동작을 통해 독출된 데이터의 값이 상이하므로, 메모리 장치(300)는 기입 동작이 비정상적으로 수행된 것으로 판단할 수 있다.
메모리 장치(300)가 검증 독출 동작을 수행할 때, 타겟 데이터의 값이 제1 값이고, 가변 저항 소자가 중간 상태이면, 가변 저항 소자의 저항 값은 제2 레퍼런스 저항 값(Rref2)보다 크므로, 독출 전압 값(Vread)이 레퍼런스 전압 값(Vref)보다 클 수 있다. 이에 따라, 감지 증폭기(340)는 메모리 셀(310)에 기입된 데이터의 값이 제2 값인 것을 나타내는 디지털 신호를 출력할 수 있다. 이때 타겟 데이터의 값과 검증 독출 동작을 통해 독출된 데이터의 값이 상이하므로, 메모리 장치(300)는 기입 동작이 비정상적으로 수행된 것으로 판단할 수 있다.
이와 같이, 타겟 데이터의 값이 제1 값일 때, 레퍼런스 저항 회로(331)의 저항 값을 제2 레퍼런스 저항 값(Rref2)으로 설정함으로써, 가변 저항 소자가 중간 상태일 때 기입 동작이 비정상적으로 수행된 것으로 판단하여, 검증 독출 동작을 통해 데이터의 오기입을 보다 정확하게 검출할 수 있다.
또한, 메모리 장치(300)가 검증 독출 동작을 수행할 때 타겟 데이터의 값이 제2 값이면, 레퍼런스 저항 회로(331)의 저항 값은 제어 신호에 의해 제3 레퍼런스 저항 값(Rref3)으로 설정될 수 있다.
메모리 장치(300)가 검증 독출 동작을 수행할 때, 타겟 데이터의 값이 제2 값이고, 가변 저항 소자가 P 상태이면, 가변 저항 소자의 저항 값은 제3 레퍼런스 저항 값(Rref3)보다 작으므로, 독출 전압 값(Vread)이 레퍼런스 전압 값(Vref)보다 작을 수 있다. 이에 따라, 감지 증폭기(340)는 메모리 셀(310)로부터 독출된 데이터의 값이 제1 값인 것을 나타내는 디지털 신호를 출력할 수 있다. 이때 타겟 데이터의 값과 검증 독출 동작을 통해 독출된 데이터의 값이 상이하므로, 메모리 장치(300)는 기입 동작이 비정상적으로 수행된 것으로 판단할 수 있다.
메모리 장치(300)가 검증 독출 동작을 수행할 때, 타겟 데이터의 값이 제2 값이고, 가변 저항 소자가 AP 상태이면, 가변 저항 소자의 저항 값은 제3 레퍼런스 저항 값(Rref3)보다 크므로, 독출 전압 값(Vread)이 레퍼런스 전압 값(Vref)보다 클 수 있다. 이에 따라, 감지 증폭기(340)는 메모리 셀(310)에 기입된 데이터의 값이 제2 값인 것을 나타내는 디지털 신호를 출력할 수 있다. 이때 타겟 데이터의 값과 검증 독출 동작을 통해 독출된 데이터의 값이 동일하므로, 메모리 장치(300)는 기입 동작이 정상적으로 수행된 것으로 판단할 수 있다.
메모리 장치(300)가 검증 독출 동작을 수행할 때, 타겟 데이터의 값이 제2 값이고, 가변 저항 소자가 중간 상태이면, 가변 저항 소자의 저항 값은 제3 레퍼런스 저항 값(Rref3)보다 작으므로, 독출 전압 값(Vread)이 레퍼런스 전압 값(Vref)보다 작을 수 있다. 이에 따라, 감지 증폭기(340)는 메모리 셀(310)에 기입된 데이터의 값이 제1 값인 것을 나타내는 디지털 신호를 출력할 수 있다. 이때 타겟 데이터의 값과 검증 독출 동작을 통해 독출된 데이터의 값이 상이하므로, 메모리 장치(300)는 기입 동작이 비정상적으로 수행된 것으로 판단할 수 있다.
이와 같이, 타겟 데이터의 값이 제2 값일 때, 레퍼런스 저항 회로(331)의 저항 값을 제3 레퍼런스 저항 값(Rref3)으로 설정함으로써, 가변 저항 소자가 중간 상태일 때 기입 동작이 비정상적으로 수행된 것으로 판단하여, 검증 독출 동작을 통해 데이터의 오기입을 보다 정확하게 검출할 수 있다.
제1 전류 소스(350)는 메모리 셀(310)에 독출 전류를 인가할 수 있다. 제2 전류 소스(360)는 레퍼런스 셀(330)에 레퍼런스 전류를 인가할 수 있다.
도 9a 및 9b는 본 개시의 일 실시예에 따른 메모리 장치에서 레퍼런스 저항 회로의 저항 값의 변화를 나타내는 그래프이다.
도 9a를 참조하면, 메모리 장치(300)가 검증 독출 동작을 수행할 때, 타겟 데이터의 값이 제1 값일 때의 레퍼런스 저항 회로(331)의 저항 값의 변화를 확인할 수 있다. 레퍼런스 저항 회로(331)의 저항 값은 제어 신호에 의해 제1 레퍼런스 저항 값(Rref1)에서 제2 레퍼런스 저항 값(Rref2)으로 변할 수 있다.
도 9a의 그래프에는, 메모리 장치(300)가 제2 값이 저장된 메모리 셀(310)에 제1 값을 기입할 때, 가변 저항 소자의 상태 변화의 예시가 표시되어 있다.
제2 값이 저장된 메모리 셀(310)에 제1 값이 정상 기입되면, 가변 저항 소자의 상태는 AP 상태에서 P 상태로 즉시 전환될 수 있다.
그러나 제2 값이 저장된 메모리 셀(310)에 제1 값이 비정상 기입되면, 가변 저항 소자의 상태는 AP 상태에서 중간 상태로 전환될 수 있다. 이때 메모리 장치(300)는 제2 레퍼런스 저항 값(Rref2)에 기초하여 메모리 셀(310)에 기입된 데이터의 값을 판단하므로, 감지 증폭기(340)는 가변 저항 소자의 상태가 중간 상태인 경우 기입된 데이터의 값이 제2 값인 것을 나타내는 디지털 신호를 출력할 수 있다. 이때 타겟 데이터의 값과 검증 독출 동작을 통해 독출된 데이터의 값이 상이하므로, 메모리 장치(300)는 기입 동작이 비정상적으로 수행된 것으로 판단할 수 있다.
이에 따라, 가변 저항 소자의 상태가 중간 상태에서 P 상태 및 AP 상태 중에서 어느 상태로 전환되는 지와 무관하게 기입 동작이 비정상적으로 수행된 것으로 판단하여, 검증 독출 동작을 통해 데이터의 오기입을 모두 검출할 수 있다.
도 9b를 참조하면, 메모리 장치(300)가 검증 독출 동작을 수행할 때, 타겟 데이터의 값이 제2 값일 때의 레퍼런스 저항 회로(331)의 저항 값의 변화를 확인할 수 있다. 레퍼런스 저항 회로(331)의 저항 값은 제어 신호에 의해 제1 레퍼런스 저항 값(Rref1)에서 제3 레퍼런스 저항 값(Rref3)으로 변할 수 있다.
도 9b의 그래프에는, 메모리 장치(300)가 제1 값이 저장된 메모리 셀(310)에 제2 값을 기입할 때, 가변 저항 소자의 상태 변화의 예시가 표시되어 있다.
제1 값이 저장된 메모리 셀(310)에 제2 값이 정상 기입되면, 가변 저항 소자의 상태는 P 상태에서 AP 상태로 즉시 전환될 수 있다.
그러나 제1 값이 저장된 메모리 셀(310)에 제2 값이 비정상 기입되면, 가변 저항 소자의 상태는 P 상태에서 중간 상태로 전환될 수 있다. 이때 메모리 장치(300)는 제3 레퍼런스 저항 값(Rref3)에 기초하여 메모리 셀(310)에 기입된 데이터의 값을 판단하므로, 감지 증폭기(340)는 가변 저항 소자의 상태가 중간 상태인 경우 기입된 데이터의 값이 제1 값인 것을 나타내는 디지털 신호를 출력할 수 있다. 이때 타겟 데이터의 값과 검증 독출 동작을 통해 독출된 데이터의 값이 상이하므로, 메모리 장치(300)는 기입 동작이 비정상적으로 수행된 것으로 판단할 수 있다.
이에 따라, 가변 저항 소자의 상태가 중간 상태에서 P 상태 및 AP 상태 중에서 어느 상태로 전환되는 지와 무관하게 기입 동작이 비정상적으로 수행된 것으로 판단하여, 검증 독출 동작을 통해 데이터의 오기입을 모두 검출할 수 있다.
도 5 및 도 9를 통해 상술한 바와 같은 본 개시의 다른 실시예에 따른 메모리 장치(300)를 이용하면, 독출 동작 및 검증 독출 동작 중 어느 동작을 수행하는지에 따라 레퍼런스 저항 회로(331)의 저항 값을 다르게 조절함으로써, 데이터의 오기입 여부를 정확하게 검증할 수 있다.
도 10은 본 개시의 일 실시예에 따른 메모리 장치의 동작 방법을 나타내는 순서도이다.
도 10을 참조하면, 단계 S1010에서, 메모리 장치(300)는 메모리 컨트롤러로부터 타겟 데이터에 대한 기입 명령을 수신할 수 있다.
단계 S1020에서, 메모리 장치(300)의 컨트롤러(320)는 레퍼런스 저항 회로(331)의 저항 값을 조절할 수 있다.
컨트롤러(320)는 타겟 데이터의 값에 기초하여 레퍼런스 저항 회로(331)의 저항 값을 조절하는 제어 신호를 생성하여 출력함으로써, 레퍼런스 저항 회로(331)의 저항 값을 조절할 수 있다.
컨트롤러(320)는 타겟 데이터의 값이 제1 값이면, 레퍼런스 저항 회로(331)의 저항 값이 제2 레퍼런스 저항 값(Rref2)이 되도록 조절하는 제어 신호를 생성할 수 있다. 컨트롤러(320)는 타겟 데이터의 값이 제2 값이면, 레퍼런스 저항 회로(331)의 저항 값이 제3 레퍼런스 저항 값(Rref3)이 되도록 조절하는 제어 신호를 생성할 수 있다.
단계 S1030에서, 메모리 장치(300)는 메모리 셀(310)에 타겟 데이터를 기입하기 위한 기입 동작을 수행할 수 있다.
메모리 장치(300)는 메모리 셀(310)에 타겟 데이터에 대응되는 기입 전류를 공급하여, 메모리 셀(310)에 포함된 가변 저항 소자의 저항 값이 타겟 데이터에 대응되는 값을 가지도록 함으로써, 메모리 셀(310)에 데이터를 기입할 수 있다.
단계 S1040에서, 메모리 장치(300)는 메모리 셀(310)에 타겟 데이터가 올바르게 기입된 지 판단하기 위해 검증 독출 동작을 수행할 수 있다.
메모리 장치(300)는 타겟 데이터의 값이 제1 값이면, 제2 레퍼런스 저항 값(Rref2)에 기초하여 검증 독출 동작을 수행할 수 있다. 메모리 장치(300)는 타겟 데이터의 값이 제2 값이면, 제3 레퍼런스 저항 값(Rref3)에 기초하여 검증 독출 동작을 수행할 수 있다.
단계 S1050에서, 메모리 장치(300)는 타겟 데이터의 기입이 성공한 지 판단할 수 있다.
메모리 장치(300)는 단계 S1040에서 독출한 데이터가 타겟 데이터와 동일하면, 타겟 데이터의 기입이 성공한 것으로 판단할 수 있다. 타겟 데이터의 기입이 성공한 것으로 판단되면, 기입 명령을 수신함에 따른 동작을 종료할 수 있다.
반대로, 메모리 장치(300)는 단계 S1040에서 독출한 데이터가 타겟 데이터와 상이하면, 타겟 데이터의 기입이 실패한 것으로 판단할 수 있다. 타겟 데이터의 기입이 실패한 것으로 판단되면, 단계 S1060으로 이동할 수 있다.
단계 S1060에서, 메모리 장치(300)는 메모리 셀(310)에 타겟 데이터를 기입하기 위한 2차 기입 동작을 수행할 수 있다. 2차 기입 동작은 단계 S1030의 기입 동작과 동일한 방법으로 수행될 수 있다.
2차 기입 동작이 수행된 후, 추가적인 검증 독출 동작이 수행되지 않고, 기입 명령을 수신함에 따른 동작이 종료될 수 있다.
도 10에는 타겟 데이터에 대한 기입이 실패하는 경우, 최대 2차 기입 동작까지 수행하는 실시예가 도시되어 있으나, 본 개시가 이에 한정되는 것은 아니며, 도 10과 달리 추가적으로 3차 이상의 기입 동작이 수행될 수 있다.
도 11은 본 개시의 다른 실시예에 따른 메모리 장치의 주요 구성을 나타내는 회로도이다.
도 11을 참조하면, 본 개시의 다른 실시예에 따른 메모리 장치(400)는 메모리 셀(410), 레퍼런스 셀(420), 컨트롤러(430), 제1 전류 공급 회로(440), 제2 전류 공급 회로(450) 및 감지 증폭기(460)를 포함할 수 있다. 이때 도 11의 메모리 장치(400)는 도 1 또는 도 2의 메모리 장치(200) 내에 구현될 수 있다.
메모리 셀(410)은 데이터를 저장할 수 있다. 메모리 셀(410)은 가변 저항 소자를 포함할 수 있다.
가변 저항 소자는 기입된 데이터의 값에 따라 P 상태 또는 AP 상태일 수 있다. 예를 들어, 메모리 셀(410)에 기입된 데이터의 값이 제1 값이면, 가변 저항 소자는 P 상태일 수 있다. 반대로, 메모리 셀(410)에 기입된 데이터의 값이 제2 값이면, 가변 저항 소자는 AP 상태일 수 있다. 또한, 메모리 셀(410)에 비정상 기입이 발생하면, 가변 저항 소자는 일시적으로 중간 상태일 수 있다.
레퍼런스 셀(420)은 레퍼런스 저항 회로를 포함할 수 있다. 레퍼런스 저항 회로는 메모리 셀(410)의 가변 저항 소자의 저항 값에 대응되는 저항 값을 가질 수 있다. 본 개시의 다른 실시예에서, 레퍼런스 저항 회로의 저항 값은 제1 레퍼런스 저항 값(Rref1)을 가질 수 있으며, 제어 신호에 의해 변경되지 않을 수 있다.
컨트롤러(430)는 메모리 장치(400)가 독출 동작 및 검증 독출 동작 중 어느 동작을 수행하는지에 기초하여 제어 신호를 생성할 수 있다.
컨트롤러(430)는 후술되는 제1 전류 공급 회로(440)에 포함된 제3 스위치(S3) 및 제4 스위치(S4)와 제2 전류 공급 회로(450)에 포함된 제1 스위치(S1) 및 제2 스위치(S2)의 상태를 조절하는 제어 신호를 생성할 수 있다.
제1 전류 공급 회로(440)는 제어 신호에 기초하여 메모리 셀(410)에 독출 전류를 인가할 수 있다.
제1 전류 공급 회로(440)는 제1 전류 소스(IS1)를 포함할 수 있다. 제1 전류 소스(IS1)는 제1 전류 값을 가지는 독출 전류를 메모리 셀(410)에 인가할 수 있다.
제2 전류 공급 회로(450)는 제어 신호에 기초하여 레퍼런스 셀(420)에 레퍼런스 전류를 인가할 수 있다.
제2 전류 공급 회로(450)는 제2 전류 소스(IS2)를 포함할 수 있다. 제2 전류 소스(IS2)는 제1 전류 값을 가지는 레퍼런스 전류를 레퍼런스 셀(420)에 인가할 수 있다. 즉, 제1 전류 소스(IS1) 및 제2 전류 소스(IS2)는 동일한 전류 값을 가지는 전류를 공급할 수 있다.
감지 증폭기(460)는 메모리 셀(410)로부터 인가되는 독출 전압 값(Vread) 및 레퍼런스 셀(420)로부터 인가되는 레퍼런스 전압 값(Vref) 간의 차이를 감지할 수 있다.
감지 증폭기(460)는 독출 전압 값(Vread)이 레퍼런스 전압 값(Vref)보다 작으면, 메모리 셀(410)에 기입된 데이터의 값이 제1 값인 것을 나타내는 디지털 신호를 출력할 수 있다. 반대로, 감지 증폭기(460)는 독출 전압 값(Vread)이 레퍼런스 전압 값(Vref)보다 크면, 메모리 셀(410)에 기입된 데이터의 값이 제2 값인 것을 나타내는 디지털 신호를 출력할 수 있다.
본 개시의 다른 실시예의 제1 예시에서, 제2 전류 공급 회로(450)는 제3 전류 소스(IS3), 제1 스위치(S1), 제4 전류 소스(IS4) 및 제2 스위치(S2)를 더 포함할 수 있다.
제3 전류 소스(IS3)는 제2 전류 소스(IS2)와 병렬로 연결될 수 있다. 제3 전류 소스(IS3)는 선택적으로 레퍼런스 전류를 제2 전류 값만큼 증가시킬 수 있다.
제1 스위치(S1)는 제어 신호에 기초하여 제2 전류 소스(IS2) 및 제3 전류 소스(IS3) 간의 연결을 조절할 수 있다.
제1 스위치(S1)는 제어 신호에 의해 턴 온 되어 제2 전류 소스(IS2) 및 제3 전류 소스(IS3) 간의 연결할 수 있다. 이때 제3 전류 소스(IS3)는 레퍼런스 전류를 제2 전류 값만큼 증가시킬 수 있다.
또한, 제1 스위치(S1)는 제어 신호에 의해 턴 오프 되어 제2 전류 소스(IS2) 및 제3 전류 소스(IS3) 간을 개방할 수 있다. 이때 제3 전류 소스(IS3)는 제2 전류 소스(IS2)와 연결되지 않으므로, 제3 전류 소스(IS3)는 동작하지 않을 수 있다.
제4 전류 소스(IS4)는 레퍼런스 셀(420)과 병렬로 연결될 수 있다. 제4 전류 소스(IS4)는 선택적으로 레퍼런스 전류를 제3 전류 값만큼 감소시킬 수 있다.
제2 스위치(S2)는 제어 신호에 기초하여 레퍼런스 셀(420) 및 제4 전류 소스(IS4) 간의 연결을 조절할 수 있다.
제2 스위치(S2)는 제어 신호에 의해 턴 온 되어 레퍼런스 셀(420) 및 제4 전류 소스(IS4) 간의 연결할 수 있다. 이때 제4 전류 소스(IS4)는 레퍼런스 전류를 제3 전류 값만큼 감소시킬 수 있다.
또한, 제2 스위치(S2)는 제어 신호에 의해 턴 오프 되어 레퍼런스 셀(420) 및 제4 전류 소스(IS4) 간을 개방할 수 있다. 이때 제4 전류 소스(IS4) 레퍼런스 셀(420)과 연결되지 않으므로, 제4 전류 소스(IS4)는 동작하지 않을 수 있다.
제1 전류 소스(IS1), 제2 전류 소스(IS2), 제3 전류 소스(IS3) 및 제4 전류 소스(IS4) 각각에 흐르는 전류 값은 메모리 셀(410)의 가변 저항 소자의 저항 값 분포에 기초하여 설정될 수 있다.
본 개시의 다른 실시예에서, 제1 전류 소스(IS1) 및 제2 전류 소스(IS2)에 흐르는 전류 값인 제1 전류 값은 제1 레퍼런스 저항 값(Rref1)에 비례하고, 제3 전류 소스(IS3)에 흐르는 전류 값인 제2 전류 값은 제3 레퍼런스 저항 값(Rref3)에서 제1 레퍼런스 저항 값(Rref1)을 감산한 값에 비례하고, 제4 전류 소스(IS4)에 흐르는 전류 값인 제3 전류 값은 제1 레퍼런스 저항 값(Rref1)에서 제2 레퍼런스 저항 값(Rref2)을 감산한 값에 비례할 수 있다.
이와 같이 제1 전류 값, 제2 전류 값 및 제3 전류 값이 설정함에 따라, 레퍼런스 셀(420)에 인가되는 전류 값을 조절하여, 도 5 내지 도 10의 실시예에서 레퍼런스 저항 회로(331)의 저항 값을 변경할 때와 동일한 독출 전압 값(Vread) 및 레퍼런스 전압 값(Vref)이 감지 증폭기(460)에 제공될 수 있다.
메모리 장치(400)가 독출 동작을 수행할 때, 컨트롤러(430)는 제1 스위치(S1) 및 제2 스위치(S2)가 턴 오프 되도록 제어하는 제어 신호를 생성할 수 있다. 이에 따라, 제3 전류 소스(IS3) 및 제4 전류 소스(IS4)는 동작하지 않을 수 있다. 따라서 메모리 셀(410)에는 제1 전류 값을 가지는 독출 전류가 인가되고, 레퍼런스 셀(420)에는 제1 전류 값을 가지는 레퍼런스 전류가 인가될 수 있다.
메모리 장치(400)가 검증 독출 동작을 수행할 때 타겟 데이터의 값이 제1 값이면, 컨트롤러(430)는 제1 스위치(S1)가 턴 오프 되고, 제2 스위치(S2)가 턴 온 되도록 제어하는 제어 신호를 생성할 수 있다. 이에 따라, 제3 전류 소스(IS3)는 동작하지 않고, 제4 전류 소스(IS4)는 동작할 수 있다. 따라서 메모리 셀(410)에는 제1 전류 값을 가지는 독출 전류가 인가되고, 레퍼런스 셀(420)에는 제1 전류 값에서 제3 전류 값이 감산된 값을 가지는 레퍼런스 전류가 인가될 수 있다. 이때 레퍼런스 전압 값(Vref)은 레퍼런스 저항 회로의 저항 값 및 레퍼런스 전류 값에 비례하므로, 상술한 바와 같이 레퍼런스 전류를 감소시킴으로써, 도 5 내지 도 10의 실시예에서 레퍼런스 저항 회로(331)의 저항 값을 감소시킬 때와 동일한 독출 전압 값(Vread) 및 레퍼런스 전압 값(Vref)이 감지 증폭기(460)에 제공될 수 있다.
메모리 장치(400)가 검증 독출 동작을 수행할 때 타겟 데이터의 값이 제2 값이면, 컨트롤러(430)는 제1 스위치(S1)가 턴 온 되고, 제2 스위치(S2)가 턴 오프 되도록 제어하는 제어 신호를 생성할 수 있다. 이에 따라, 제3 전류 소스(IS3)는 동작하고, 제4 전류 소스(IS4)는 동작하지 않을 수 있다. 따라서 메모리 셀(410)에는 제1 전류 값을 가지는 독출 전류가 인가되고, 레퍼런스 셀(420)에는 제1 전류 값에 제2 전류 값이 합산된 값을 가지는 레퍼런스 전류가 인가될 수 있다. 이때 레퍼런스 전압 값(Vref)은 레퍼런스 저항 회로의 저항 값 및 레퍼런스 전류 값에 비례하므로, 상술한 바와 같이 레퍼런스 전류를 증가시킴으로써, 도 5 내지 도 10의 실시예에서 레퍼런스 저항 회로(331)의 저항 값을 증가시킬 때와 동일한 독출 전압 값(Vread) 및 레퍼런스 전압 값(Vref)이 감지 증폭기(460)에 제공될 수 있다.
본 개시의 다른 실시예의 제2 예시에서, 제1 전류 공급 회로(440)는 제5 전류 소스(IS5), 제3 스위치(S3), 제6 전류 소스(IS6) 및 제4 스위치(S4)를 더 포함할 수 있다.
제5 전류 소스(IS5)는 제1 전류 소스(IS1)와 병렬로 연결될 수 있다. 제5 전류 소스(IS5)는 선택적으로 독출 전류를 제2 전류 값만큼 증가시킬 수 있다.
제3 스위치(S3)는 제어 신호에 기초하여 제1 전류 소스(IS1) 및 제5 전류 소스(IS5) 간의 연결을 조절할 수 있다.
제3 스위치(S3)는 제어 신호에 의해 턴 온 되어 제1 전류 소스(IS1) 및 제5 전류 소스(IS5) 간의 연결할 수 있다. 이때 제5 전류 소스(IS5)는 레퍼런스 전류를 제2 전류 값만큼 증가시킬 수 있다.
또한, 제3 스위치(S3)는 제어 신호에 의해 턴 오프 되어 제1 전류 소스(IS1) 및 제5 전류 소스(IS5) 간을 개방할 수 있다. 이때 제5 전류 소스(IS5)는 제1 전류 소스(IS1)와 연결되지 않으므로, 제5 전류 소스(IS5)는 동작하지 않을 수 있다.
제6 전류 소스(IS6)는 메모리 셀(410)과 병렬로 연결될 수 있다. 제6 전류 소스(IS6)는 선택적으로 독출 전류를 제3 전류 값만큼 감소시킬 수 있다.
제4 스위치(S4)는 제어 신호에 기초하여 메모리 셀(410) 및 제6 전류 소스(IS6) 간의 연결을 조절할 수 있다.
제4 스위치(S4)는 제어 신호에 의해 턴 온 되어 레퍼런스 셀(420) 및 제6 전류 소스(IS6) 간의 연결할 수 있다. 이때 제6 전류 소스(IS6)는 레퍼런스 전류를 제3 전류 값만큼 감소시킬 수 있다.
또한, 제4 스위치(S4)는 제어 신호에 의해 턴 오프 되어 레퍼런스 셀(420) 및 제6 전류 소스(IS6) 간을 개방할 수 있다. 이때 제6 전류 소스(IS6) 레퍼런스 셀(420)과 연결되지 않으므로, 제6 전류 소스(IS6)는 동작하지 않을 수 있다.
제1 전류 소스(IS1)와 제2 전류 소스(IS2)에 흐르는 전류 값인 제1 전류 값, 제5 전류 소스(IS5)에 흐르는 전류 값인 제2 전류 값 및 제6 전류 소스(IS6)에 흐르는 전류 값인 제3 전류 값은 메모리 셀(410)의 가변 저항 소자의 저항 값 분포에 기초하여 설정될 수 있으며, 상술한 바와 동일하게 설정될 수 있다.
메모리 장치(400)가 독출 동작을 수행할 때, 컨트롤러(430)는 제3 스위치(S3) 및 제4 스위치(S4)가 턴 오프 되도록 제어하는 제어 신호를 생성할 수 있다. 이에 따라, 제5 전류 소스(IS5) 및 제6 전류 소스(IS6)는 동작하지 않을 수 있다. 따라서 메모리 셀(410)에는 제1 전류 값을 가지는 독출 전류가 인가되고, 레퍼런스 셀(420)에는 제1 전류 값을 가지는 레퍼런스 전류가 인가될 수 있다.
메모리 장치(400)가 검증 독출 동작을 수행할 때 타겟 데이터의 값이 제1 값이면, 컨트롤러(430)는 제3 스위치(S3)가 턴 온 되고, 제4 스위치(S4)가 턴 오프 되도록 제어하는 제어 신호를 생성할 수 있다. 이에 따라, 제5 전류 소스(IS5)는 동작하고, 제6 전류 소스(IS6)는 동작하지 않을 수 있다. 따라서 메모리 셀(410)에는 제1 전류 값에 제2 전류 값이 합산된 값을 가지는 독출 전류가 인가되고, 레퍼런스 셀(420)에는 제1 전류 값을 가지는 레퍼런스 전류가 인가될 수 있다. 이때 독출 전압 값(Vread)은 가변 저항 소자의 저항 값 및 독출 전류 값에 비례하므로, 상술한 바와 같이 독출 전류를 증가시킴으로써, 가변 저항 소자의 저항 값을 증가시킨 것과 동일하게 독출 전압 값(Vread)을 증가시킬 수 있다. 이에 따라 도 12a에 도시된 바와 같이 가변 저항 소자의 저항 값 분포가 증가하는 방향으로 이동한 것과 동일한 결과를 얻을 수 있다.
메모리 장치(400)가 검증 독출 동작을 수행할 때 타겟 데이터의 값이 제2 값이면, 컨트롤러(430)는 제3 스위치(S3)가 턴 오프 되고, 제4 스위치(S4)가 턴 온 되도록 제어하는 제어 신호를 생성할 수 있다. 이에 따라, 제5 전류 소스(IS5)는 동작하지 않고, 제6 전류 소스(IS6)는 동작할 수 있다. 따라서 메모리 셀(410)에는 제1 전류 값에서 제3 전류 값이 감산된 값을 가지는 독출 전류가 인가되고, 레퍼런스 셀(420)에는 제1 전류 값을 가지는 레퍼런스 전류가 인가될 수 있다. 이때 독출 전압 값(Vread)은 가변 저항 소자의 저항 값 및 독출 전류 값에 비례하므로, 상술한 바와 같이 독출 전류를 감소시킴으로써, 가변 저항 소자의 저항 값을 감소시킨 것과 동일하게 독출 전압 값(Vread)을 감소시킬 수 있다. 이에 따라 도 12b에 도시된 바와 같이 가변 저항 소자의 저항 값 분포가 감소하는 방향으로 이동한 것과 동일한 결과를 얻을 수 있다.
본 개시의 다른 실시예의 제3 예시에서, 제1 전류 공급 회로(440)는 제5 전류 소스(IS5) 및 제3 스위치(S3)를 더 포함하고, 제2 전류 공급 회로(450)는 제3 전류 소스(IS3) 및 제1 스위치(S1)를 더 포함할 수 있다.
제5 전류 소스(IS5), 제3 스위치(S3), 제3 전류 소스(IS3) 및 제1 스위치(S1)의 연결 및 제어는 제1 예시 및 제2 예시에서 상술한 바와 동일할 수 있다.
메모리 장치(400)가 독출 동작을 수행할 때, 제1 스위치(S1) 및 제3 스위치(S3)는 턴 오프 될 수 있다.
메모리 장치(400)가 검증 독출 동작을 수행할 때 타겟 데이터의 값이 제1 값이면, 제1 스위치(S1)는 턴 오프 되고, 제3 스위치(S3)는 턴 온 될 수 있다. 이에 따라, 메모리 셀(410)에는 제1 전류 값에 제2 전류 값이 합산된 값을 가지는 독출 전류가 인가되고, 레퍼런스 셀(420)에는 제1 전류 값을 가지는 레퍼런스 전류가 인가될 수 있다. 따라서 도 12a에 도시된 바와 같이 가변 저항 소자의 저항 값 분포가 증가하는 방향으로 이동한 것과 동일한 결과를 얻을 수 있다.
메모리 장치(400)가 검증 독출 동작을 수행할 때 타겟 데이터의 값이 제2 값이면, 제1 스위치(S1)는 턴 온 되고, 제3 스위치(S3)는 턴 오프 될 수 있다. 이에 따라, 메모리 셀(410)에는 제1 전류 값을 가지는 독출 전류가 인가되고, 레퍼런스 셀(420)에는 제1 전류 값에 제2 전류 값이 합산된 값을 가지는 레퍼런스 전류가 인가될 수 있다. 따라서 도 5 내지 도 10의 실시예에서 레퍼런스 저항 회로(331)의 저항 값을 증가시킬 때와 동일한 독출 전압 값(Vread) 및 레퍼런스 전압 값(Vref)이 감지 증폭기(460)에 제공될 수 있다.
본 개시의 다른 실시예의 제4 예시에서, 제1 전류 공급 회로(440)는 제6 전류 소스(IS6) 및 제4 스위치(S4)를 더 포함하고, 제2 전류 공급 회로(450)는 제4 전류 소스(IS4) 및 제2 스위치(S2)를 더 포함할 수 있다.
제6 전류 소스(IS6), 제4 스위치(S4), 제4 전류 소스(IS4) 및 제2 스위치(S2)의 연결 및 제어는 제1 예시 및 제2 예시에서 상술한 바와 동일할 수 있다.
메모리 장치(400)가 독출 동작을 수행할 때, 제2 스위치(S2) 및 제4 스위치(S4)는 턴 오프 될 수 있다.
메모리 장치(400)가 검증 독출 동작을 수행할 때 타겟 데이터의 값이 제1 값이면, 제2 스위치(S2)는 턴 온 되고, 제4 스위치(S4)는 턴 오프 될 수 있다. 이에 따라, 메모리 셀(410)에는 제1 전류 값을 가지는 독출 전류가 인가되고, 레퍼런스 셀(420)에는 제1 전류 값에서 제3 전류 값이 감산된 값을 가지는 레퍼런스 전류가 인가될 수 있다. 따라서 도 5 내지 도 10의 실시예에서 레퍼런스 저항 회로(331)의 저항 값을 감소시킬 때와 동일한 독출 전압 값(Vread) 및 레퍼런스 전압 값(Vref)이 감지 증폭기(460)에 제공될 수 있다.
메모리 장치(400)가 검증 독출 동작을 수행할 때 타겟 데이터의 값이 제2 값이면, 제2 스위치(S2)는 턴 오프 되고, 제4 스위치(S4)는 턴 온 될 수 있다. 이에 따라, 메모리 셀(410)에는 제1 전류 값에서 제3 전류 값이 감산된 값을 가지는 독출 전류가 인가되고, 레퍼런스 셀(420)에는 제1 전류 값을 가지는 레퍼런스 전류가 인가될 수 있다. 따라서 도 12b에 도시된 바와 같이 가변 저항 소자의 저항 값 분포가 감소하는 방향으로 이동한 것과 동일한 결과를 얻을 수 있다.
도 12a 및 12b는 본 개시의 일 실시예에 따른 메모리 장치에서 가변 저항 소자의 저항 값 분포의 변화를 나타내는 그래프이다.
도 12a를 참조하면, 메모리 장치(400)가 검증 독출 동작을 수행할 때, 제3 스위치(S3)가 턴 온 되어, 메모리 셀(410)에 제1 전류 값에 제2 전류 값이 합산된 값을 가지는 독출 전류가 인가된 경우, 가변 저항 소자의 저항 값 분포를 확인할 수 있다. 도 12a의 실시예에서 가변 저항 소자의 저항 값 분포는 도 4의 실시예에 도시된 가변 저항 소자의 저항 값보다 증가하는 방향으로 이동한 것을 확인할 수 있다. 이때 가변 저항 소자의 저항 값 분포는 가변 저항 소자가 P 상태일 때 가질 수 있는 저항 값의 최댓값이 제1 레퍼런스 저항 값(Rref1)보다 작고, 가변 저항 소자가 중간 상태일 때 가질 수 있는 저항 값의 최솟값이 제1 레퍼런스 저항 값(Rref1)보다 클 수 있다. 이때 가변 저항 소자의 저항 값 분포는 실제로 이동하지 않으나, 도 12a에 도시된 것과 같이 이동한 것과 동일한 결과가 발생할 수 있다.
도 12a의 그래프에는, 메모리 장치(400)가 제2 값이 저장된 메모리 셀(410)에 제1 값을 기입할 때, 가변 저항 소자의 상태 변화의 예시가 표시되어 있다.
제2 값이 저장된 메모리 셀(410)에 제1 값이 정상 기입되면, 가변 저항 소자의 상태는 AP 상태에서 P 상태로 즉시 전환될 수 있다.
그러나 제2 값이 저장된 메모리 셀(410)에 제1 값이 비정상 기입되면, 가변 저항 소자의 상태는 AP 상태에서 중간 상태로 전환될 수 있다. 이때 메모리 장치(400)는 제1 레퍼런스 저항 값(Rref1)에 기초하여 메모리 셀(410)에 기입된 데이터의 값을 판단할 수 있다. 이때 도 12a의 실시예에서 가변 저항 소자의 저항 값 분포가 증가하는 방향으로 이동하여, 가변 저항 소자가 중간 상태일 때 가질 수 있는 저항 값의 최솟값이 제1 레퍼런스 저항 값(Rref1)보다 크게 되므로, 감지 증폭기(340)는 가변 저항 소자의 상태가 중간 상태인 경우 기입된 데이터의 값이 제2 값인 것을 나타내는 디지털 신호를 출력할 수 있다. 이때 타겟 데이터의 값과 검증 독출 동작을 통해 독출된 데이터의 값이 상이하므로, 메모리 장치(300)는 기입 동작이 비정상적으로 수행된 것으로 판단할 수 있다.
이에 따라, 가변 저항 소자의 상태가 중간 상태이면, 가변 저항 소자의 상태가 중간 상태에서 P 상태 및 AP 상태 중에서 어느 상태로 전환되는 지와 무관하게 기입 동작이 비정상적으로 수행된 것으로 판단하여, 검증 독출 동작을 통해 데이터의 오기입을 모두 검출할 수 있다.
도 12b를 참조하면, 메모리 장치(400)가 검증 독출 동작을 수행할 때, 제4 스위치(S4)가 턴 온 되어, 메모리 셀(410)에 제1 전류 값에서 제3 전류 값이 감산된 값을 가지는 독출 전류가 인가된 경우, 가변 저항 소자의 저항 값 분포를 확인할 수 있다. 도 12b의 실시예에서 가변 저항 소자의 저항 값 분포는 도 4의 실시예에 도시된 가변 저항 소자의 저항 값보다 감소하는 방향으로 이동한 것을 확인할 수 있다. 이때 가변 저항 소자의 저항 값 분포는 가변 저항 소자가 중간 상태일 때 가질 수 있는 저항 값의 최댓값이 제1 레퍼런스 저항 값(Rref1)보다 작고, 가변 저항 소자가 AP 상태일 때 가질 수 있는 저항 값의 최솟값이 제1 레퍼런스 저항 값(Rref1)보다 클 수 있다. 이때 가변 저항 소자의 저항 값 분포는 실제로 이동하지 않으나, 도 12b에 도시된 것과 같이 이동한 것과 동일한 결과가 발생할 수 있다.
도 12b의 그래프에는, 메모리 장치(400)가 제1 값이 저장된 메모리 셀(410)에 제2 값을 기입할 때, 가변 저항 소자의 상태 변화의 예시가 표시되어 있다.
제1 값이 저장된 메모리 셀(410)에 제2 값이 정상 기입되면, 가변 저항 소자의 상태는 P 상태에서 AP 상태로 즉시 전환될 수 있다.
그러나 제1 값이 저장된 메모리 셀(410)에 제2 값이 비정상 기입되면, 가변 저항 소자의 상태는 P 상태에서 중간 상태로 전환될 수 있다. 이때 메모리 장치(400)는 제1 레퍼런스 저항 값(Rref1)에 기초하여 메모리 셀(410)에 기입된 데이터의 값을 판단할 수 있다. 이때 도 12b의 실시예에서 가변 저항 소자의 저항 값 분포가 감소하는 방향으로 이동하여, 가변 저항 소자가 중간 상태일 때 가질 수 있는 저항 값의 최댓값이 제1 레퍼런스 저항 값(Rref1)보다 작게 되므로, 감지 증폭기(340)는 가변 저항 소자의 상태가 중간 상태인 경우 기입된 데이터의 값이 제1 값인 것을 나타내는 디지털 신호를 출력할 수 있다. 이때 타겟 데이터의 값과 검증 독출 동작을 통해 독출된 데이터의 값이 상이하므로, 메모리 장치(300)는 기입 동작이 비정상적으로 수행된 것으로 판단할 수 있다.
이에 따라, 가변 저항 소자의 상태가 중간 상태이면, 가변 저항 소자의 상태가 중간 상태에서 P 상태 및 AP 상태 중에서 어느 상태로 전환되는 지와 무관하게 기입 동작이 비정상적으로 수행된 것으로 판단하여, 검증 독출 동작을 통해 데이터의 오기입을 모두 검출할 수 있다.
도 11 및 도 12를 통해 상술한 바와 같은 본 개시의 다른 실시예에 따른 메모리 장치(400)를 이용하면, 독출 동작 및 검증 독출 동작 중 어느 동작을 수행하는지에 따라 독출 전류 또는 레퍼런스 전류를 조절함으로써, 데이터의 오기입 여부를 정확하게 검증할 수 있다.
도 13은 본 개시의 일 실시예에 따른 메모리 장치를 포함하는 메모리 시스템을 나타내는 블록도이다.
도 13을 참조하면, 메모리 시스템(1200)은 호스트(1100)와 통신할 수 있고, 컨트롤러(1210) 및 메모리 장치(1220)를 포함할 수 있다.
메모리 시스템(1200) 및 호스트(1100)가 통신하는 인터페이스(1300)는 유선 또는 무선을 통한 전기적 신호 및/또는 광신호를 사용할 수 있고, 비제한적인 예시로서, SATA(serial advanced technology attachment) 인터페이스, SATAe(SATA express) 인터페이스, SAS(serial attached small computer system interface; serial attached SCSI), PCIe(peripheral component interconnect express) 인터페이스, NVMe(non-volatile memory Express) 인터페이스, AHCI(advanced host controller interface) 또는 이들의 조합으로 구현될 수 있다.
일부 실시예들에서, 메모리 시스템(1200)은 호스트(1100)와 제거가능하게(removable) 결합됨으로써 호스트(1100)와 통신할 수 있다. 저항성 메모리로서 메모리 장치(1220)는 비휘발성 메모리일 수 있고, 메모리 시스템(1100)은 스토리지 시스템으로서 지칭될 수도 있다. 예를 들면, 메모리 시스템(1100)은 비제한적인 예시로서 SSD(solid-state drive or solid-state disk), 임베디드 SSD(embedded SSD; eSSD), 멀티미디어 카드(multimedia card; MMC), 임베디드 멀티미디어 카드(embedded multimedia card; eMMC) 등으로 구현될 수 있다.
컨트롤러(1210)는 인터페이스(1300)를 통해서 호스트(1100)로부터 수신된 요청에 응답하여 메모리 장치(1220)를 제어할 수 있다. 예를 들면, 컨트롤러(1210)는 기입 요청에 응답하여 기입 요청에 수반되어 수신된 데이터를 메모리 장치(1220)에 기입할 수도 있고, 독출 요청에 응답하여 메모리 장치(1220)에 저장된 데이터를 호스트(1100)에 제공할 수도 있다.
메모리 시스템(1200)은 적어도 하나의 메모리 장치(1220)를 포함할 수 있다. 메모리 장치(1220)는 도 5에 도시된 실시예와 같은 메모리 장치(300) 또는 도 11에 도시된 실시예와 같은 메모리 장치(400)와 같이 구현될 수 있다.
도 14는 본 개시의 일 실시예에 따른 메모리 장치를 포함하는 시스템-온-칩을 나타내는 블록도이다.
도 14를 참조하면, 시스템-온-칩(System on Chip; SoC)(2000)은 코어(2100), DSP(Digital Signal Processor; 2200), GPU(Graphic Processing Unit; 2300), 내장 메모리(2400), 통신 인터페이스(2500) 및 메모리 인터페이스(2600)를 포함할 수 있다. 시스템-온-칩(2000)의 구성요소들은 버스(2700)를 통해서 상호 통신할 수 있다.
시스템-온-칩(2000)은 컴퓨팅 시스템이나 다른 전자 시스템의 부품들을 집적한 집적 회로를 지칭할 수 있다. 예를 들면, 시스템-온-칩(2000) 중 하나로서 어플리케이션 프로세서(Application Processor; AP)는 프로세서 및 다른 기능들을 위한 부품들을 포함할 수 있다.
코어(2100)는 명령어들을 처리할 수 있고, 시스템-온-칩(2000)에 포함된 구성요소들의 동작을 제어할 수 있다. 예를 들면, 코어(2100)는 일련의 명령어들을 처리함으로써, 운영체제를 구동할 수 있고, 운영체제 상의 어플리케이션들을 실행할 수 있다. DSP(2200)는 디지털 신호, 예컨대 통신 인터페이스(2500)로부터 제공되는 디지털 신호를 처리함으로써 유용한 데이터를 생성할 수 있다. GPU(2300)는 내장 메모리(2400) 또는 메모리 인터페이스(2600)로부터 제공되는 이미지 데이터로부터 디스플레이 장치를 통해서 출력되는 영상을 위한 데이터를 생성할 수도 있고, 이미지 데이터를 인코딩할 수도 있다. 통신 인터페이스(2500)는 통신 네트워크 또는 일대일 통신을 위한 인터페이스를 제공할 수 있다. 메모리 인터페이스(2600)는 시스템-온-칩(2000)의 외부 메모리, 예컨대 DRAM(Dynamic Random Access Memory), 플래시 메모리 등에 대한 인터페이스를 제공할 수 있다.
내장 메모리(2400)는 코어(2100), DSP(2200) 및 GPU(2300)가 동작하는데 필요한 데이터를 저장할 수 있다. 내장 메모리(2400)는 도 5에 도시된 실시예와 같은 메모리 장치(300) 또는 도 11에 도시된 실시예와 같은 메모리 장치(400)를 포함할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (10)

  1. 메모리 장치로서,
    가변 저항 소자를 포함하는 메모리 셀;
    상기 메모리 장치가 독출 동작 및 검증 독출 동작 중 어느 동작을 수행하는지에 기초하여 제어 신호를 생성하는 컨트롤러;
    상기 제어 신호에 따라 다른 저항 값을 가지도록 구성된 레퍼런스 저항 회로를 포함하는 레퍼런스 셀; 및
    상기 메모리 셀로부터 인가되는 독출 전압 값 및 상기 레퍼런스 저항 회로로부터 인가되는 레퍼런스 전압 값 간의 차이를 감지하는 감지 증폭기를 포함하는
    메모리 장치.
  2. 제1항에 있어서,
    상기 컨트롤러는
    상기 메모리 장치가 상기 검증 독출 동작을 수행할 때, 타겟 데이터의 값에 기초하여 제어 신호를 생성하는 것을 특징으로 하는
    메모리 장치.
  3. 제2항에 있어서,
    상기 레퍼런스 저항 회로는
    상기 메모리 장치가 상기 검증 독출 동작을 수행할 때 상기 타겟 데이터의 값이 제1 값이면, 상기 메모리 장치가 상기 독출 동작을 수행할 때의 상기 레퍼런스 저항 회로의 저항 값인 제1 레퍼런스 저항 값보다 낮은 제2 레퍼런스 저항 값을 가지도록 구성되고,
    상기 메모리 장치가 상기 검증 독출 동작을 수행할 때 상기 타겟 데이터의 값이 제2 값이면, 상기 제1 레퍼런스 저항 값보다 높은 제3 레퍼런스 저항 값을 가지도록 구성되는 것을 특징으로 하는
    메모리 장치.
  4. 제1항에 있어서,
    상기 레퍼런스 저항 회로는
    복수의 저항 소자들 및 복수의 스위칭 소자들을 포함하고,
    상기 레퍼런스 저항 회로의 저항 값은
    상기 제어 신호에 의해 상기 복수의 스위칭 소자들이 턴 온 또는 턴 오프 됨에 따라 변하는 것을 특징으로 하는
    메모리 장치.
  5. 제1항에 있어서,
    상기 레퍼런스 저항 회로는
    상기 감지 증폭기와 연결되는 제1 저항 소자;
    상기 제1 저항 소자와 직렬로 연결되는 제2 저항 소자;
    상기 제2 저항 소자와 직렬로 연결되는 제3 저항 소자;
    상기 제어 신호에 의해 턴 온 또는 턴 오프 되며, 상기 제2 저항 소자 및 상기 제3 저항 소자와 병렬로 연결되는 제1 스위칭 소자; 및
    상기 제어 신호에 의해 턴 온 또는 턴 오프 되며, 상기 제3 저항 소자와 병렬로 연결되는 제2 스위칭 소자를 포함하는 것을 특징으로 하는
    메모리 장치.
  6. 제5항에 있어서,
    상기 제1 저항 소자, 상기 제2 저항 소자 및 상기 제3 저항 소자 각각의 저항 값은 상기 가변 저항 소자의 저항 값 분포에 기초하여 설정되는 것을 특징으로 하는
    메모리 장치.
  7. 메모리 장치로서,
    가변 저항 소자를 포함하는 메모리 셀;
    상기 가변 저항 소자의 저항 값에 대응되는 저항 값을 가지는 레퍼런스 저항 회로를 포함하는 레퍼런스 셀;
    상기 메모리 장치가 독출 동작 및 검증 독출 동작 중 어느 동작을 수행하는지에 기초하여 제어 신호를 생성하는 컨트롤러;
    제1 전류 소스를 포함하며, 상기 제어 신호에 기초하여 상기 메모리 셀에 독출 전류를 인가하는 제1 전류 공급 회로;
    제2 전류 소스를 포함하며, 상기 제어 신호에 기초하여 상기 레퍼런스 저항 회로에 레퍼런스 전류를 인가하는 제2 전류 공급 회로; 및
    상기 메모리 셀로부터 인가되는 독출 전압 값 및 상기 레퍼런스 저항 회로로부터 인가되는 레퍼런스 전압 값 간의 차이를 감지하는 감지 증폭기를 포함하는
    메모리 장치.
  8. 제7항에 있어서,
    상기 제2 전류 공급 회로는
    상기 제2 전류 소스와 병렬로 연결되며, 선택적으로 상기 레퍼런스 전류를 증가시키는 제3 전류 소스;
    상기 제어 신호에 기초하여, 상기 제2 전류 소스 및 상기 제3 전류 소스 간의 연결을 조절하는 제1 스위치;
    상기 레퍼런스 셀과 병렬로 연결되며, 선택적으로 상기 레퍼런스 전류를 감소시키는 제4 전류 소스; 및
    상기 제어 신호에 기초하여, 상기 레퍼런스 셀 및 상기 제4 전류 소스 간의 연결을 조절하는 제2 스위치를 포함하는 것을 특징으로 하는
    메모리 장치.
  9. 제8항에 있어서,
    상기 제1 전류 소스, 상기 제2 전류 소스, 상기 제3 전류 소스 및 상기 제4 전류 소스 각각에 흐르는 전류 값은 상기 가변 저항 소자의 저항 값 분포에 기초하여 설정되는 것을 특징으로 하는
    메모리 장치.
  10. 제7항에 있어서,
    상기 제1 전류 공급 회로는
    상기 제1 전류 소스와 병렬로 연결되며, 선택적으로 상기 독출 전류를 증가시키는 제5 전류 소스;
    상기 제어 신호에 기초하여, 상기 제1 전류 소스 및 상기 제5 전류 소스 간의 연결을 조절하는 제3 스위치;
    상기 메모리 셀과 병렬로 연결되며, 선택적으로 상기 독출 전류를 감소시키는 제6 전류 소스; 및
    상기 제어 신호에 기초하여, 상기 메모리 셀 및 상기 제6 전류 소스 간의 연결을 조절하는 제4 스위치를 포함하는 것을 특징으로 하는
    메모리 장치.
KR1020220152741A 2022-11-15 2022-11-15 메모리 장치 및 이의 동작 방법 KR20240071064A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220152741A KR20240071064A (ko) 2022-11-15 2022-11-15 메모리 장치 및 이의 동작 방법
US18/503,719 US20240161824A1 (en) 2022-11-15 2023-11-07 Memory device and operating method of thereof
CN202311476615.7A CN118053471A (zh) 2022-11-15 2023-11-08 存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220152741A KR20240071064A (ko) 2022-11-15 2022-11-15 메모리 장치 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20240071064A true KR20240071064A (ko) 2024-05-22

Family

ID=91028569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220152741A KR20240071064A (ko) 2022-11-15 2022-11-15 메모리 장치 및 이의 동작 방법

Country Status (3)

Country Link
US (1) US20240161824A1 (ko)
KR (1) KR20240071064A (ko)
CN (1) CN118053471A (ko)

Also Published As

Publication number Publication date
US20240161824A1 (en) 2024-05-16
CN118053471A (zh) 2024-05-17

Similar Documents

Publication Publication Date Title
US11994948B2 (en) Semiconductor memory devices, memory systems including the same and methods of operating memory systems
US10198221B2 (en) Methods of operating semiconductor memory devices with selective write-back of data for error scrubbing and related devices
CN107393596B (zh) 半导体存储设备和操作其的方法
US10042588B2 (en) Electronic device and operating method thereof
US10453532B1 (en) Resistive memory device including reference cell and method of operating the same
US10255989B2 (en) Semiconductor memory devices, memory systems including the same and methods of operating the same
US20180060194A1 (en) Semiconductor Memory Devices with Error Correction and Methods of Operating the Same
US10964387B2 (en) Resistive memory device including reference cell and operating method thereof
US10127102B2 (en) Semiconductor memory devices and memory systems including the same
US20160155515A1 (en) Semiconductor memory devices, memory systems including the same and methods of operating the same
US20180152206A1 (en) Memory modules, memory systems including the same and methods of operating memory systems
US10431277B2 (en) Memory device
US10338835B2 (en) Memory device
KR20170002053A (ko) 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US11081178B2 (en) Memory, information processing system, and method of controlling memory
KR20170060263A (ko) 반도체 메모리 장치 및 이의 동작 방법
CN111798909B (zh) 非易失性存储装置、其写入方法及使用其的系统
KR102671481B1 (ko) 메모리 셀의 멀티-턴 온을 방지하기 위한 메모리 장치 및 그것의 동작 방법
US9947380B2 (en) Adjustable read reference voltage to reduce errors in memory devices
US10204700B1 (en) Memory systems and methods of operating semiconductor memory devices
US10453512B2 (en) Memory device
US7266732B2 (en) MRAM with controller
KR20240071064A (ko) 메모리 장치 및 이의 동작 방법
CN112242154A (zh) 用于减轻干扰的非易失性存储装置及其操作方法