KR20110015273A - 보조 전원 장치를 포함하는 사용자 장치 - Google Patents

Abstract

본 발명은 보조 전원 장치를 포함하는 사용자 장치에 관한 것이다. 본 발명에 따른 사용자 장치는 복수의 전원 저장 장치를 포함하는 보조 전원 장치 및 상기 복수의 전원 저장 장치로부터 보조 전원을 입력받고 서든 파워 오프 동작을 수행하는 내부 회로를 포함한다. 여기에서, 상기 보조 전원 장치는 상기 복수의 전원 저장 장치를 순차적으로 사용할 수 있다. 상기 보조 전원 장치는 제 1 전원 저장 장치가 기준 값 이하로 열화 되는 경우에, 제 2 전원 저장 장치를 사용할 수 있다. 본 발명에 의하면, 보조 전원 장치의 사용 수명을 연장할 수 있다.

Description

보조 전원 장치를 포함하는 사용자 장치{USER DEVICE INCLUDING AUXILIARY POWER SUPPLY}

본 발명은 사용자 장치(user device)에 관한 것으로, 좀 더 구체적으로는 보조 전원 장치를 포함하는 사용자 장치에 관한 것이다.

사용자 장치(user device)는 퍼스널 컴퓨터, 디지털 카메라, 캠코더, 휴대 전화, MP3, PMP, PDA 등과 같은 전자 장치들뿐만 아니라, 메모리 카드, USB 메모리, 솔리드 스테이트 드라이브(SSD) 등과 같은 저장 장치를 포함한다. 이들 사용자 장치는 대부분 내부적으로 데이터를 저장하기 위한 메모리 장치를 포함하고 있다. 메모리 장치에는 DRAM, SRAM 등과 같은 휘발성 메모리와 EEPROM, FRAM, PRAM, MRAM, Flash Memory 등과 같은 불휘발성 메모리 등이 있다. 휘발성 메모리는 전원이 차단될 때 저장된 데이터를 잃지만, 불휘발성 메모리는 전원이 차단되더라도 데이터를 보존한다.

사용자 장치는 내부 또는 외부에 있는 전원 장치(power supply)로부터 전원을 공급받는다. 여기에서, 전원 장치는 110V, 220V 등과 같은 가정용 또는 사업용 전원일 수도 있고, 사용자 장치 내부에 있는 충전 장치일 수도 있다. 사용자 장치 는 전원 장치의 갑작스런 파워 오프(이하, 서든 파워 오프라 함)로 인해, 데이터 손실 등과 같은 치명적인 손상을 입을 수 있다.

본 발명은 상술한 기술적 과제를 해결하기 위해 제안된 것으로, 본 발명의 목적은 보조 전원 장치의 사용 수명을 연장하는 사용자 장치를 제공하는 데 있다.

본 발명의 실시 예에 따른 사용자 장치는 제 1 및 제 2 전원 저장 장치를 포함하는 보조 전원 장치; 및 상기 보조 전원 장치로부터 보조 전원을 입력받고, 서든 파워 오프 동작을 수행하는 내부 회로를 포함한다. 여기에서, 상기 보조 전원 장치는 상기 제 1 전원 저장 장치가 기준 값 이하로 열화 되는 경우에, 상기 제 2 전원 저장 장치를 사용한다.

실시 예로서, 상기 제 1 및 제 2 전원 저장 장치는 각각 커패시터(이하, 제 1 및 제 2 슈퍼 커패시터라 함)인 것을 특징으로 한다. 상기 보조 전원 장치는 상기 제 2 슈퍼 커패시터를 사용하기 위한 스위치를 더 포함할 수 있다. 상기 보조 전원 장치는 상기 제 1 슈퍼 커패시터를 사용하는 동안에, 상기 제 2 슈퍼 커패시터를 방전하기 위한 접지 회로를 더 포함할 수 있다. 상기 보조 전원 장치는 상기 제 1 슈퍼 커패시터의 커패시턴스를 계산하기 위한 제어 회로를 더 포함할 수 있다.

상기 제어 회로는 상기 제 1 슈퍼 커패시터의 충전 전압, 충전 전류, 그리고 충전 시간을 이용하여, 상기 제 1 슈퍼 커패시터의 커패시턴스를 계산할 수 있다. 상기 제어 회로는 상기 제 1 슈퍼 커패시터의 커패시턴스가 기준 커패시턴스 이하로 되는 경우에, 상기 제 2 슈퍼 커패시터가 사용되도록 상기 스위치를 제어할 수 있다.

다른 실시 예로서, 상기 보조 전원 장치는 상기 제 1 슈퍼 커패시터의 전하를 방전하기 위한 방전 회로를 더 포함할 수 있다. 상기 제어 회로는 상기 제 1 슈퍼 커패시터의 방전 전압, 방전 전류, 그리고 방전 시간을 이용하여, 상기 제 1 슈퍼 커패시터의 커패시턴스를 계산할 수 있다. 상기 제어 회로는 상기 제 1 슈퍼 커패시터의 커패시턴스가 기준 커패시턴스 이하로 되는 경우에, 상기 제 2 슈퍼 커패시터가 사용되도록 상기 스위치를 제어할 수 있다.

본 발명의 실시 예에 따른 사용자 장치의 다른 일면은 복수의 전원 저장 장치를 포함하는 보조 전원 장치; 및 상기 복수의 전원 저장 장치로부터 보조 전원을 입력받고, 서든 파워 오프 동작을 수행하는 내부 회로를 포함한다. 여기에서, 상기 보조 전원 장치는 상기 복수의 전원 저장 장치를 순차적으로 사용할 수 있다.

실시 예로서, 상기 보조 전원 장치는 제 1 전원 저장 장치가 기준 값 이하로 열화 되는 경우에, 제 2 전원 저장 장치를 사용할 수 있다. 상기 보조 전원 장치는 상기 제 2 전원 저장 장치를 사용하기 위한 스위치를 더 포함할 수 있다. 상기 보조 전원 장치는 상기 제 1 전원 저장 장치를 사용하는 동안에, 상기 제 2 전원 저장 장치를 방전하기 위한 접지 회로를 더 포함할 수 있다. 상기 보조 전원 장치는 상기 제 1 전원 저장 장치의 커패시턴스를 계산하고, 상기 제 1 전원 저장 장치의 커패시턴스가 기준 커패시턴스 이하로 되는 경우에, 상기 제 2 전원 저장 장치가 사용되도록 상기 스위치를 제어할 수 있다.

본 발명의 실시 예에 따른 사용자 장치의 또 다른 일면은 제 1 전원 저장 장치를 포함하는 보조 전원 장치; 및 상기 제 1 전원 저장 장치로부터 보조 전원을 입력받고, 서든 파워 오프 동작을 수행하는 내부 회로를 포함한다. 여기에서, 상기 보조 전원 장치는 상기 제 1 전원 저장 장치의 충전 전압을 조절할 수 있다.

실시 예로서, 상기 보조 전원 장치는 상기 제 1 전원 저장 장치의 충전 전압을 조절하기 위한 데이터를 저장할 수 있다. 상기 보조 전원 장치는 제 2 전원 저장 장치를 더 포함하고, 상기 제 1 전원 저장 장치가 기준 값 이하로 열화 되는 경우에, 상기 제 2 전원 저장 장치를 사용할 수 있다.

본 발명의 실시 예에 따른 사용자 장치에 의하면, 복수의 전원 저장 장치를 순차적으로 사용하거나, 전원 저장 장치의 충전 전압을 조절함으로, 보조 전원 장치의 사용 수명을 연장할 수 있다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명한다.

사용자 장치(user device)는 대부분 내부 또는 외부에 있는 전원 공급 장치(power supply)로부터 동작에 필요한 전원을 공급받는다. 그러나 전원 공급 장 치의 전원 공급은 사용자 부주의나 장치 결함 등 예기치 않은 상황으로 갑자기 차단 될 수 있다.

전원 공급 장치가 서든 파워 오프(SPO; Sudden Power Off) 되면, 사용자 장치는 더 이상 동작할 수 없게 된다. 이때 사용자 장치는 서든 파워 오프로 인해 치명적인 손상을 입을 수 있다. 사용자 장치가 데이터 저장 장치이면 현재 수행 중인 데이터를 잃어 버릴 수 있고, 계산 장치라면 지금까지 수행한 계산 결과를 잃어 버릴 수 있다.

본 발명의 실시 예에 따른 사용자 장치는 서든 파워 오프(SPO)를 대비하기 위해 전원 공급 장치 외에 보조 전원 장치(auxiliary power supply)를 더 포함한다. 보조 전원 장치는 보조 전원을 저장할 수 있는 전원 저장 장치(power storage device)를 포함한다. 전원 저장 장치의 예로는, 전하를 충전 또는 방전할 수 있는 콘덴서나 커패시터 등이 있다. 이하에서는 고용량의 전하를 충전할 수 있는 전원 저장 장치로서, 커패시터(이하, 슈퍼 커패시터라 함)가 예로서 설명될 것이다.

본 발명의 실시 예에 따른 사용자 장치는 슈퍼 커패시터를 사용하여 서든 파워 오프 동작(SPO operation)을 안정적으로 수행할 수 있다. 여기에서, 서든 파워 오프 동작이란 서든 파워 오프 시에 데이터 손실이나 계산 손실 등을 막기 위한 마무리 작업을 의미한다.

한편, 슈퍼 커패시터는 시간에 따라 커패시턴스 (또는 충전 용량)이 감소할 수 있다. 슈퍼 커패시터의 충전 용량이 감소하면, 사용자 장치는 서든 파워 오프 동작을 안정적으로 수행할 수 없게 된다. 본 발명의 실시 예에 따른 사용자 장치는 슈퍼 커패시터의 충전 용량 감소로 인해 발생할 수 있는 문제점을 해결해 준다.

본 발명의 실시 예에 따른 사용자 장치는 슈퍼 커패시터의 사용 수명을 연장함으로, 서든 파워 오프 동작이 안정적으로 수행될 수 있도록 해준다. 본 발명의 실시 예에 따른 사용자 장치는 슈퍼 커패시터의 사용 수명을 연장하기 위해, 복수의 슈퍼 커패시터를 순차적으로 사용하거나, 슈퍼 커패시터의 충전 전압을 조절할 수 있다.

도 1은 본 발명의 실시 예에 따른 사용자 장치의 제 1 실시 예를 보여주는 블록도이다. 도 1을 참조하면, 사용자 장치(100)는 보조 전원 장치(101)와 내부 회로(102)를 포함한다.

사용자 장치(100)는 전원 장치(도시되지 않음)로부터 동작 전원을 제공받는다. 전원 장치에는 DC 전원, AC 전원, 그리고 충전식 배터리 등 다양한 형태의 전원 공급 장치가 포함될 수 있다. 전원 장치는 사용자 장치(100) 내에 포함될 수도 있고, 밖에 위치할 수도 있다.

내부 회로(102)는 보조 전원 장치(101)의 보조 전원을 사용하여 서든 파워 오프 동작을 수행할 수 있는 회로이다. 예를 들어, 내부 회로(102)는 데이터를 저장할 수 있는 데이터 저장 장치일 수 있다. 데이터 저장 장치에는 휘발성 메모리나 불휘발성 메모리와 같은 반도체 메모리 장치 이외에, 자기 디스크 장치나 하드 디스크 장치(HDD) 등도 포함될 수 있다.

도 1에 도시된 사용자 장치(100)는 서든 파워 오프 시에, 데이터 백업 등과 같은 서든 파워 오프 동작을 안정적으로 수행하기 위해, 보조 전원 장치(101)를 구비한다. 보조 전원 장치(101)는 복수의 슈퍼 커패시터를 포함한다. 본 발명의 실시 예에 따른 사용자 장치(100)는 복수의 슈퍼 커패시터를 순차적으로 사용함으로, 보조 전원 장치(101)의 사용 수명을 연장할 수 있다.

도 1을 참조하면, 보조 전원 장치(101)는 제 1 및 제 2 슈퍼 커패시터(111, 112), 충전 회로(120), 스위치(130), 전압 검출기(140), 그리고 제어 회로(150)를 포함한다.

제 1 및 제 2 슈퍼 커패시터(111, 112)는 고용량의 전하를 저장할 수 있는 전원 저장 장치(power storage device)이다. 제 1 및 제 2 슈퍼 커패시터(111, 112)는 사용자 장치(100)의 파워 업(power up) 또는 노말 동작 시에 전하를 충전할 수 있다. 제 1 및 제 2 슈퍼 커패시터(111, 112)는 충전 전하를 이용하여 내부 회로(102)에 보조 전원을 제공할 수 있다.

제 1 및 제 2 슈퍼 커패시터(111, 112)는 사용 시간에 따라 충전 용량이 감소할 수 있다. 제 1 슈퍼 커패시터(111)가 충전 용량 감소로 인해 더 이상 사용할 수 없게 되면, 사용자 장치(100)는 서든 파워 오프 동작을 충분하게 수행할 수 없게 된다. 이때 사용자 장치(100)는 제 2 슈퍼 커패시터(112)의 보조 전원을 제공함으로, 서든 파워 오프 동작이 정상적으로 수행되도록 한다.

사용자 장치(100)는 제 1 및 제 2 슈퍼 커패시터(111, 112)의 보조 전원을 순차적으로 제공할 수 있다. 즉, 제 1 슈퍼 커패시터(111)가 열화 되어 더 이상 사용할 수 없게 될 때, 제 2 슈퍼 커패시터(112)가 사용된다. 제 2 슈퍼 커패시터(112)에는 접지 회로(GND)가 연결될 수 있다. 접지 회로(GND)는 제 1 슈퍼 커패시터(111)가 사용되는 동안에, 제 2 슈퍼 커패시터(112)의 전하를 방전하는 데 사용된다.

충전 회로(120)는 제 1 또는 제 2 슈퍼 커패시터(111 또는 112)를 충전하는 데 사용된다. 충전 회로(120)는 내부 전원 공급 장치(도시되지 않음)를 포함할 수 있다. 이 경우에 충전 회로(120)는 내부 전원 공급 장치를 사용하여 제 1 또는 제 2 슈퍼 커패시터(111 또는 112)를 충전할 수 있다.

한편, 충전 회로(120)는 외부 전원 공급 장치(도시되지 않음)로부터 전원을 공급받아서 제 1 또는 제 2 슈퍼 커패시터(111 또는 112)를 충전할 수 있다. 충전 회로(120)는 충전 경로(charging path, ①)를 통해 제 1 슈퍼 커패시터(111) 또는 제 2 슈퍼 커패시터(112)로 충전 전류(charging current)를 제공할 수 있다.

스위치(130)는 제 2 슈퍼 커패시터(112)와 충전 회로(120) 사이에 연결된다. 스위치(130)는 제 2 슈퍼 커패시터(112)로 충전 전류가 제공되는 것을 제어할 수 있다. 즉, 스위치(130)가 온(on) 되면 제 2 슈퍼 커패시터(112)로 충전 전류가 제공되고, 오프(off) 되면 차단된다.

또한, 스위치(130)는 제 2 슈퍼 커패시터(112)의 보조 전원이 방전되는 것을 제어할 수 있다. 즉, 스위치(130)가 온(on) 되면 제 2 슈퍼 커패시터(112)로부터 방전 전류가 제공되고, 오프(off) 되면 차단된다. 제 1 및 제 2 슈퍼 커패시터(111, 112)는 방전 경로(discharging path, ②)를 통해 방전 전류(discharging current)를 제공할 수 있다.

전압 검출기(140)는 슈퍼 커패시터의 충전 전압(charging voltage) 또는 방전 전압(discharging voltage)을 검출할 수 있다. 전압 검출기(140)는 제 1 또는 제 2 슈퍼 커패시터(111 또는 112)가 충전 또는 방전되는 동안에 N 노드의 전압을 측정함으로 충전 전압 또는 방전 전압을 검출할 수 있다.

제어 회로(150)는 접지 회로(GND), 충전 회로(120), 스위치(130), 그리고 전압 검출기(140)를 제어한다. 제어 회로(150)는 제 1 슈퍼 커패시터(111)가 사용되는 동안에, 제 2 슈퍼 커패시터(112)가 방전되도록 접지 회로(GND)를 제어한다. 또한, 제어 회로(150)는 제 1 또는 제 2 슈퍼 커패시터(111 또는 112)로 충전 전류가 제공되도록 충전 회로(120)를 제어한다.

제어 회로(150)는 스위치(130)를 제어함으로, 제 2 슈퍼 커패시터(112)의 사용을 차단할 수 있다. 예를 들면, 제어 회로(150)는 제 1 슈퍼 커패시터(111)의 충전 용량이 충분한 경우에는 제 2 슈퍼 커패시터(112)의 사용을 차단할 수 있다. 또한, 제어 회로(150)는 제 2 슈퍼 커패시터(112)의 사용을 차단하는 경우에, 접지 회로(GND)를 이용하여 제 2 슈퍼 커패시터(112)에 원하지 않게 충전된 전하를 완전히 방전할 수 있다.

제어 회로(150)는 전압 검출기(140)로부터 충전 전압 또는 방전 전압을 입력받고, 등가 직렬 저항(ESR; Equivalent Series Resistance)을 계산할 수 있다. 여기에서, 등가 직렬 저항(ESR)은 N 노드에 슈퍼 커패시터 쪽을 바라본 등가 저항 성분을 의미한다. 충전 전류가 제 1 슈퍼 커패시터(111)에 제공될 때, N 노드 전압은 등가 직렬 저항(ESR)으로 인해 어느 시간 동안 급격히 상승한다. 등가 직렬 저항(ESR)은 충전 전류(Ic)와 N 노드 전압(Vn)을 통해 구할 수 있다.

제어 회로(150)는 전압 검출기(140)로부터 충전 전압 또는 방전 전압을 입력받고, 슈퍼 커패시터의 커패시턴스를 계산할 수 있다. 예를 들면, 제어 회로(150)는 충전 전류, 충전 시간, 그리고 N 노드 전압(Vn)을 통해 제 1 슈퍼 커패시터(111)의 커패시턴스(Cs1)를 계산할 수 있다. 제어 회로(150)는 충전 시간을 계산하기 위해, 내부에 타이머(도시되지 않음)를 포함할 수 있다. 제어 회로(150)는 등가 직렬 저항(ESR)과 슈퍼 커패시터의 커패시턴스를 통해, 스위치(130)의 온(on) 시점을 결정할 수 있다.

도 2 및 도 3은 도 1에 도시된 제 2 슈퍼 커패시터의 사용 시점을 설명하기 위한 개념도이다. 도 2 및 도 3을 참조하면, 제 1 슈퍼 커패시터(S1)는 스위치 없이 N 노드와 접지 사이에 연결되어 있고, 제 2 슈퍼 커패시터(S2)에는 스위치가 연결되어 있다. 도 2는 스위치가 t0 시점에서 온(on) 되는 것을 보여주고, 도 3은 t1 시점에서 온(on) 되는 것을 보여준다.

도 4는 시간에 따른 슈퍼 커패시터의 커패시턴스 변화를 보여주는 그래프이다. 참조 번호 (A)는 처음부터 제 1 및 제 2 슈퍼 커패시터(111, 112)를 모두 사용하는 경우이다. 즉, 참조 번호 (A)는 스위치가 t0 시점에서 온 되는 경우에 커패시턴스의 변화를 보여준다(도 2 참조). 참조 번호 (A)를 참조하면, 전체 커패시턴스는 t2 시점에서 기준 커패시턴스(Cref)에 도달한다. 여기에서, Cs1는 제 1 슈퍼 커패시터(111)의 커패시턴스이고, Cs2는 제 2 슈퍼 커패시터(112)의 커패시턴스이다.

참조 번호 (B)는 처음에는 제 1 슈퍼 커패시터(111)를 사용하고, t1 시점부 터 제 2 슈퍼 커패시터(112)를 사용하는 경우이다. 즉, 참조 번호 (B)는 스위치가 t1 시점에서 온 되는 경우에 커패시턴스의 변화를 보여준다(도 3 참조). 참조 번호 (B)를 참조하면, 전체 커패시턴스는 t3 시점에서 기준 커패시턴스(Cref)에 도달한다.

참조 번호 (C)는 기준 커패시턴스(Cref)이다. 기준 커패시턴스(Cref)는 내부 회로(102)의 서든 파워 오프 동작을 보장할 수 있는 최소 커패시턴스를 의미한다. 서든 파워 오프 동작을 안정적으로 수행하기 위해서, 전체 커패시턴스는 기준 커패시턴스(Cref) 이상이 되어야 한다. 도 4의 참조 번호 (A)와 (B)를 비교해 보면, t1에서 스위치를 온(on) 하는 경우(도 3 참조)에, 슈퍼 커패시터의 수명이 t3-t2 만큼 더 연장됨을 알 수 있다.

도 5는 도 1에 도시된 스위치의 턴 온 시점을 계산하는 방법을 설명하기 위한 그래프이다. 도 5에서, 가로축은 시간(T; Time)을 나타내고 세로축은 N 노드 전압(Vn)을 나타낸다. 도 5는 제 1 슈퍼 커패시터(도 1 참조, 111)에 충전 전류를 제공할 때, N 노드의 전압(Vn)을 개략적으로 도시한 것이다.

Ta 시점에서, N 노드의 전압(Vn)은 Va이다. 충전 전류(Ic)가 제 1 슈퍼 커패시터(111)에 제공될 때, N 노드 전압(Vn)은 등가 직렬 저항(ESR)으로 인해 Tb 시점까지 급격히 상승한다. Tb 시점에서, N 노드의 전압(Vn)은 Vb이다. [수학식 1]에서 보는 바와 같이, 등가 직렬 저항(ESR)은 충전 전류(Ic)와 N 노드의 전압 변화(Vb-Va)를 통해 구할 수 있다.

Tb 시점 이후에, 충전 전류(Ic)는 제 1 슈퍼 커패시터(111)를 충전하는 데 사용된다. 이때부터 N 노드 전압(Vn)은 지수함수적으로 증가한다. 제어 회로(도 1 참조, 150)는 미리 설정된 전압(Vc)에 도달하면, 제 1 슈퍼 커패시터(111)의 충전을 중지하고 충전 시간(Tc-Tb)을 계산한다. [수학식2]에서 보는 바와 같이, 제 1 슈퍼 커패시터(111)의 내부 커패시턴스(C1)는 충전 전류(Ic), N 노드의 전압 변화(Vc-Vb), 그리고 충전 시간(Tc-Tb)을 통해 구할 수 있다.

제어 회로(150)는 등가 직렬 저항(ESR)과 제 1 슈퍼 커패시터(111)의 내부 커패시턴스(C1)를 이용하면, N 노드에서 바라본 제 1 슈퍼 커패시터(111)의 커패시턴스(Cs1)를 계산할 수 있다. 제 1 슈퍼 커패시터(111)의 커패시턴스(Cs1)는 등가 직렬 저항(ESR)으로 인한 커패시턴스의 감소를 고려한 것이다.

제어 회로(150)는 제 1 슈퍼 커패시터(111)의 커패시턴스(Cs1)가 기준 커패시턴스(Cref)보다 크지 않으면, 스위치(130)를 턴 온 한다. 즉, 제어 회로(150)는 등가 직렬 저항(ESR)과 내부 커패시턴스(C1)에 의해 계산된 예상 방전 시간이 기준 방전 시간보다 길어지는 경우에 스위치(130)를 턴 온 한다.

도 6은 도 1에 도시된 사용자 장치(100)의 동작 방법을 설명하기 위한 순서도이다. 도 1 내지 도 6을 참조하여, 본 발명의 실시 예에 따른 사용자 장치(100)의 동작 방법이 상세하게 설명될 것이다.

S110 단계에서, 제어 회로(도 1 참조, 150)는 충전 회로(도 1 참조, 120)가 동작하도록 제어한다. 충전 회로(120)가 동작하면, 충전 전류(Ic)가 충전 경로를 통해 제 1 슈퍼 커패시터(도 1 참조, 111)로 제공된다. 충전 전류(Ic)가 제공되면, N 노드 전압(Vn)은 등가 직렬 저항(ESR)의 영향으로 인해 급격하게 상승한다. 한편, 충전 회로(120)가 동작함과 동시에, 제어 회로(150)는 타이머(도시되지 않음)를 통해 충전 시간을 측정한다.

S120 단계에서, 전압 검출기(도 1 참조, 140)는 특정 시점(도 5 참조, Tb)에서 N 노드의 전압(도 5 참조, Vb)을 검출한다. 전압 검출기(140)는 N 노드 전압(Vb)에 대한 정보를 제어 회로(150)로 제공한다.

S130 단계에서, 제어 회로(150)는 N 노드 전압(Vb)과 충전 전류(Ic)를 이용하여, 등가 직렬 저항(ESR)를 계산한다. 등가 직렬 저항(ESR)은 [수학식 1]을 이용하여 구할 수 있다.

S140 단계에서, 전압 검출기(140)는 N 노드 전압이 특정 전압(도 5 참조, Vc)에 도달하는지를 검출한다. 전압 검출기(140)는 N 노드 전압이 Vc에 도달하면, 검출 신호를 제어 회로(150)로 제공한다. 제어 회로(150)는 검출 신호에 응답하여, 타이머의 동작을 정지하고 충전 시간 Tc-Tb를 계산한다. 제어 회로(150)는 충전 전 류(Ic), 충전 시간(Tc-Tb), 그리고 충전 전압(Vc-Vb)을 이용하여 내부 커패시턴스(C1)를 계산한다.

S150 단계에서, 제어 회로(150)는 등가 직렬 저항(ESR)과 내부 커패시턴스(C1)를 이용하여, 제 1 슈퍼 커패시터(111)의 커패시턴스(Cs1)를 계산한다. 커패시턴스(Cs1)는 등가 직렬 저항(ESR)으로 인한 커패시턴스의 감소를 고려한 것이다. 등가 직렬 저항(ESR)이 높으면, 내부 커패시턴스(C1)가 충분하더라도 내부 회로(102)에 충분한 보조 전원을 제공할 수 없게 된다. 따라서, 제어 회로(150)는 등가 직렬 저항(ESR)의 영향을 반영한 커패시턴스(Cs1)를 계산하고, 내부 회로(102)에 충분한 보조 전원이 제공될 수 있는지를 판단한다.

S160 단계에서, 제어 회로(150)는 제 1 슈퍼 커패시터(111)의 커패시턴스(Cs1)가 기준 커패시턴스(Cref)보다 큰지를 판단한다. 커패시턴스(Cs1)가 기준 커패시턴스(Cref) 보다 크면, S110 단계로 되돌아 간다. 커패시턴스(Cs1)가 기준 커패시턴스(Cref) 보다 크지 않으면, 스위치(130)를 턴 온 한다. 즉, 제 2 슈퍼 커패시터(도 1 참조, 112)가 동작하도록 제어한다(S170).

다시 도 1을 참조하면, 도 1에 도시된 사용자 장치(100)는 제 1 및 제 2 슈퍼 커패시터(111, 112)를 순차적으로 사용한다. 즉, 사용자 장치(100)는 제 1 슈퍼 커패시터(111)가 열화 되면, 제 2 슈퍼 커패시터(112)를 사용하기 시작한다. 본 발명에 의하면, 복수의 슈퍼 커패시터를 순차적으로 사용함으로, 보조 전원 장치의 사용 수명을 연장할 수 있다.

도 7은 본 발명의 실시 예에 따른 사용자 장치의 제 2 실시 예를 보여주는 블록도이다. 도 7을 참조하면, 사용자 장치(200)는 보조 전원 장치(201)와 내부 회로(202)를 포함한다. 내부 회로(202)는 도 1에서 설명한 바와 같이, 보조 전원 장치(201)의 보조 전원을 사용하여 서든 파워 오프 동작을 수행할 수 있는 회로이다.

도 7에 도시된 사용자 장치(200)는 복수의 슈퍼 커패시터를 순차적으로 사용함으로, 보조 전원 장치(201)의 사용 수명을 연장할 수 있다. 도 7을 참조하면, 보조 전원 장치(201)는 제 1 및 제 2 슈퍼 커패시터(211, 212), 충전 회로(220), 방전 회로(225), 스위치(230), 전압 검출기(240), 그리고 제어 회로(250)를 포함한다.

제어 회로(250)는 접지 회로(GND), 충전 회로(220), 방전 회로(225), 스위치(230), 그리고 전압 검출기(240)를 제어한다. 제어 회로(250)는 제 1 슈퍼 커패시터(211)로 충전 전류가 제공되도록 충전 회로(220)를 제어한다. 제 1 슈퍼 커패시터(211)가 충전된 후에, 제어 회로(250)는 제 1 슈퍼 커패시터(211)가 방전하도록, 방전 회로(225)를 제어한다.

방전 회로(225)는 제 1 슈퍼 커패시터(211)의 커패시턴스(Cs1)를 계산하기 위해, 제 1 슈퍼 커패시터(211)를 강제로 방전한다. 전압 검출기(240)는 제 1 슈퍼 커패시터(211)의 방전 전압(discharging voltage)을 검출할 수 있다. 전압 검출기(240)는 제 1 슈퍼 커패시터(211)가 방전하는 동안에 N 노드의 전압을 측정함으로 방전 전압을 검출한다. 제어 회로(250)는 방전 전압이나 방전 전류를 이용하여, 등가 직렬 저항(ESR) 또는 커패시턴스(Cs1)를 구할 수 있다. 제어 회로(250)는 커패시턴스(Cs1)와 기준 커패시턴스(Cref)를 비교함으로, 스위치(230)의 턴 온 시점을 결정할 수 있다.

도 8은 도 7에 도시된 스위치의 턴 온 시점을 계산하는 방법을 설명하기 위한 그래프이다. 도 8에서, 가로축은 시간(T; Time)을 나타내고 세로축은 N 노드 전압(Vn)을 나타낸다. 도 8은 제 1 슈퍼 커패시터(도 7 참조, 211)로부터 방전 전류를 제공할 때, N 노드 전압(Vn)을 개략적으로 도시한 것이다.

Ta 시점에서, N 노드의 전압(Vn)은 Va이다. 방전 전류(Id)가 제 1 슈퍼 커패시터(211)로부터 제공될 때, N 노드 전압(Vn)은 등가 직렬 저항(ESR)으로 인해 Tb 시점까지 급격하게 하락한다. Tb 시점에서, N 노드의 전압(Vn)은 Vb이다. [수학식 3]에서 보는 바와 같이, 등가 직렬 저항(ESR)은 방전 전류(Id)와 N 노드의 전압 변화(Va-Vb)를 통해 구할 수 있다.

Tb 시점 이후에, N 노드 전압(Vn)은 지수함수적으로 감소한다. 제어 회로(도 7 참조, 250)는 미리 설정된 전압(Vc)에 도달하면, 제 1 슈퍼 커패시터(211)의 방전을 중지하고 방전 시간(Tc-Tb)를 계산한다. [수학식4]에서 보는 바와 같이, 제 1 슈퍼 커패시터(211)의 내부 커패시턴스(C1)는 방전 전류(Id), N 노드의 전압 변화(Vb-Vc), 그리고 방전 시간(Tc-Tb)을 통해 구할 수 있다.

제어 회로(250)는 등가 직렬 저항(ESR)과 제 1 슈퍼 커패시터(211)의 내부 커패시턴스(C1)를 이용하여, N 노드에서 바라본 제 1 슈퍼 커패시터(211)의 커패시턴스(Cs1)을 계산한다. 제어 회로(250)는 제 1 슈퍼 커패시터(211)의 커패시턴스(Cs1)가 기준 커패시턴스(Cref)보다 크지 않으면, 스위치(230)를 턴 온 한다.

도 9는 도 7에 도시된 사용자 장치(200)의 동작 방법을 설명하기 위한 순서도이다. 도 7 내지 도 9를 참조하여, 본 발명의 실시 예에 따른 사용자 장치(200)의 동작 방법이 설명될 것이다.

S210 단계에서, 제어 회로(도 7 참조, 250)는 방전 회로(도 7 참조, 225)가 동작하도록 제어한다. 방전 회로(225)가 동작하면, 제 1 슈퍼 커패시터(도 7 참조, 211)가 방전 전류(Id)를 발생한다. 방전 전류(Id)가 발생하면, N 노드 전압(Vn)은 어느 시점까지 등가 직렬 저항(ESR)의 영향으로 인해 급격하게 하락한다.

S220 단계에서, 전압 검출기(도 7 참조, 240)는 특정 시점(도 8 참조, Tb)에서 N 노드의 전압(도 8 참조, Vb)을 검출한다. 전압 검출기(240)는 N 노드 전압(Vb)에 대한 정보를 제어 회로(250)로 제공한다.

S230 단계에서, 제어 회로(250)는 N 노드 전압(Vb)과 방전 전류(Id)를 이용하여, 등가 직렬 저항(ESR)를 계산한다. 등가 직렬 저항(ESR)은 [수학식 3]을 이용 하여 구할 수 있다.

S240 단계에서, 전압 검출기(240)는 N 노드 전압이 특정 전압(도 8 참조, Vc)에 도달하는지를 검출한다. 전압 검출기(240)는 N 노드 전압이 Vc에 도달하면, 검출 신호를 제어 회로(250)로 제공한다. 제어 회로(250)는 검출 신호에 응답하여, 타이머의 동작을 정지하고 방전 시간 Tc-Tb를 계산한다. 제어 회로(250)는 방전 전류(Id), 방전 시간(Tc-Tb), 그리고 방전 전압(Vb-Vc)을 이용하여 내부 커패시턴스(C1)를 계산한다.

S250 단계에서, 제어 회로(250)는 등가 직렬 저항(ESR)과 내부 커패시턴스(C1)를 이용하여, 제 1 슈퍼 커패시터(211)의 커패시턴스(Cs1)를 계산한다.

S260 단계에서, 제어 회로(250)는 제 1 슈퍼 커패시터(211)의 커패시턴스(Cs1)가 기준 커패시턴스(Cref)보다 큰지를 판단한다. 커패시턴스(Cs1)가 기준 커패시턴스(Cref) 보다 크면, S210 단계로 되돌아 간다. 커패시턴스(Cs1)가 기준 커패시턴스(Cref) 보다 크지 않으면, 스위치(230)를 턴 온 한다. 즉, 제 2 슈퍼 커패시터(도 7 참조, 212)가 동작하도록 제어한다(S270).

다시 도 7을 참조하면, 본 발명의 실시 예에 따른 사용자 장치(200)는 방전 회로(225)를 사용하여 커패시턴스(Cs1)를 계산한다. 사용자 장치(200)는 커패시턴스(Cs1)를 이용하여, 스위치(230)의 턴 온 시점을 결정한다. 사용자 장치(200)는 제 1 슈퍼 커패시터(211)가 열화 되면, 제 2 슈퍼 커패시터(212)를 사용하기 시작한다. 본 발명의 실시 예에 따른 사용자 장치(200)는 슈퍼 커패시터를 순차적으로 사용함으로, 슈퍼 커패시터의 사용 수명을 연장할 수 있다.

도 10은 본 발명의 실시 예에 따른 사용자 장치의 제 3 실시 예를 보여주는 블록도이다. 도 10을 참조하면, 사용자 장치(300)는 보조 전원 장치(301)와 내부 회로(302)를 포함한다. 내부 회로(302)는 도 1에서 설명한 바와 같이, 보조 전원 장치(301)의 보조 전원을 사용하여 서든 파워 오프 동작을 수행할 수 있는 회로이다.

도 10에 도시된 사용자 장치(300)는 복수의 슈퍼 커패시터를 순차적으로 사용함으로, 보조 전원 장치(301)의 사용 수명을 연장할 수 있다. 도 10을 참조하면, 보조 전원 장치(301)는 슈퍼 커패시터 장치(310), 충전 회로(320), 스위치 장치(330), 전압 검출기(340), 그리고 제어 회로(350)를 포함한다.

슈퍼 커패시터 장치(310)는 복수의 슈퍼 커패시터(311~31n) 및 복수의 접지 회로(GND1~GNDn)를 포함한다. 각각의 접지 회로는 대응하는 슈퍼 커패시터를 방전하기 위한 회로이다. 스위치 장치(330)는 복수의 스위치(331~33n)를 포함한다. 각각의 스위치는 대응하는 슈퍼 커패시터를 턴 온 하기 위한 회로이다.

제어 회로(350)는 접지 회로(GND), 충전 회로(320), 스위치 장치(330), 그리고 전압 검출기(340)를 제어한다. 제어 회로(350)는 도 1에서 설명한 바와 같이, 현재 사용 중인 슈퍼 커패시터의 커패시턴스를 계산할 수 있다. 제어 회로(350)는 계산한 커패시턴스와 기준 커패시턴스를 비교하여, 스위치를 변경할 수 있다.

도 10에 도시된 사용자 장치(300)는 복수의 슈퍼 커패시터(311~31n)를 순차적으로 사용할 수 있다. 즉, 사용자 장치(300)는 제 1 슈퍼 커패시터(311)부터 제 n 슈퍼 커패시터(31n)까지 순차적으로 사용함으로, 보조 전원 장치(301)의 사용 수명을 연장할 수 있다.

도 11은 본 발명의 실시 예에 따른 사용자 장치의 제 4 실시 예를 보여주는 블록도이다. 도 11을 참조하면, 사용자 장치(400)는 보조 전원 장치(401)와 내부 회로(402)를 포함한다. 도 11에 도시된 사용자 장치(400)는 복수의 슈퍼 커패시터를 순차적으로 사용함으로, 보조 전원 장치(401)의 사용 수명을 연장할 수 있다.

도 11을 참조하면, 보조 전원 장치(401)는 슈퍼 커패시터 장치(410), 충전 회로(420), 방전 회로(425), 스위치 장치(430), 전압 검출기(440), 그리고 제어 회로(450)를 포함한다. 슈퍼 커패시터 장치(410)는 복수의 슈퍼 커패시터(411~41n) 및 복수의 접지 회로(GND1~GNDn)를 포함한다. 스위치 장치(430)는 복수의 스위치(431~43n)를 포함한다. 방전 회로(425)는 현재 사용 중인 슈퍼 커패시터를 강제로 방전하기 위한 회로이다.

제어 회로(450)는 접지 회로(GND), 충전 회로(420), 방전 회로(425), 스위치 장치(430), 그리고 전압 검출기(440)를 제어한다. 제어 회로(450)는 도 7에서 설명한 바와 같이, 방전 회로(425)를 사용하여 현재 사용 중인 슈퍼 커패시터의 커패시턴스를 계산할 수 있다. 제어 회로(450)는 계산한 커패시턴스와 기준 커패시턴스를 비교하여, 스위치를 변경할 수 있다. 도 11에 도시된 사용자 장치(400)는 복수의 슈퍼 커패시터(411~41n)를 순차적으로 사용함으로, 보조 전원 장치(401)의 사용 수명을 연장할 수 있다.

도 12는 본 발명의 실시 예에 따른 사용자 장치의 제 5 실시 예를 보여주는 블록도이다. 도 12를 참조하면, 사용자 장치(500)는 보조 전원 장치(501)와 내부 회로(502)를 포함한다. 사용자 장치(500)는 도 1에서 설명한 바와 같이, 복수의 슈퍼 커패시터(511, 512)를 순차적으로 사용함으로, 보조 전원 장치(501)의 사용 수명을 연장할 수 있다.

한편, 도 12에 도시된 사용자 장치(500)는 슈퍼 커패시터의 충전 전압을 조절함으로, 보조 전원 장치(501)의 사용 수명을 연장할 수 있다. 일반적으로 슈퍼 커패시터는 충전 전압과 시간에 따라 커패시턴스가 지수함수적으로 감소하는 특성이 있다. 즉, 슈퍼 커패시터의 충전 전압이 높을수록, 커패시턴스의 열화가 증가한다. 슈퍼 커패시터의 충전 전압을 최대로 하여 사용하면, 슈퍼 커패시터의 수명은 감소하게 된다.

도 12에 도시된 사용자 장치(500)는 충전 전압을 제어하여, 슈퍼 커패시터의 사용 수명을 연장할 수 있다. 즉, 사용자 장치(500)는 서든 파워 오프 동작을 수행하는 데 필요한 최소 전압으로 충전한다. 그리고 사용자 장치(500)는 시간에 따른 슈퍼 커패시터의 열화 정도를 고려하여 충전 전압을 서서히 증가함으로, 슈퍼 커패시터의 사용 수명을 연장할 수 있다.

도 12를 참조하면, 보조 전원 장치(501)는 제 1 및 제 2 슈퍼 커패시터(511, 512), 충전 회로(520), 스위치(530), 전압 검출기(540), 제어 회로(550), 그리고 전압 제어기(560)를 포함한다. 제어 회로(550)는 서든 파워 오프 동작을 수행하는 데 필요한 최소한의 충전 전압을 계산하고, 계산 결과를 전압 제어기(560)로 제공한다. 전압 제어기(560)는 제어 회로(550)의 계산 결과에 따라, 슈퍼 커패시터에 최소 충전 전압이 인가되도록 충전 회로(520)를 제어한다.

도 13은 시간에 따른 슈퍼 커패시터의 커패시턴스의 변화를 보여주는 그래프이다. 참조 번호 (A)는 가변 충전 전압을 사용하는 경우에 커패시턴스(Cvar)의 변화를 보여준다. 가변 충전 전압을 사용하면, 슈퍼 커패시터의 사용 수명은 약 27,000시간이다. 참조 번호 (B)는 최대 충전 전압을 사용하는 경우에 커패시턴스(Cmax)의 변화를 보여준다. 최대 충전 전압을 사용하면, 슈퍼 커패시터의 사용 수명은 약 18,000시간이다. 참조 번호 (C)는 기준 커패시턴스(Cref)를 보여준다. 기준 커패시턴스(Cref)는 약 0.23F이다. 도 13을 참조하면, 가변 충전 전압을 사용하는 보조 전원 장치는 최대 충전 전압을 사용하는 경우보다 약 44%의 수명 연장이 가능함을 알 수 있다.

도 14는 본 발명의 실시 예에 따른 사용자 장치의 제 6 실시 예를 보여주는 블록도이다. 도 14를 참조하면, 사용자 장치(600)는 보조 전원 장치(601)와 내부 회로(602)를 포함한다. 사용자 장치(600)는 슈퍼 커패시터의 데이터 베이스를 이용하여, 슈퍼 커패시터의 충전 전압을 조절할 수 있다.

도 14를 참조하면, 보조 전원 장치(601)는 제 1 및 제 2 슈퍼 커패시터(611, 612), 충전 회로(620), 스위치(630), 전압 검출기(640), 제어 회로(650), 그리고 전압 제어기(660)를 포함한다. 제어 회로(650)는 슈퍼 커패시터 데이터베이스(651)를 포함한다. 슈퍼 커패시터 데이터베이스(651)에는 슈퍼 커패시터의 온도, 전압, 시간 등에 따른 열화 특성을 고려한 데이터가 저장되어 있다.

제어 회로(650)는 현재 사용 중인 슈퍼 커패시터의 충전 전압, 온도, 시간 등을 계산하고, 슈퍼 커패시터 데이터베이스(651)에 저장된 데이터와 비교하고, 충전 전압을 결정할 수 있다. 제어 회로(650)는 결정한 충전 전압을 전압 제어기(660)로 제공한다. 전압 제어기(660)는 제어 회로(650)의 계산 결과에 따라, 슈퍼 커패시터에 최소 충전 전압이 인가되도록 충전 회로(620)를 제어한다.

본 발명의 실시 예에 따른 사용자 장치는 복수의 슈퍼 커패시터를 순차적으로 사용하거나, 슈퍼 커패시터의 충전 전압을 조절함으로, 보조 전원 장치의 수명을 연장할 수 있을 뿐만 아니라 서든 파워 오프 동작을 안정적으로 수행할 수 있다.

본 발명의 실시 예에 따른 사용자 장치는 여러 가지 제품에 적용 또는 응용될 수 있다. 사용자 장치(user device)는 퍼스널 컴퓨터, 디지털 카메라, 캠코더, 휴대 전화, MP3, PMP, PDA 등과 같은 전자 장치들뿐만 아니라, 메모리 카드, USB 메모리, 솔리드 스테이트 드라이브(Solid State Drive, 이하 SSD라 함), 하드 디스크(HDD) 등과 같은 저장 장치로 구현될 수 있다.

도 15는 본 발명의 실시 예에 따른 사용자 장치를 SSD로 구현한 예를 보여주는 블록도이다. 도 15를 참조하면, SSD 시스템(1000)은 호스트(1100)와 SSD(1200)를 포함한다. SSD(1200)는 신호 커넥터(signal connector, 1211)를 통해 호스트(1100)와 신호를 주고 받으며, 전원 커넥터(power connector, 1221)를 통해 전원을 입력받는다. SSD(1200)는 복수의 메모리 장치(1201~120n), SSD 컨트롤러(1210), 그리고 보조 전원 장치(1220)를 포함한다.

복수의 메모리 장치(1201~120n)는 SSD(1200)의 저장 매체로서 사용된다. 복 수의 메모리 장치(1201~120n)는 대용량의 저장 능력을 가지는 불휘발성 메모리 장치(NVM)로 구현될 수 있다. SSD(1200)는 주로 플래시 메모리(Flash memory)를 사용하고 있으나, 플래시 메모리 이외에도 PRAM, MRAM, ReRAM, FRAM 등의 불휘발성 메모리 장치가 사용될 수도 있다. 뿐만 아니라, SSD(1200)는 DRAM이나 SRAM과 같은 휘발성 메모리 장치로 구현될 수도 있다.

복수의 메모리 장치(1201~120n)는 복수의 채널(CH1~CHn)을 통해 SSD 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 메모리 장치들은 동일한 데이터 버스에 연결될 수 있다.

SSD 컨트롤러(1210)는 신호 커넥터(1211)를 통해 호스트(1100)와 신호(SGL)를 주고 받는다. 여기에서, 신호(SGL)에는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. SSD 컨트롤러(1210)는 호스트(1100)의 커맨드에 따라 해당 메모리 장치에 데이터를 쓰거나 해당 메모리 장치로부터 데이터를 읽어낸다. SSD 컨트롤러(1210)의 내부 구성은 도 16을 참조하여 상세하게 설명된다.

보조 전원 장치(1220)는 전원 커넥터(1221)를 통해 호스트(1100)와 연결된다. 보조 전원 장치(1220)는 호스트(1100)로부터 전원(PWR)을 입력받고, 슈퍼 커패시터(도시되지 않음)를 충전할 수 있다. 한편, 보조 전원 장치(1220)는 SSD(1200) 내에 위치할 수도 있고, SSD(1200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(1220)는 메인 보드에 위치하며, SSD(1200)에 보조 전원을 제공할 수도 있다.

도 15에 도시된 보조 전원 장치(1220)는 복수의 슈퍼 커패시터를 순차적으 로 사용하거나, 슈퍼 커패시터의 충전 전압을 조절함으로, 사용 수명을 연장할 수 있다.

도 16은 도 15에 도시된 SSD 컨트롤러(1210)의 구성을 예시적으로 보여주는 블록도이다. 도 16을 참조하면, SSD 컨트롤러(1210)는 중앙 처리 장치(CPU, 1211), 호스트 인터페이스(1212), 휘발성 메모리(1213), 그리고 NVM 인터페이스(1214)를 포함한다.

중앙 처리 장치(1211)는 호스트(1100, 도 15 참조)로부터 입력된 신호(SGL)를 분석하고 처리한다. 중앙 처리 장치(1211)는 호스트 인터페이스(1212)나 NVM 인터페이스(1214)를 통해 호스트(1100)나 불휘발성 메모리(1201~120n)를 제어한다. 중앙 처리 장치(1211)는 SSD(1200)을 구동하기 위한 펌웨어에 따라서 불휘발성 메모리(1201~120n)의 동작을 제어한다.

호스트 인터페이스(1212)는 호스트(1100)의 프로토콜에 대응하여 SSD(1200)와의 인터페이싱을 제공한다. 호스트 인터페이스(1212)는 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI) 등을 이용하여 호스트(1100)와 통신할 수 있다. 또한, 호스트 인터페이스(1212)는 호스트(1100)가 SSD(1200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.

휘발성 메모리(VM, 1213)는 호스트(1100)로부터 제공되는 쓰기 데이터 또는 불휘발성 메모리로부터 읽은 데이터를 임시로 저장한다. 휘발성 메모리(1213)는 불 휘발성 메모리(1201~120n)에 저장될 메타 데이터나 캐시 데이터를 저장할 수 있다. 서든 파워 오프 동작 시에, 휘발성 메모리(1213)에 저장된 메타 데이터나 캐시 데이터는 불휘발성 메모리(1201~120n)에 저장된다. 휘발성 메모리(VM, 1213)에는 DRAM, SRAM 등이 포함될 수 있다.

NVM 인터페이스(1214)는 휘발성 메모리(1213)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)한다. 그리고 NVM 인터페이스(1214)는 불휘발성 메모리(1201~120n)로부터 읽은 데이터를 휘발성 메모리(1213)로 전달한다. 여기에서, NVM 인터페이스(1214)는 낸드 플래시 메모리의 인터페이스 방식을 사용할 수 있다. 즉, SSD 컨트롤러(1210)는 낸드 플래시 메모리 인터페이스 방식에 따라

도 17은 본 발명의 실시 예에 따른 사용자 장치를 반도체 메모리 장치로 구현한 예를 보여주는 블록도이다. 도 17을 참조하면, 반도체 메모리 장치(2000)는 메모리 컨트롤러(2100) 및 플래시 메모리(2200)를 포함한다. 반도체 메모리 장치(2000)는 메모리 카드(예를 들면, SD, MMC 등)나 착탈 가능한 이동식 저장 장치(예를 들면, USB 메모리 등)와 같이, 휘발성 메모리 또는 불휘발성 메모리를 포함하는 저장 장치를 모두 포함한다.

도 17을 참조하면, 메모리 컨트롤러(2100)는 중앙처리장치(CPU, 2110), 호스트 인터페이스(2120), 랜덤 액세스 메모리(RAM, 2130), 플래시 인터페이스(2140), 그리고 보조 전원 장치(2150)를 포함한다. 보조 전원 장치(2150)는 메모리 컨트롤러(2100) 내에 위치할 수도 있고, 밖에 위치할 수도 있다. 보조 전원 장치(2150)는 앞의 실시 예들과 동일한 구성 및 동작 원리를 갖는다.

반도체 메모리 장치(2000)는 호스트와 연결되어 사용된다. 반도체 메모리 장치(2000)는 호스트 인터페이스(2120)를 통해 호스트와 데이터를 주고 받으며, 플래시 인터페이스(2140)를 통해 플래시 메모리(2200)와 데이터를 주고 받는다. 반도체 메모리 장치(2000)는 호스트로부터 전원을 공급받아서 내부 동작을 수행한다.

도 17에 도시된 보조 전원 장치(2150)는 복수의 슈퍼 커패시터를 순차적으로 사용하거나, 슈퍼 커패시터의 충전 전압을 조절함으로, 사용 수명을 연장할 수 있다.

도 18은 본 발명의 실시 예에 따른 사용자 장치를 전자 장치로 구현한 예를 보여주는 블록도이다. 전자 장치(3000)는 퍼스널 컴퓨터(PC)로 구현되거나, 노트북 컴퓨터, 휴대폰, PDA(Personal Digital Assistant), 그리고 카메라 등과 같은 휴대용 전자 장치로 구현될 수 있다.

도 18을 참조하면, 사용자 장치(3000)는 반도체 메모리 장치(3100), 전원 장치(3200), 보조 전원 장치(3250), 중앙처리장치(3300), 램(3400), 그리고 사용자 인터페이스(3500)를 포함한다. 반도체 메모리 장치(3100)는 플래시 메모리(3110) 및 메모리 컨트롤러(3120)를 포함한다. 도 18에 도시된 보조 전원 장치(3250)는 복수의 슈퍼 커패시터를 순차적으로 사용하거나, 슈퍼 커패시터의 충전 전압을 조절함으로, 사용 수명을 연장할 수 있다.

본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.

도 1은 본 발명에 따른 사용자 장치의 제 1 실시 예를 보여주는 블록도이다.

도 2 및 도 3은 도 1에 도시된 제 2 슈퍼 커패시터의 사용 시점을 설명하기 위한 개념도이다.

도 4는 시간에 따른 슈퍼 커패시터의 커패시턴스의 변화를 보여주는 그래프이다.

도 5는 도 1에 도시된 스위치의 턴 온 시점을 계산하는 방법을 설명하기 위한 그래프이다.

도 6은 도 1에 도시된 사용자 장치(100)의 동작 방법을 설명하기 위한 순서도이다.

도 7은 본 발명에 따른 사용자 장치의 제 2 실시 예를 보여주는 블록도이다.

도 8은 도 7에 도시된 스위치의 턴 온 시점을 계산하는 방법을 설명하기 위한 그래프이다.

도 9는 도 7에 도시된 사용자 장치의 동작 방법을 설명하기 위한 순서도이다.

도 10은 본 발명에 따른 사용자 장치의 제 3 실시 예를 보여주는 블록도이다.

도 11은 본 발명에 따른 사용자 장치의 제 4 실시 예를 보여주는 블록도이다.

도 12는 본 발명에 따른 사용자 장치의 제 5 실시 예를 보여주는 블록도이다.

도 13은 시간에 따른 슈퍼 커패시터의 커패시턴스의 변화를 보여주는 그래프이다.

도 14는 본 발명에 따른 사용자 장치의 제 6 실시 예를 보여주는 블록도이다.

도 15는 본 발명의 실시 예에 따른 사용자 장치를 SSD로 구현한 예를 보여주는 블록도이다.

도 16은 도 15에 도시된 SSD 컨트롤러(1210)의 구성을 예시적으로 보여주는 블록도이다.

도 17은 본 발명의 실시 예에 따른 사용자 장치를 반도체 메모리 장치로 구현한 예를 보여주는 블록도이다.

도 18은 본 발명의 실시 예에 따른 사용자 장치를 전자 장치로 구현한 예를 보여주는 블록도이다.

Claims (20)

1. 제 1 및 제 2 전원 저장 장치를 포함하는 보조 전원 장치; 및

   상기 보조 전원 장치로부터 보조 전원을 입력받고, 서든 파워 오프 동작을 수행하는 내부 회로를 포함하되,

   상기 보조 전원 장치는 상기 제 1 전원 저장 장치가 기준 값 이하로 열화 되는 경우에, 상기 제 2 전원 저장 장치를 사용하는 사용자 장치.
2. 제 1 항에 있어서,

   상기 제 1 및 제 2 전원 저장 장치는 각각 커패시터(이하, 제 1 및 제 2 슈퍼 커패시터라 함)인 것을 특징으로 하는 사용자 장치.
3. 제 2 항에 있어서,

   상기 보조 전원 장치는 상기 제 2 슈퍼 커패시터를 사용하기 위한 스위치를 더 포함하는 사용자 장치.
4. 제 3 항에 있어서,

   상기 보조 전원 장치는 상기 제 1 슈퍼 커패시터를 사용하는 동안에, 상기 제 2 슈퍼 커패시터를 방전하기 위한 접지 회로를 더 포함하는 사용자 장치.
5. 제 3 항에 있어서,

   상기 보조 전원 장치는 상기 제 1 슈퍼 커패시터의 커패시턴스를 계산하기 위한 제어 회로를 더 포함하는 사용자 장치.
6. 제 5 항에 있어서,

   상기 제어 회로는 상기 제 1 슈퍼 커패시터의 충전 전압, 충전 전류, 그리고 충전 시간을 이용하여, 상기 제 1 슈퍼 커패시터의 커패시턴스를 계산하는 사용자 장치.
7. 제 6 항에 있어서,

   상기 제어 회로는 상기 제 1 슈퍼 커패시터의 커패시턴스가 기준 커패시턴스 이하로 되는 경우에, 상기 제 2 슈퍼 커패시터가 사용되도록 상기 스위치를 제어하는 사용자 장치.
8. 제 5 항에 있어서,

   상기 보조 전원 장치는 상기 제 1 슈퍼 커패시터의 전하를 방전하기 위한 방전 회로를 더 포함하는 사용자 장치.
9. 제 8 항에 있어서,

   상기 제어 회로는 상기 제 1 슈퍼 커패시터의 방전 전압, 방전 전류, 그리고 방전 시간을 이용하여, 상기 제 1 슈퍼 커패시터의 커패시턴스를 계산하는 사용자 장치.
10. 제 9 항에 있어서,

    상기 제어 회로는 상기 제 1 슈퍼 커패시터의 커패시턴스가 기준 커패시턴스 이하로 되는 경우에, 상기 제 2 슈퍼 커패시터가 사용되도록 상기 스위치를 제어하는 사용자 장치.
11. 복수의 전원 저장 장치를 포함하는 보조 전원 장치; 및

    상기 복수의 전원 저장 장치로부터 보조 전원을 입력받고, 서든 파워 오프 동작을 수행하는 내부 회로를 포함하되,

    상기 보조 전원 장치는 상기 복수의 전원 저장 장치를 순차적으로 사용하는 사용자 장치.
12. 제 11 항에 있어서,

    상기 보조 전원 장치는 제 1 전원 저장 장치가 기준 값 이하로 열화 되는 경우에, 제 2 전원 저장 장치를 사용하는 사용자 장치.
13. 제 12 항에 있어서,

    상기 보조 전원 장치는 상기 제 2 전원 저장 장치를 사용하기 위한 스위치를 더 포함하는 사용자 장치.
14. 제 13 항에 있어서,

    상기 보조 전원 장치는 상기 제 1 전원 저장 장치를 사용하는 동안에, 상기 제 2 전원 저장 장치를 방전하기 위한 접지 회로를 더 포함하는 사용자 장치.
15. 제 13 항에 있어서,

    상기 보조 전원 장치는 상기 제 1 전원 저장 장치의 커패시턴스를 계산하고, 기 제 1 전원 저장 장치의 커패시턴스가 기준 커패시턴스 이하로 되는 경우에, 상기 제 2 전원 저장 장치가 사용되도록 상기 스위치를 제어하는 사용자 장치.
16. 제 15 항에 있어서,

    상기 제어 회로는 상기 제 1 전원 저장 장치의 충전 전압, 충전 전류, 그리고 충전 시간을 이용하여, 상기 제 1 전원 저장 장치의 커패시턴스를 계산하는 사용자 장치.
17. 제 15 항에 있어서,

    상기 제어 회로는 상기 제 1 전원 저장 장치의 방전 전압, 방전 전류, 그리고 방전 시간을 이용하여, 상기 제 1 전원 저장 장치의 커패시턴스를 계산하는 사용자 장치.
18. 제 1 전원 저장 장치를 포함하는 보조 전원 장치; 및

    상기 제 1 전원 저장 장치로부터 보조 전원을 입력받고, 서든 파워 오프 동작을 수행하는 내부 회로를 포함하되,

    상기 보조 전원 장치는 상기 제 1 전원 저장 장치의 충전 전압을 조절하는 사용자 장치.
19. 제 18 항에 있어서,

    상기 보조 전원 장치는 상기 제 1 전원 저장 장치의 충전 전압을 조절하기 위한 데이터를 저장하는 사용자 장치.
20. 제 18 항에 있어서,

    상기 보조 전원 장치는 제 2 전원 저장 장치를 더 포함하고, 상기 제 1 전원 저장 장치가 기준 값 이하로 열화 되는 경우에, 상기 제 2 전원 저장 장치를 사용하는 사용자 장치.

Images