KR102355436B1 - 데이터 저장 장치 - Google Patents

데이터 저장 장치 Download PDF

Info

Publication number
KR102355436B1
KR102355436B1 KR1020150003240A KR20150003240A KR102355436B1 KR 102355436 B1 KR102355436 B1 KR 102355436B1 KR 1020150003240 A KR1020150003240 A KR 1020150003240A KR 20150003240 A KR20150003240 A KR 20150003240A KR 102355436 B1 KR102355436 B1 KR 102355436B1
Authority
KR
South Korea
Prior art keywords
nonvolatile memory
memory device
signal
completion signal
operation completion
Prior art date
Application number
KR1020150003240A
Other languages
English (en)
Other versions
KR20160086059A (ko
Inventor
신범주
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150003240A priority Critical patent/KR102355436B1/ko
Publication of KR20160086059A publication Critical patent/KR20160086059A/ko
Application granted granted Critical
Publication of KR102355436B1 publication Critical patent/KR102355436B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 장치를 데이터 저장 매체로 사용하는 데이터 저장 장치에 관한 것이다. 상기 데이터 저장 장치는, 동작 상태에서 대기 상태로 전환되면 동작 완료 신호를 활성화하는 불휘발성 메모리 장치; 그리고 상기 동작 완료 신호에 응답하여 상태 확인 명령을 상기 불휘발성 메모리 장치로 제공하는 컨트롤러를 포함한다. 상기 상태 확인 명령은 상기 불휘발성 메모리 장치에서 수행된 동작이 패스인지 여부를 확인하기 위한 명령이다.

Description

데이터 저장 장치{DATA STORAGE DEVICE}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 그리고 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, SSD)를 포함한다.
본 발명의 실시 예는 불휘발성 메모리 장치의 상태 정보를 효율적으로 확인할 수 있는 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 동작 상태에서 대기 상태로 전환되면 동작 완료 신호를 활성화하는 불휘발성 메모리 장치; 그리고 상기 동작 완료 신호에 응답하여 상태 확인 명령을 상기 불휘발성 메모리 장치로 제공하는 컨트롤러를 포함한다. 상기 상태 확인 명령은 상기 불휘발성 메모리 장치에서 수행된 동작이 패스인지 여부를 확인하기 위한 명령이다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 제1 불휘발성 메모리 장치; 상기 제1 불휘발성 메모리 장치와 제1 동작 완료 신호 라인을 공유하는 제2 불휘발성 메모리 장치; 그리고 상기 제1 동작 완료 신호 라인을 통해서 제공된 동작 완료 신호에 응답하여 상기 제1 불휘발성 메모리 장치와 상기 제2 불휘발성 메모리 장치에 상태 확인 명령을 순차적으로 제공하는 제1 인터럽트 처리 블럭을 포함하는 컨트롤러를 포함한다. 상기 상태 확인 명령은 상기 제1 불휘발성 메모리 장치와 상기 제2 불휘발성 메모리 장치 각각에서 수행된 동작이 패스인지 여부를 확인하기 위한 명령이다.
본 발명의 실시 예에 따르면 불휘발성 메모리 장치의 상태 정보를 효율적으로 확인할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 개략적으로 보여주는 블럭도이다.
도 2 그리고 도 3은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 흐름을 보여주는 도면이다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
도 5는 본 발명의 실시 예에 따른 동작 완료 신호 생성 블럭을 예시적으로 보여주는 블럭도이다.
도 6은 본 발명의 실시 예에 따른 동작 완료 신호 생성 블럭의 동작을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 8은 본 발명의 실시 예에 따른 인터럽트 처리 블럭들을 포함하는 메모리 인터페이스 유닛의 동작을 설명하기 위한 도면이다.
본 발명의 이점, 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '그리고/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 그리고 소자는 하나 이상의 다른 구성 요소, 단계, 동작 그리고 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 개략적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 불휘발성 메모리 장치(110)를 포함할 수 있다. 불휘발성 메모리 장치(110)는 데이터 저장 장치(100)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(110)는, 메모리 셀 영역(111)을 구성하는 메모리 셀에 따라서, 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 컨트롤러(120)를 포함할 수 있다. 컨트롤러(120)는 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동함으로써 데이터 저장 장치(100)의 제반 동작을 제어할 수 있다. 컨트롤러(120)는 호스트 장치의 데이터 액세스 요청에 응답하여 불휘발성 메모리 장치(110)를 제어할 수 있다.
컨트롤러(120)는 채널(CH)을 통해서 불휘발성 메모리 장치(110)로 제어 신호들과 데이터를 제공할 수 있다. 또한, 컨트롤러(120)는 채널을 통해서 불휘발성 메모리 장치(110)로부터 데이터를 제공받을 수 있다. 보다 구체적으로, 컨트롤러(120)는 제어 신호 라인, 명령 라인, 어드레스 라인을 포함하는 채널(CH)을 통해서 제어 신호, 명령, 어드레스를 제어 시퀀스(sequence) 또는 제어 타이밍에 맞게 불휘발성 메모리 장치(110)로 제공할 수 있다. 또한, 컨트롤러(120)는 데이터 라인을 포함하는 채널(CH)을 통해서 데이터를 불휘발성 메모리 장치(110)로 제공하거나, 불휘발성 메모리 장치(110)로부터 제공받을 수 있다.
불휘발성 메모리 장치(110)는 동작 완료 신호 라인(OCL)을 통해서 동작 완료 신호를 컨트롤러(120)로 제공할 수 있다. 동작 완료 신호 라인(OCL)을 통해서 제공되는 동작 완료 신호는 컨트롤러(120)의 제어에 응답하여 수행된 동작이 완료되었음을 통지하는 신호를 의미한다.
도 2 그리고 도 3은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 흐름을 보여주는 도면이다. 도 2 그리고 도 3에 있어서, 동작 흐름은, 불휘발성 메모리 장치(110)의 관점에서, 동작 설정 구간(pSU)(또는, 동작 설정 상태), 동작 구간(pOP)(또는, 동작 상태) 그리고 대기 구간(pSB)(또는, 대기 상태)으로 구분될 수 있다. 도 2에는 동작 설정 구간(pSU) 동안 명령들(C_1 그리고 C_2)과 어드레스(ADDR)가 제공되는 동작 흐름이 도시되며, 도 3에는 동작 설정 구간(pSU) 동안 명령들(C_1 그리고 C_2), 어드레스(ADDR) 그리고 데이터(DT)가 제공되는 동작 흐름이 도시된다.
도 2를 참조하면, 컨트롤러(도 1의 120)는 동작 설정 구간(pSU) 동안 채널(CH)을 통해서 제1 명령(C_1), 어드레스(ADDR) 그리고 제2 명령(C_2)을 불휘발성 메모리 장치(도 1의 110)로 제공할 수 있다. 제1 명령(C_1)은 불휘발성 메모리 장치(110)가 수행해야할 동작을 지시하기 위한 명령일 수 있다. 예시적으로, 제1 명령(C_1)은 소거 동작을 지시하기 위한 명령일 수 있다. 불휘발성 메모리 장치(110)는 제1 명령(C_1)과 어드레스(ADDR)에 근거하여 요청된 동작을 수행하기 위한 준비를 할 수 있다. 제2 명령(C_2)은 설정 구간(pSU) 동안 제공된 제1 명령(C_1)과 어드레스(ADDR)에 근거하여 동작이 시작되도록 지시하기 위한 명령일 수 있다.
불휘발성 메모리 장치(110)는 동작 구간(pOP) 동안 동작을 수행할 수 있다. 예를 들면, 불휘발성 메모리 장치(110)는 메모리 셀에 대해서 액세스 동작, 예를 들면, 소거 동작을 수행할 수 있다. 불휘발성 메모리 장치(110)는, 동작이 완료된 직후, 동작 완료 신호 라인(OCL)을 통해서 동작 완료 신호(OC)를 컨트롤러(120)로 제공할 수 있다. 즉, 불휘발성 메모리 장치(110)는 동작 상태(pOP)에서 대기 상태(PSB)로 전환될 때 동작 완료 신호 라인(OCL)을 통해서 동작 완료 신호(OC)를 컨트롤러(120)로 제공할 수 있다. 불휘발성 메모리 장치(110)는 동작의 패스(pass) 또는 페일(fail)과 무관하게 동작 완료 정보(OC)를 제공할 수 있다.
컨트롤러(120)는 대기 구간(pSB) 동안 채널(CH)을 통해서 상태 확인 명령(C_SC)을 불휘발성 메모리 장치(110)로 제공할 수 있다. 상태 확인 명령(C_SC)은 동작 구간(pOP)동안 수행된 불휘발성 메모리 장치(110)의 동작이 패스(pass)인지 또는 페일인지를 확인하기 위한 명령이다. 컨트롤러(120)는 동작 완료 신호(OC)를 인터럽트(interrupt)로서 받아들일 수 있다. 즉, 컨트롤러(120)는 불휘발성 메모리 장치(110)로부터 동작 완료 신호(OC)가 제공되면 불휘발성 메모리 장치(110)의 동작이 완료되었음을 인지하고, 동작의 결과를 확인하기 위한 상태 확인 명령(C_SC)을 제공할 수 있다.
불휘발성 메모리 장치(110)는 상태 확인 명령(C_SC)에 응답하여 상태 정보(DT_S)를 컨트롤러(120)로 제공할 수 있다. 상태 정보(DT_S)는 수행한 동작의 종류(예를 들면, 읽기 동작, 프로그램 동작, 소거 동작)에 대한 정보를 포함할 수 있다. 또한, 상태 정보(DT_S)는 수행한 동작이 패스인지 또는 페일인지에 대한 정보를 포함할 수 있다.
도 3을 참조하면, 컨트롤러(120)는 동작 설정 구간(pSU) 동안 채널(CH)을 통해서 제1 명령(C_1), 어드레스(ADDR), 데이터(DT) 그리고 제2 명령(C_2)을 불휘발성 메모리 장치(110)로 제공할 수 있다. 제1 명령(C_1)은 불휘발성 메모리 장치(110)가 수행해야할 동작을 지시하기 위한 명령일 수 있다. 예시적으로, 제1 명령(C_1)은 프로그램 동작을 지시하기 위한 명령일 수 있다. 불휘발성 메모리 장치(110)는 제1 명령(C_1), 어드레스(ADDR) 그리고 데이터(DT)에 근거하여 요청된 동작을 수행하기 위한 준비를 할 수 있다. 제2 명령(C_2)은 설정 구간(pSU) 동안 제공된 제1 명령(C_1), 어드레스(ADDR) 그리고 데이터(DT)에 근거하여 동작이 시작되도록 지시하기 위한 명령일 수 있다.
불휘발성 메모리 장치(110)는 동작 구간(pOP) 동안 동작을 수행할 수 있다. 예를 들면, 불휘발성 메모리 장치(110)는 메모리 셀에 대해서 액세스 동작, 예를 들면, 프로그램 동작을 수행할 수 있다. 불휘발성 메모리 장치(110)는, 동작이 완료된 직후, 동작 완료 신호 라인(OCL)을 통해서 동작 완료 신호(OC)를 컨트롤러(120)로 제공할 수 있다. 즉, 불휘발성 메모리 장치(110)는 동작 상태(pOP)에서 대기 상태(PSB)로 전환될 때 동작 완료 신호 라인(OCL)을 통해서 동작 완료 신호(OC)를 컨트롤러(120)로 제공할 수 있다. 불휘발성 메모리 장치(110)는 동작의 패스(pass) 또는 페일(fail)과 무관하게 동작 완료 정보(OC)를 제공할 수 있다.
컨트롤러(120)는 대기 구간(pSB) 동안 채널(CH)을 통해서 상태 확인 명령(C_SC)을 불휘발성 메모리 장치(110)로 제공할 수 있다. 상태 확인 명령(C_SC)은 동작 구간(pOP)동안 수행된 불휘발성 메모리 장치(110)의 동작이 패스(pass)인지 또는 페일인지를 확인하기 위한 명령이다. 컨트롤러(120)는 동작 완료 신호(OC)를 인터럽트(interrupt)로서 받아들일 수 있다. 즉, 컨트롤러(120)는 불휘발성 메모리 장치(110)로부터 동작 완료 신호(OC)가 제공되면 불휘발성 메모리 장치(110)의 동작이 완료되었음을 인지하고, 동작의 결과를 확인하기 위한 상태 확인 명령(C_SC)을 제공할 수 있다.
불휘발성 메모리 장치(110)는 상태 확인 명령(C_SC)에 응답하여 상태 정보(DT_S)를 컨트롤러(120)로 제공할 수 있다. 상태 정보(DT_S)는 수행한 동작의 종류(예를 들면, 읽기 동작, 프로그램 동작, 소거 동작)에 대한 정보를 포함할 수 있다. 또한, 상태 정보(DT_S)는 수행한 동작이 패스인지 또는 페일인지에 대한 정보를 포함할 수 있다.
도 2 그리고 도 3을 참조하여 설명한 바와 같이, 컨트롤러(120)는 불휘발성 메모리 장치(110)로부터 동작 완료 신호(OC)가 제공되면, 불휘발성 메모리 장치(110)가 수행한 동작의 결과를 확인할 수 있다. 즉, 컨트롤러(120)는 동작 완료 신호(OC)가 제공될 때까지 지시한 동작의 결과를 확인하지 않을 것이다. 이는, 지시한 동작의 결과를 확인하기 위해서, 컨트롤러(120)가 주기적으로 리소스를 소모할 필요가 없음을 의미한다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
도 4를 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(111), 행 디코더(112), 열 디코더(113), 데이터 읽기/쓰기 블럭(114), 제어 로직(115), 그리고 동작 완료 신호 생성 블럭(116)을 포함할 수 있다.
메모리 셀 어레이(111)는 데이터를 저장하기 위한 메모리 셀들을 포함할 수 있다. 메모리 셀들은 워드 라인들(WL0~WLm)과 비트 라인들(BL0~BLn)이 서로 교차된 영역에 배열될 수 있다.
행 디코더(112)는 워드 라인들(WL0~WLm)을 통해서 메모리 셀 어레이(111)와 연결될 수 있다. 행 디코더(112)는 제어 로직(115)의 제어에 따라 동작할 수 있다. 행 디코더(112)는 컨트롤러(120)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(112)는 디코딩 결과에 근거하여 워드 라인들(WL0~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(112)는 전압 발생기(도시되지 않음)로부터 제공된 워드 라인 구동 전압을 워드 라인들(WL0~WLm)에 제공할 수 있다.
열 디코더(113)는 비트 라인들(BL0~BLn)을 통해서 메모리 셀 어레이(111)와 연결될 수 있다. 열 디코더(113)는 제어 로직(115)의 제어에 따라 동작할 수 있다. 열 디코더(113)는 컨트롤러(120)로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(113)는 디코딩 결과에 근거하여 비트 라인들(BL0~BLn)과 비트 라인들(BL0~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(114)의 읽기/쓰기 회로들을 연결할 수 있다. 또한, 열 디코더(113)는 디코딩 결과에 근거하여 비트 라인들(BL0~BLn)을 구동할 수 있다.
데이터 읽기/쓰기 블럭(114)은 제어 로직(115)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(114)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(114)은 프로그램 동작 시 컨트롤러(120)로부터 제공된 데이터를 메모리 셀 어레이(111)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(114)은 읽기 동작 시 메모리 셀 어레이(111)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
제어 로직(115)은 컨트롤러(120)로부터 제공된 제어 신호에 근거하여 메모리 셀 어레이(111)에 대한 읽기 동작, 프로그램 동작 그리고 소거 동작을 제어할 수 있다. 제어 로직(115)은 동작의 패스 또는 페일과 무관하게 레디/비지(ready/busy) 신호(RB)를 출력할 수 있다. 제어 로직(115)으로부터 출력된 레디/비지 신호(RB)는 동작 완료 신호 생성 블럭(116)으로 제공될 수 있다.
레디/비지 신호(RB)는 불휘발성 메모리 장치(110)가 레디 상태인지 또는 비지 상태인지를 나타내는 신호일 수 있다. 레디 상태는 컨트롤러(120)로부터 제어 신호, 명령, 어드레스, 데이터를 수신할 수 있는 불휘발성 메모리 장치(110)의 대기 상태를 의미할 수 있다. 비지 상태는, 내부 동작, 예를 들면, 메모리 셀 어레이(111)에 대해서 액세스 동작(즉, 읽기 동작, 프로그램 동작 그리고 소거 동작)을 수행함으로 인해서 컨트롤러(120)로부터 제어 신호, 명령, 어드레스, 데이터를 수신할 수 없는, 불휘발성 메모리 장치(110)의 동작이 진행 중인 상태(즉, 동작 상태)를 의미할 수 있다.
동작 완료 신호 생성 블럭(116)은 레디/비지 신호(RB)에 근거하여 동작 완료 신호(OC)를 생성하고, 생성된 동작 완료 신호(OC)를 패드(PD)를 통해서 컨트롤러(120)로 제공할 수 있다. 동작 완료 신호 생성 블럭(116)의 구성 그리고 동작은 도 5 그리고 도 6을 참조하여 이하에서 상세히 설명될 것이다.
도 5는 본 발명의 실시 예에 따른 동작 완료 신호 생성 블럭을 예시적으로 보여주는 블럭도이다. 그리고 도 6은 본 발명의 실시 예에 따른 동작 완료 신호 생성 블럭의 동작을 설명하기 위한 타이밍도이다. 도 5를 참조하면, 동작 완료 신호 생성 블럭(116)은 지연 회로(DL), 인버터 회로(IVT) 그리고 부정 논리곱 회로(NAND)를 포함할 수 있다.
레디/비지 신호(RB)는 불휘발성 메모리 장치(도 5의 110)가 동작 구간(pOP)으로 진입할 때 레디 상태(예를 들면, 논리 하이(logic high) 상태)에서 비지 상태(예를 들면, 논리 로우(logic low) 상태)로 천이할 수 있다. 그리고 레디/비지 신호(RB)는 불휘발성 메모리 장치(110)가 동작 구간(pOP)을 벗어날 때 비지 상태(예를 들면, 논리 로우(logic low) 상태)에서 레디 상태(예를 들면, 논리 하이(logic high) 상태)로 천이할 수 있다. 즉, 레디/비지 신호(RB)는 불휘발성 메모리 장치(110)의 동작 구간(pOP) 동안 비지 상태(B)로 유지되고, 동작 설정 구간(pSU)과 대기 구간(pSB) 동안 레디 상태(R)로 유지될 수 있다. 보다 구체적으로, 레디/비지 신호(RB)는 제어 로직(도 5의 115)에 의해서 메모리 셀 어레이(도 5의 111)가 액세스되는 동안 비지 신호로서 유지되고, 나머지 구간 동안 레디 신호로서 유지될 수 있다.
지연 회로(DL)는 입력된 레디/비지 신호(RB)를 지연 시간(tD) 동안 지연 시킨 지연 신호(RBD)를 생성하고 출력할 수 있다.
인버터 회로(IVT)는 지연 회로(DL)의 출력단에 연결될 수 있다. 인버터 회로(IVT)는 입력된 지연 신호(RBD)를 반전시킨 반전 신호(RBDI)를 생성하고 출력할 수 있다.
부정 논리곱 회로(NAND)는 인버터 회로(IVT)의 출력단과 제어 로직(115)의 레디/비지 신호(RB) 출력단에 연결될 수 있다. 부정 논리곱 회로(NAND)는 레디/비지 신호(RB)와 반전 신호(RBDI)에 근거하여 동작 완료 신호(OC)를 생성할 수 있다. 예시적으로, 부정 논리곱 회로(NAND)는 레디/비지 신호(RB)와 반전 신호(RBDI)가 동일한 논리 상태인 동안 활성화된 동작 완료 신호(OC)를 생성할 수 있다.
예시적으로, 부정 논리곱 회로(NAND)는 레디/비지 신호(RB)가 비지 상태(B)로부터 레디 상태(R)로 전환되면, 즉, 비지 신호의 제공이 중단되고 레디 신호가 제공되면, 활성화된 동작 완료 신호(OC)를 생성할 수 있다. 그리고 부정 논리곱 회로(NAND)는 지연 회로(DL)의 지연 시간(tD) 동안 동작 완료 신호(OC)의 활성화 상태를 유지할 수 있다.
도 5 그리고 도 6을 참조하여 설명한 바와 같이, 불휘발성 메모리 장치(110)가 동작 상태(pOP)에서 대기 상태(pSB)로 전환되면, 동작 완료 신호 생성 블럭(116)은 제어 로직(115)으로부터 제공된 레디/비지 신호(RB)에 근거하여 지연 시간(tD) 동안 활성화되는 동작 완료 신호(OC)를 생성하고 출력할 수 있다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 설명의 간략화를 위해서, 2개의 채널들과, 채널당 2개의 불휘발성 메모리 장치들로 구성된 데이터 저장 장치(100)가 예시될 것이다. 그러나, 필요에 따라서, 구성의 축소 또는 확장이 가능할 수 있음은 잘 이해될 것이다.
도 7에 도시된 각각의 불휘발성 메모리 장치들(110A, 110B, 110C 그리고 110D)과 컨트롤러(120)는, 도 1에 도시된 불휘발성 메모리 장치(110)와 컨트롤러(120)와 동일할 것이다. 그러한 이유로, 중복되는 설명은 생략될 것이다. 도 7을 참조하면, 컨트롤러(120)는 컨트롤 유닛(121), 휘발성 메모리(122) 그리고 메모리 인터페이스 유닛(123)을 포함할 수 있다.
컨트롤 유닛(121)은 휘발성 메모리(122)에 로딩된 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령 또는 알고리즘의 구동을 통해서 데이터 저장 장치(100)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(110)은 마이크로 컨트롤 유닛(micro control unit: MCU), 중앙 처리 장치(central processing unit: CPU)와 같은 처리 장치들로 구성될 수 있다.
휘발성 메모리(122)는 컨트롤 유닛(121)에 의해서 구동되는 펌웨어 또는 소프트웨어, 그리고 그것들의 구동에 필요한 데이터를 저장할 수 있다. 즉, 휘발성 메모리(122)는 컨트롤 유닛(121)의 동작 메모리로서 동작할 수 있다. 휘발성 메모리(122)는 호스트 장치(도시되지 않음)로부터 불휘발성 메모리 장치들(110A, 110B, 110C 그리고 110D)로, 또는 불휘발성 메모리 장치들(110A, 110B, 110C 그리고 110D)로부터 호스트 장치로 제공될 데이터를 임시로 저장할 수 있다. 즉, 휘발성 메모리(122)는 데이터 버퍼 메모리 또는 데이터 캐시(cache) 메모리로서 동작할 수 있다.
메모리 인터페이스 유닛(123)은 컨트롤 유닛(121)의 요청에 응답하여 불휘발성 메모리 장치들(110A, 110B, 110C 그리고 110D)을 제어할 수 있다. 예를 들면, 메모리 인터페이스 유닛(123)은 컨트롤 유닛(121)이 불휘발성 메모리 장치들(110A, 110B, 110C 그리고 110D)을 제어하고자 하는 작업을 대신하여 수행할 수 있다.
메모리 인터페이스 유닛(123)은 불휘발성 메모리 장치를 활성화시키기 위한(또는 선택하기 위한) 칩 인에이블 신호들(CE1, CE2, CE3 그리고 CE4)을 불휘발성 메모리 장치들(110A, 110B, 110C 그리고 110D) 각각에 제공할 수 있다.
메모리 인터페이스 유닛(123)은 제어 신호 라인, 명령 라인, 어드레스 라인을 포함하는 제1 채널(CH1)을 통해서, 제어 신호, 명령, 어드레스를 제어 시퀀스 또는 제어 타이밍에 맞게 제1 채널을 공유하는 불휘발성 메모리 장치들(110A 그리고 110B)에 공통으로 제공할 수 있다. 또한, 메모리 인터페이스 유닛(123)은 제어 신호 라인, 명령 라인, 어드레스 라인을 포함하는 제2 채널(CH2)을 통해서, 제어 신호, 명령, 어드레스를 제어 시퀀스 또는 제어 타이밍에 맞게 제2 채널을 공유하는 불휘발성 메모리 장치들(110C 그리고 110D)에 공통으로 제공할 수 있다.
메모리 인터페이스 유닛(123)은 데이터 라인을 포함하는 제1 채널(CH1)을 통해서 데이터를 제1 채널(CH1)을 공유하는 불휘발성 메모리 장치들(110A 그리고 110B)로 제공하거나 불휘발성 메모리 장치들(110A 그리고 110B)로부터 제공받을 수 있다. 메모리 인터페이스 유닛(123)은 데이터 라인을 포함하는 제2 채널(CH2)을 통해서 데이터를 제2 채널(CH2)을 공유하는 불휘발성 메모리 장치들(110C 그리고 110D)로 제공하거나 불휘발성 메모리 장치들(110C 그리고 110D)로부터 제공받을 수 있다.
메모리 인터페이스 유닛(123)은 채널들(CH1 그리고 CH2) 각각에 할당된 인터럽트 처리 블럭들(124 그리고 125)을 포함할 수 있다. 제1 인터럽트 처리 블럭(124)은 제1 동작 완료 신호 라인(OCL1)을 공유하는 불휘발성 메모리 장치들(110A 그리고 110B) 중 적어도 하나로부터 동작 완료 신호를 제공받을 수 있다. 제2 인터럽트 처리 블럭(125)은 제2 동작 완료 신호 라인(OCL2)을 공유하는 불휘발성 메모리 장치들(110C 그리고 110D) 중에서 적어도 하나로부터 동작 완료 신호를 제공받을 수 있다.
제1 인터럽트 처리 블럭(124)은 제1 동작 완료 신호 라인(OCL1)을 통해서 동작 완료 신호가 제공되면, 제1 채널(CH1)을 공유하는 불휘발성 메모리 장치들(110A 그리고 110B) 각각에 상태 확인 명령(C_SC)을 제공할 수 있다. 제2 인터럽트 처리 블럭(125)은 제2 동작 완료 신호 라인(OCL2)을 통해서 동작 완료 신호가 제공되면, 제2 채널(CH2)을 공유하는 불휘발성 메모리 장치들(110C 그리고 110D) 각각에 상태 확인 명령(C_SC)을 제공할 수 있다. 인터럽트 처리 블럭들(124 그리고 125)의 동작은 도 8을 참조하여 이하에서 상세히 설명될 것이다.
도 8은 본 발명의 실시 예에 따른 인터럽트 처리 블럭들을 포함하는 메모리 인터페이스 유닛의 동작을 설명하기 위한 도면이다. 도 7에 도시된 제1 인터럽트 처리 블럭(124)과 제2 인터럽트 처리 블럭(125)은 할당된 채널이 다를 뿐 동일한 동작을 수행할 수 있다. 따라서, 설명의 간략화를 위해서, 제1 인터럽트 처리 블럭(124)의 동작을 예시적으로 설명할 것이다.
제1 불휘발성 메모리 장치(110A) 그리고 제2 불휘발성 메모리 장치(110B) 중에서 적어도 하나는, 동작 상태(pOP)에서 대기 상태(pSB)로 전환될 때, 제1 동작 완료 신호 라인(OCL1)을 통해서 동작 완료 신호(OC)를 제공할 수 있다. 즉, 제1 불휘발성 메모리 장치(110A) 그리고 제2 불휘발성 메모리 장치(110B)는, 동작 상태(pOP)에서 대기 상태(pSB)로 전환될 때, 제1 동작 완료 신호 라인(OCL1)을 통해서 각각의 동작 완료 신호(OC)를 제공할 수 있다. 제1 인터럽트 처리 블럭(124)은 동작 완료 신호(OC)를 인터럽트로서 받아들이고, 동작의 결과를 확인하기 위해서 상태 확인 명령(C_SC)을 제공할 수 있다.
동작 완료 신호 라인(OCL1)을 제1 불휘발성 메모리 장치(110A)와 제2 불휘발성 메모리 장치(110B)가 공유하기 때문에, 제1 인터럽트 처리 블럭(124)은 불휘발성 메모리 장치들(110A 그리고 110B) 중에서 어느 불휘발성 메모리 장치의 동작이 완료되었는지 그리고 동작의 결과가 무엇인지를 확인하기 위해서, 순차적으로 상태 확인 명령(C_SC)을 제공할 수 있다.
예시적으로, 제1 인터럽트 처리 블럭(124)은 제1 칩 인에이블 신호(CE1)를 활성화시키고, 제1 불휘발성 메모리 장치(110A)로 상태 확인 명령(C_SC)을 제공할 수 있다. 그리고, 제1 인터럽트 처리 블럭(124)은 제1 불휘발성 메모리 장치(110A)로부터 제공된 상태 정보(DT_S)에 근거하여 제1 불휘발성 메모리 장치의 동작 결과를 확인할 수 있다. 이어서, 제1 인터럽트 처리 블럭(124)은 제2 칩 인에이블 신호(CE2)를 활성화시키고, 제2 불휘발성 메모리 장치(110B)로 상태 확인 명령(C_SC)을 제공할 수 있다. 그리고, 제1 인터럽트 처리 블럭(124)은 제2 불휘발성 메모리 장치(110B)로부터 제공된 상태 정보(DT_S)에 근거하여 제2 불휘발성 메모리 장치의 동작 결과를 확인할 수 있다.
앞서 설명한 바와 같이, 컨트롤러(120)는 동작 완료 신호(OC)가 제공될 때까지 지시한 동작의 결과를 확인하지 않을 것이다. 그리고, 컨트롤러(120)는 불휘발성 메모리 장치(110)로부터 동작 완료 신호(OC)가 제공되면, 불휘발성 메모리 장치(110)가 수행한 동작의 결과를 확인할 것이다. 즉, 컨트롤러(120)는 불휘발성 메모리 장치(110)로부터 동작 완료 신호(OC)가 제공될 때에만 지시한 동작의 결과를 확인하기 위한 리소스를 소모할 것이다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 그리고 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
110 : 불휘발성 메모리 장치
120 : 컨트롤러
121 : 컨트롤 유닛
122 : 휘발성 메모리
123 : 메모리 인터페이스 유닛
124 : 인터럽트 처리 블럭1
125 : 인터럽트 처리 블럭2

Claims (12)

  1. 동작 상태에서 대기 상태로 전환되면, 동작 완료 신호를 활성화하는 불휘발성 메모리 장치; 그리고
    상기 동작 완료 신호에 응답하여 상태 확인 명령을 상기 불휘발성 메모리 장치로 제공하는 컨트롤러를 포함하고,
    상기 상태 확인 명령은 상기 불휘발성 메모리 장치에서 수행된 동작이 패스인지 여부를 확인하기 위한 명령인 데이터 저장 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 불휘발성 메모리 장치는 상기 상태 확인 명령에 응답하여 상기 동작 상태 동안 수행된 상기 동작의 종류와 결과를 상기 컨트롤러로 제공하는 데이터 저장 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 불휘발성 메모리 장치는,
    메모리 셀 어레이를 액세스하는 상기 동작 상태 동안 비지(busy) 상태로 유지되고, 그리고 상기 메모리 셀 어레이를 액세스하지 않는 상기 대기 상태 동안 레디 상태로 유지되는 레디/비지 신호를 제공하는 제어 로직; 그리고
    상기 레디/비지 신호에 근거하여 상기 동작 완료 신호를 생성하는 동작 완료 신호 생성 블럭을 포함하는 데이터 저장 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 동작 완료 신호 생성 블럭은,
    상기 레디/비지 신호를 지연 시간 동안 지연시킨 지연 신호를 생성하는 지연 회로;
    상기 지연 신호를 반전시킨 반전 신호를 생성하는 인버터 회로; 그리고
    상기 레디/비지 신호와 상기 반전 신호에 근거하여 상기 동작 완료 신호를 생성하는 부정 논리곱 회로를 포함하는 데이터 저장 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 동작 상태에서 상기 대기 상태로 전환되면, 상기 부정 논리곱 회로는 상기 지연 시간 동안 활성화된 상기 동작 완료 신호를 생성하는 데이터 저장 장치.
  6. 제1 불휘발성 메모리 장치;
    상기 제1 불휘발성 메모리 장치와 제1 동작 완료 신호 라인을 공유하는 제2 불휘발성 메모리 장치; 그리고
    상기 제1 동작 완료 신호 라인을 통해서 제공된 동작 완료 신호에 응답하여 상기 제1 불휘발성 메모리 장치와 상기 제2 불휘발성 메모리 장치에 상태 확인 명령을 순차적으로 제공하는 제1 인터럽트 처리 블럭을 포함하는 컨트롤러를 포함하고,
    상기 상태 확인 명령은 상기 제1 불휘발성 메모리 장치와 상기 제2 불휘발성 메모리 장치 각각에서 수행된 동작이 패스인지 여부를 확인하기 위한 명령인 데이터 저장 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 제1 불휘발성 메모리 장치 그리고 상기 제2 불휘발성 메모리 장치 각각은, 동작 상태에서 대기 상태로 전환되면, 상기 동작 완료 신호를 상기 제1 동작 완료 신호 라인으로 출력하는 데이터 저장 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 제1 불휘발성 메모리 장치 그리고 상기 제2 불휘발성 메모리 장치 각각은,
    메모리 셀 어레이를 액세스하는 동작 상태 동안 비지(busy) 신호를 제공하고, 상기 메모리 셀 어레이를 액세스하지 않는 대기 상태 동안 레디 신호를 제공하는 제어 로직; 그리고
    상기 비지 신호와 상기 레디 신호에 근거하여 상기 동작 완료 신호를 생성하는 동작 완료 신호 생성 블럭을 포함하는 데이터 저장 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 동작 완료 신호 생성 블럭은,
    상기 비지 신호를 지연 시간 동안 지연시킨 지연 신호를 생성하는 지연 회로;
    상기 지연 신호를 반전시킨 반전 신호를 생성하는 인버터 회로; 그리고
    상기 비지 신호와 상기 반전 신호가 동일한 논리 상태인 동안, 활성화된 상기 동작 완료 신호를 생성하는 부정 논리곱 회로를 포함하는 데이터 저장 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 부정 논리곱 회로는, 상기 비지 신호의 제공이 중단되고 상기 레디 신호가 제공되면, 상기 지연 시간 동안 상기 동작 완료 신호를 활성화시키는 데이터 저장 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 제1 불휘발성 메모리 장치 그리고 상기 제2 불휘발성 메모리 장치 각각은, 상기 상태 확인 명령에 응답하여 수행된 상기 동작의 종류와 결과를 상기 컨트롤러로 제공하는 데이터 저장 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 컨트롤러는 제2 동작 완료 신호 라인을 통해서 제공된 동작 완료 신호에 응답하여 제3 불휘발성 메모리 장치와 제4 불휘발성 메모리 장치에 상태 확인 명령을 순차적으로 제공하는 제2 인터럽트 처리 블럭을 더 포함하는 데이터 저장 장치.
KR1020150003240A 2015-01-09 2015-01-09 데이터 저장 장치 KR102355436B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150003240A KR102355436B1 (ko) 2015-01-09 2015-01-09 데이터 저장 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150003240A KR102355436B1 (ko) 2015-01-09 2015-01-09 데이터 저장 장치

Publications (2)

Publication Number Publication Date
KR20160086059A KR20160086059A (ko) 2016-07-19
KR102355436B1 true KR102355436B1 (ko) 2022-01-26

Family

ID=56616235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150003240A KR102355436B1 (ko) 2015-01-09 2015-01-09 데이터 저장 장치

Country Status (1)

Country Link
KR (1) KR102355436B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102526608B1 (ko) * 2018-02-27 2023-05-02 에스케이하이닉스 주식회사 전자 장치 및 그것의 동작 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080162753A1 (en) 2006-12-31 2008-07-03 Baojing Liu Method for Performing Full Transfer Automation in a USB Controller
WO2009086419A1 (en) 2007-12-27 2009-07-09 Pliant Technology, Inc. Flash storage controller execute loop
JP2011018387A (ja) 2009-07-07 2011-01-27 Sony Corp メモリ装置、メモリ制御方法、およびプログラム
US20110093647A1 (en) * 2009-10-19 2011-04-21 Yi-Lin Lai System And Method For Controlling Flash Memory
US20110119419A1 (en) 2009-11-13 2011-05-19 Donald William Chapelle Apparatus and Method for Polling Addresses of One or More Slave Devices in a Communications System
KR101159400B1 (ko) 2006-06-07 2012-06-28 마이크로소프트 코포레이션 하이브리드 메모리 장치를 위한 방법 및 시스템
US20140250262A1 (en) * 2013-03-01 2014-09-04 Ocz Storage Solutions, Inc. System and method for polling the status of memory devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3224326B2 (ja) * 1994-06-24 2001-10-29 富士通株式会社 ディスク装置及びディスクサブシステム
US6526471B1 (en) * 1998-09-18 2003-02-25 Digeo, Inc. Method and apparatus for a high-speed memory subsystem
US7406699B2 (en) * 2003-04-02 2008-07-29 Microsoft Corporation Enhanced runtime hosting
CN101140809A (zh) * 2007-09-07 2008-03-12 炬力集成电路设计有限公司 支持流水线纠错码和可配置操作的flash控制器及其控制方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101159400B1 (ko) 2006-06-07 2012-06-28 마이크로소프트 코포레이션 하이브리드 메모리 장치를 위한 방법 및 시스템
US20080162753A1 (en) 2006-12-31 2008-07-03 Baojing Liu Method for Performing Full Transfer Automation in a USB Controller
WO2009086419A1 (en) 2007-12-27 2009-07-09 Pliant Technology, Inc. Flash storage controller execute loop
JP2011018387A (ja) 2009-07-07 2011-01-27 Sony Corp メモリ装置、メモリ制御方法、およびプログラム
US20110093647A1 (en) * 2009-10-19 2011-04-21 Yi-Lin Lai System And Method For Controlling Flash Memory
US20110119419A1 (en) 2009-11-13 2011-05-19 Donald William Chapelle Apparatus and Method for Polling Addresses of One or More Slave Devices in a Communications System
US20140250262A1 (en) * 2013-03-01 2014-09-04 Ocz Storage Solutions, Inc. System and method for polling the status of memory devices

Also Published As

Publication number Publication date
KR20160086059A (ko) 2016-07-19

Similar Documents

Publication Publication Date Title
US10509670B2 (en) Data storage device and operating method thereof
US10303378B2 (en) Data storage device
KR102465321B1 (ko) 데이터 저장 장치
US9424941B2 (en) Semiconductor memory device with sense amplifyer groups and method of operation the same
US9977735B2 (en) Data storage device and operating method thereof
US9508400B1 (en) Storage device and operating method thereof
US11960728B2 (en) Interface circuit, memory device, storage device, and method of operating the memory device
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
US9785584B2 (en) Data storage device and method thereof
KR20190128498A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
KR20190085644A (ko) 데이터 처리 시스템 및 그것의 동작 방법
US11645008B2 (en) Memory system and operating method thereof for controlling a multi-plane read operation
US9588708B2 (en) Semiconductor memory device, operating method thereof, and data storage device including the same
US9524757B2 (en) Data storage device capable of reducing power consumption
KR20160004728A (ko) 메모리 시스템 및 데이터 저장 장치
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102355436B1 (ko) 데이터 저장 장치
CN107301872B (zh) 半导体存储器装置的操作方法
KR20200076534A (ko) 데이터 저장 장치 및 그 동작 방법
KR20200015260A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102106588B1 (ko) 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR20200034312A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN115376592A (zh) 存储装置及其操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right