KR102526608B1 - 전자 장치 및 그것의 동작 방법 - Google Patents

전자 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102526608B1
KR102526608B1 KR1020180023687A KR20180023687A KR102526608B1 KR 102526608 B1 KR102526608 B1 KR 102526608B1 KR 1020180023687 A KR1020180023687 A KR 1020180023687A KR 20180023687 A KR20180023687 A KR 20180023687A KR 102526608 B1 KR102526608 B1 KR 102526608B1
Authority
KR
South Korea
Prior art keywords
information
state
command
state information
check command
Prior art date
Application number
KR1020180023687A
Other languages
English (en)
Other versions
KR20190102778A (ko
Inventor
양찬우
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180023687A priority Critical patent/KR102526608B1/ko
Priority to US16/199,680 priority patent/US10838653B2/en
Priority to CN201811467377.2A priority patent/CN110196823A/zh
Publication of KR20190102778A publication Critical patent/KR20190102778A/ko
Application granted granted Critical
Publication of KR102526608B1 publication Critical patent/KR102526608B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 실시 예에 따른 전자 장치는, 컨트롤러 및 상태 체크 커맨드(status check command)에 응답하여 상태 정보를 출력하고, 컨트롤러에 의해 수행 가능한 인스트럭션들이 부호화되어 저장된 비 일시적 기계 판독 가능 저장 매체를 포함할 수 있고, 인스트럭션들은, 호스트 장치로부터 수신되는 호스트 리퀘스트에 대응하고, 비 일시적 기계 판독 가능 저장 매체에 의해 수행되는 내부 커맨드를 생성하고, 내부 커맨드가 비 일시적 기계 판독 가능 저장 매체로 전송된 후, 내부 커맨드에 대응되도록 설정된 대기 시간이 지난 시점에 비 일시적 기계 판독 가능 저장 매체로 전송되는 상태 체크 커맨드를 생성하고, 상태 정보에 기초하여 비 일시적 기계 판독 가능 저장 매체의 동작 정보를 판단하고, 동작 정보에 기초하여 대기 시간을 가변적으로 설정하는 인스트럭션을 포함할 수 있다.

Description

전자 장치 및 그것의 동작 방법{ELECTRONIC DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 더욱 상세하게는 컨트롤러 및 비 일시적 기계 판독 가능 저장 매체를 포함하는 전자 장치에 관한 것이다.
메모리 시스템은 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템은 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 메모리 시스템은 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
메모리 장치를 이용한 메모리 시스템은 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템은 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는, 비휘발성 메모리의 상태 정보에 근거하여 상태 체크 커맨드를 출력하는 시간을 가변적으로 적용하는 전자 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 전자 장치는, 컨트롤러 및 상태 체크 커맨드(status check command)에 응답하여 상태 정보를 출력하고, 컨트롤러에 의해 수행 가능한 인스트럭션들이 부호화되어 저장된 비 일시적 기계 판독 가능 저장 매체를 포함할 수 있고, 인스트럭션들은, 호스트 장치로부터 수신되는 호스트 리퀘스트에 대응하고, 비 일시적 기계 판독 가능 저장 매체에 의해 수행되는 내부 커맨드를 생성하고, 내부 커맨드가 비 일시적 기계 판독 가능 저장 매체로 전송된 후, 내부 커맨드에 대응되도록 설정된 대기 시간이 지난 시점에 비 일시적 기계 판독 가능 저장 매체로 전송되는 상태 체크 커맨드를 생성하고, 상태 정보에 기초하여 비 일시적 기계 판독 가능 저장 매체의 동작 정보를 판단하고, 동작 정보에 기초하여 대기 시간을 가변적으로 설정하는 인스트럭션을 포함할 수 있다.
본 발명의 실시 예에 따른 상태 체크 커맨드를 출력하는 시점을 가변적으로 설정하는 전자 장치의 동작 방법은, 호스트 장치로부터 수신되는 호스트 리퀘스트에 대응되고, 전자 장치에 의해 수행되는 내부 커맨드를 생성하는 단계, 내부 커맨드에 대응되도록 설정된 대기 시간이 경과된 후, 상태 체크 커맨드를 생성하는 단계 상태 체크 커맨드에 대응하여 생성되는 상태 정보에 기초하여 전자 장치의 동작 정보를 판단하는 단계 및 동작 정보에 기초하여 대기 시간을 가변적으로 설정하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 전자 장치는, 상태 체크 명령에 대응한 메모리 칩의 상태 정보 또는 메모리 칩의 프로그램/소거 횟수에 근거하여 상태 체크 명령을 출력하는 시간을 조절하여, 상태 체크 명령의 출력 횟수를 최소화함으로써 전자 장치를 포함하는 시스템의 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 전자 장치의 구성을 예시적으로 도시한 블록도이다.
도 2는 본 발명의 실시 예에 따른 비휘발성 메모리를 구체적으로 설명하기 위한 도면이다.
도 3은 도 2의 제어 로직을 구체적으로 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따라, 동작 정보가 판단되는 복수의 저장 그룹들을 예시적으로 설명하기 위한 도면이다.
도 5는 비휘발성 메모리 장치에서 수행되는 동작의 완료 여부를 판단하는 과정을 설명하기 위한 순서도이다.
도 6 및 도 7은 본 발명의 실시 예에 따른 전자 장치의 동작 방법을 예시적으로 설명하기 위한 순서도이다.
도 8은 본 발명의 실시 예에 따른 SSD를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 9 및 도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 전자 장치의 구성을 예시적으로 도시한 블록도이다.
전자 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(400)에 의해서 액세스되는 데이터를 저장할 수 있다. 전자 장치(10)는 메모리 시스템으로도 불릴 수 있다.
전자 장치(10)는 호스트 장치(도 5의 400)와의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 전자 장치(10)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
전자 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 전자 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
전자 장치(10)는 데이터가 저장되는 비 일시적 기계 판독 가능 저장 매체(200)와 비 일시적 기계 판독 가능 저장 매체(200)에 포함되는 비휘발성 메모리들(310~3n0; n는 양의 정수)을 제어하는 컨트롤러(100)를 포함할 수 있다. 비 일시적 기계 판독 가능 저장 매체(200)는, 비휘발성 메모리 장치(300)를 포함할 수 있다. 본 명세서에서, 비휘발성 메모리 장치(300)를 포함하거나, 비휘발성 메모리 장치(300)로 구성되는 비 일시적 기계 판독 가능 저장 매체(200)로 설명될 것이나, 이에 한정되지는 않는다.
비휘발성 메모리 장치(300)는 다수의 비휘발성 메모리들(310~3n0)을 포함할 수 있다. 비휘발성 메모리들(310~3n0)은 채널들(CH1, CH2, ..., CHn; n는 양의 정수)을 통해 컨트롤러(100)와 통신할 수 있다.
컨트롤러(100)는 호스트 장치(도 5의 400)로부터 커맨드가 수신되면, 수신된 커맨드에 따라 채널들(CH1, CH2,..., CHn)을 통해 비휘발성 메모리들(310~3n0)을 제어할 수 있다.
컨트롤러(100)가 비휘발성 메모리들(310~3n0)을 제어하기 전에, 컨트롤러(100)는 비휘발성 메모리가 사용 가능한지를 파악하기 위한 상태 체크 동작을 수행한다. 예를 들면, 컨트롤러(100)는 비휘발성 메모리 장치(300)로부터 출력된 상태 정보에 따라 사용 가능한 비휘발성 메모리들(310~3n0)을 판단할 수 있다. 상태 정보는, 비휘발성 메모리들(310~3n0)이 사용 가능한 상태임을 의미하는 "레디" 상태 정보 및 동작 수행 중임을 의미하는 “비지” 상태 정보를 포함할 수 있다. 즉, 레디/비지 신호를 포함할 수 있다. 비휘발성 메모리들(310~3n0)이 사용 가능한 상태임을 의미하는 상태 정보는, "응답 대기 정보"를 포함하는 상태 정보로도 표현될 수 있다. 상태 정보에 근거하여 비휘발성 메모리들(310~3n0)의 상태가 파악되면, 컨트롤러(100)는 동작 중이 아닌 비휘발성들(310~3n0) 중 적어도 하나의 비휘발성 메모리를 선택하고, 선택된 비휘발성 메모리가 동작을 수행할 수 있도록 제어할 수 있다. 비휘발성 메모리 장치(300)의 상태를 파악하기 위한 상태 체크 동작 시, 컨트롤러(100)는 선택된 채널에 연결된 하나의 비휘발성 메모리의 상태를 판단하거나, 선택된 채널에 연결된 다수의 비휘발성 메모리들의 상태를 동시에 판단할 수 있다.
전자 장치(10)는 컨트롤러(100)를 포함할 수 있다. 컨트롤러(100)는 컨트롤 유닛(110), 랜덤 액세스 메모리(120), 호스트 인터페이스 유닛(130) 및 메모리 인터페이스 유닛(140)을 포함할 수 있다.
컨트롤 유닛(110)은 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 컨트롤 유닛(110)은 호스트 장치(400)로부터 전송된 리퀘스트를 처리할 수 있다. 컨트롤 유닛(110)은, 리퀘스트를 처리하기 위해서, 랜덤 액세스 메모리(120)에 로딩된 코드 형태의 인스트럭션(instruction) 또는 알고리즘, 즉, 펌웨어(FW)를 구동하고, 내부의 기능 블록들 및 비휘발성 메모리 장치(300)를 제어할 수 있다.
랜덤 액세스 메모리(120)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 랜덤 액세스 메모리(120)는 컨트롤 유닛(110)에 의해서 구동되는 펌웨어(FW)를 저장할 수 있다. 또한, 랜덤 액세스 메모리(120)는 펌웨어(FW)의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(120)는 컨트롤 유닛(110)의 동작 메모리(working memory)로서 동작할 수 있다.
호스트 인터페이스 유닛(130)은 호스트 장치(400)와 전자 장치(10)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛(130)은 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage)와 같은 표준 전송 프로토콜들 중 어느 하나, 즉, 호스트 인터페이스를 이용해서 호스트 장치(400)와 통신할 수 있다.
메모리 인터페이스 유닛(140)은 컨트롤 유닛(110)의 제어에 따라서 비 일시적 기계 판독 가능 저장 매체(200)를 제어할 수 있다. 메모리 인터페이스 유닛(140)은 제어 신호들을 비 일시적 기계 판독 가능 저장 매체(200)로 제공할 수 있다. 제어 신호들은 비 일시적 기계 판독 가능 저장 매체(200)를 제어하기 위한 커맨드, 어드레스, 제어 신호 등을 포함할 수 있다. 메모리 인터페이스 유닛(140)은 데이터를 비 일시적 기계 판독 가능 저장 매체(200)로 제공하거나, 비 일시적 기계 판독 가능 저장 매체(200)로부터 데이터를 제공 받을 수 있다.
비 일시적 기계 판독 가능 저장 매체(200)는 비휘발성 메모리 장치(300)를 포함할 수 있다. 비휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 비휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
비휘발성 메모리 장치(300)는 메모리 셀 어레이(도 2의 311)를 포함할 수 있다. 메모리 셀 어레이에 포함된 메모리 셀들은 동작의 관점에서 또는 물리적(또는 구조적) 관점에서 계층적인 메모리 셀 집합 또는 메모리 셀 단위로 구성될 수 있다. 예를 들면, 동일한 워드 라인에 연결되며, 동시에 읽혀지고 쓰여지는(또는 프로그램되는) 메모리 셀들은 페이지로 구성될 수 있다. 이하에서, 설명의 편의를 위해서, 페이지로 구성되는 메모리 셀들을 "페이지"라고 칭할 것이다. 또한, 동시에 삭제되는 메모리 셀들은 메모리 블록으로 구성될 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함하고, 메모리 블록들 각각은 복수의 페이지들을 포함할 수 있다.
도 2는 비휘발성 메모리를 구체적으로 설명하기 위한 도면으로, 비휘발성 메모리들(310 내지 3n0) 중 제1 비휘발성 메모리(310)를 예를 들어 설명하도록 한다. 도 1 및 도 2를 참조하면, 제1 비휘발성 메모리(310)는 메모리 셀 어레이(311), 행 디코더(312), 페이지 버퍼(313), 열 디코더(314), 전압 발생기(315), 제어 로직(316) 및 입출력 회로(317)를 포함할 수 있다.
메모리 셀 어레이(311)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀들을 포함할 수 있다. 메모리 셀 어레이(311)는 서로 동일하게 구성된 복수의 메모리 블록들을 포함할 수 있다. 메모리 블록들은 2차원 또는 3차원 구조로 형성될 수 있다. 2차원 구조는 메모리 셀들이 반도체 기판 상에 수평 방향으로 배열된 구조를 의미하며, 3차원 구조는 메모리 셀들이 반도체 기판 상에 수직 방향으로 배열된 구조를 의미한다.
행 디코더(312)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(311)와 연결될 수 있다. 행 디코더(312)는 제어 로직(316)의 제어에 따라서 동작할 수 있다. 행 디코더(312)는 로우 어드레스(RADD)에 응답하여 메모리 블록들 중 하나 또는 다수의 메모리 블록들을 선택할 수 있고, 전압 발생기(315)를 통해 전달받은 동작 전압들을 선택된 메모리 블록 또는 메모리 블록들에 연결된 워드 라인들(WL1~WLm)에 전달할 수 있다.
페이지 버퍼(313)는 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(311)와 연결될 수 있다. 구체적으로, 제어 로직(316)으로부터 수신된 페이지 버퍼 제어 신호(PBSIG)에 응답하여 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 쓰기 동작 시, 페이지 버퍼(313)는 외부 장치로부터 제공된 데이터(DT)를 메모리 셀 어레이(311)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 읽기 동작 시, 페이지 버퍼(313)는 메모리 셀 어레이(313)로부터 데이터(DT)를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(314)는 컬럼 어드레스(CADD)에 응답하여 페이지 버퍼(313)와 입출력 회로(317) 사이에서 데이터(DT)를 전달할 수 있다.
전압 발생기(315)는 제어 로직(316)의 제어에 따라서 제1 비휘발성 메모리(310)의 내부 동작(예를 들면, 읽기, 쓰기, 소거 동작)에 사용되는 전압을 생성할 수 있다. 구체적으로, 동작 신호(OPSIG)에 응답하여 다양한 레벨의 동작 전압들을 생성할 수 있다. 전압 발생기(315)에 의해서 생성된 전압들은 메모리 셀 어레이(311)의 메모리 셀들에 인가될 수 있다.
제어 로직(316)은 외부 장치로부터 제공된 제어 신호들에 근거하여 제1 비휘발성 메모리(310)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(316)은 메모리 칩의 읽기, 프로그램, 소거 동작과 같은 메모리 칩의 주요 동작을 제어할 수 있다.
노말 동작 시, 제어 로직(316)은 프로그램, 리드 또는 소거 동작에 대응되는 명령 및 어드레스에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호(PBSIG) 및 컬럼 어드레스(CADD)를 출력할 수 있다.
상태 체크 동작 시, 제어 로직(316)은 입출력 회로(317)로부터 수신된 커맨드(CMD)에 응답하여 상태 정보(INF_ST) 및 입출력 라인 선택 정보(SEL_IO)를 출력할 수 있다.
또한, 제어 로직(316)은 제1 비휘발성 메모리(310)의 상태 정보를 저장하고, 상태 체크 동작 시, 상태 정보(INF_ST)를 출력할 수 있다. 상태 정보(INF_ST)는 제1 비휘발성 메모리(310)의 동작에 따라 지속적으로 업데이트될 수 있다. 예를 들면, 상태 정보(INF_ST)는 레디/비지 신호로써 출력될 수 있고, 제1 비휘발성 메모리(310)의 동작 상태에 따라 '1' 또는 '0' 데이터로 저장될 수 있다. 만약, 제1 비휘발성 메모리(310)가 새로운 동작을 수행할 준비가 되어 있으면, 상태 정보(INF_ST)는 레디(ready) 상태를 나타내는 '1' 데이터로 저장될 수 있다. 실시 예에 따라, 상태 정보(INF_ST)에 "응답 대기 정보"가 포함되어 있는 경우, 레디 상태로 판단되고, 따라서 이 때 '1' 데이터로 저장될 수 있다. 제1 비휘발성 메모리(310)가 특정 동작을 수행하는 중이면, 상태 정보(INF_ST)는 비지(busy) 상태를 나타내는 '0' 데이터로 저장될 수 있다.
입출력 회로(317)는 컨트롤러(100)로부터 커맨드(CMD), 어드레스(ADD) 및 데이터(DT)를 수신하고, 커맨드(CMD), 어드레스(ADD)를 제어 로직(316)에 전달하고, 데이터를 열 디코더(314)에 전달할 수 있다. 또한, 입출력 회로(317)는 제어 로직(316)으로부터 수신 받은 상태 정보(INF_ST) 및 입출력 라인 정보(SEL_IO)에 응답하여 제1 내지 제i 입출력 라인들(IO1~IOi) 중 설정된 입출력 라인을 통해 상태 정보(INF_ST)를 출력할 수 있다. 예를 들면, 상태 체크 동작 시 제1 비휘발성 메모리(310)가 제1 입출력 라인(IO1)에 대응되도록 설정되어 있다면, 제1 비휘발성 메모리(310)은 상태 정보(INF_ST)를 제1 입출력 라인(IO1)을 통해 출력되어 컨트롤러(100)로 전송할 수 있다.
도 3은 도 2의 제어 로직을 구체적으로 설명하기 위한 도면이다.
도 3을 참조하면, 제어 로직(316)은 상태 정보를 저장하는 상태 정보 저장부(316_0)와 각각의 비휘발성 메모리들(310~3n0)과 연결되는 입출력 라인이 저장된 입출력 라인 정보 저장부(316_1)를 포함할 수 있다.
상태 정보 저장부(316_0)는 비휘발성 메모리들(310~3n0)의 동작 상태를 나타내는 상태 정보(INF_ST)를 저장한다. 상태 정보(INF_ST)는 도 2에서 상술한 바와 같이 '0' 또는 '1' 데이터로 저장될 수 있으며, 비휘발성 메모리들(310~3n0)의 동작 상태에 따라 지속적으로 업데이트될 수 있다. 상태 정보 저장부(316_0)는 상태 체크 동작을 위한 동작 체크 명령에 응답하여, 저장된 상태 정보(INF_ST)를 출력할 수 있다.
입출력 라인 정보 저장부(316_1)는 비휘발성 메모리들(310~3n0)에 대응되는 입출력 라인의 정보를 저장한다. 예를 들면, 상태 체크 동작 시, 제1 비휘발성 메모리(310)가 제1 입출력 라인(IO1)에 대응되도록 설정된 경우, 제1 비휘발성 메모리(310)의 입출력 라인 정보 저장부(316_1)는 제1 입출력 라인에 대한 핫라인 정보를 포함하고, 저장된 핫라인 정보를 입출력 라인 선택 정보(SEL_IO)로써 출력할 수 있다.
입출력 회로(317)는 제어 로직(316)으로부터 전달받은 상태 정보(INF_ST) 및 입출력 라인 선택 정보(SEL_IO)에 응답하여 상태 정보(INF_ST)를 출력할 수 있다. 예를 들면, 입출력 회로(317)는 입출력 라인 선택 정보(SEL_IO)에 응답하여 선택된 입출력 라인을 통해 레디/비지 상태 정보를 포함하는 상태 정보(INF_ST)를 출력할 수 있다.
도 4는 동작 정보가 판단되는 복수의 저장 그룹들을 예시적으로 설명하기 위한 도면이다. 도 4b에 도시된 바와 같이, 각각이 동일한 채널을 공유하는 그룹들 각각의 상태 정보가 관리되는 것으로 예시되었으나, 이에 한정되지 않고 그룹핑 되는 단위는 언제든지 변경 가능하다.
도 1 및 도 4를 참조하면, 본 발명의 실시 예에 따른 비휘발성 메모리 장치(300)는, 복수의 저장 그룹들(GR_0~GR_k)을 포함할 수 있고, 저장 그룹들(GR_0~GR_k)은 각각 복수의 비휘발성 메모리들(310~3n0)을 포함할 수 있다.
도시된 바와 같이, 하나의 다이(die)는 4개의 플레인(PN0, PN1, PN2, PN3)으로 구성되고, 각각의 플레인은 k개의 메모리 블록들을 포함한다고 예시한다. 채널(CH0)에 연결된 복수의 메모리 블록들(Blk0_0, Blk1_0, Blk2_0, Blk3_0)은 각각 복수개의 플레인들(PN0, PN1, PN2, PN3)에 포함될 수 있다. 채널(CH0)에 연결된 복수의 메모리 블록들(Blk0_0, Blk1_0, Blk2_0, Blk3_0)은 그룹(GR_0)으로 그룹핑될 수 있다. 마찬가지로 채널(CH1)에 연결된 복수의 메모리 블록들(Blk0_1, Blk1_1, Blk2_1, Blk3_1)은 그룹(GR_1)으로 그룹핑될 수 있고, 채널(CH2) 내지 채널(CH(k))에 연결된 복수의 메모리 블록들 역시 동일한 방식으로 그룹핑될 수 있다. 또한, 도 1을 참조하여 설명한 바와 같이 하나의 메모리 블록은 복수의 페이지들을 포함하므로, 그룹들(GR_0 내지 GR_k)은 각각 복수의 페이지들을 포함할 수 있다.
도 5는 비휘발성 메모리 장치(300)에서 수행되는 동작의 완료 여부를 판단하는 과정을 설명하기 위한 순서도이다.
도 1 및 도 5를 참조하여, 호스트 장치(400)의 리퀘스트에 대응한 동작이 비휘발성 메모리 장치(300)에서 수행되고, 동작 완료 상태로 판단되는 과정을 상세히 설명한다.
(S1000)단계에서, 컨트롤러(100)는 호스트 장치(400)로부터 호스트 리퀘스트를 수신할 수 있다. 도 1에서 상술한 바와 같이, 호스트 인터페이스 유닛(130)을 통하여 리퀘스트를 수신할 수 있다. 호스트 리퀘스트는 호스트 장치(400)로부터 수신되고, 전자 장치(10)에서 수행되는 모든 종류의 동작을 포함할 수 있다. 예를 들면, 비휘발성 메모리 장치(300)로 라이트 데이터의 기입을 요청하는 라이트 리퀘스트, 비휘발성 메모리 장치(300)에 저장된 리드 데이터의 독출을 요청하는 리드 리퀘스트, 비휘발성 메모리 장치(300)의 적어도 하나의 메모리 블록에 저장된 데이터의 소거를 요청하는 이레이즈 리퀘스트 등일 수 있다. 이하에서, 호스트 리퀘스트는 라이트 데이터에 대한 라이트 리퀘스트라고 가정한다.
(S2000)단계에서, 호스트 장치(400)의 라이트 리퀘스트에 대응하여, 컨트롤러(100)는 비휘발성 메모리 장치(300)로 전송할 내부 커맨드를 생성하고, 이를 비휘발성 메모리 장치(300)로 전송할 수 있다. 예시적으로, 내부 커맨드는 라이트 데이터가 저장된 영역의 어드레스 및 라이트 데이터를 포함할 수 있다. (S2100)단계에서, 내부 커맨드에 대응되는 라이트 동작이 비휘발성 메모리 장치(300)에서 수행될 것이다. 예를 들면, 컨트롤러(100)로부터 수신한 데이터가 비휘발성 메모리 장치(300)의 페이지 버퍼에 저장된 후, 컨트롤러(100)로부터 수신한 어드레스에 대응되는 위치에 라이트 데이터가 저장될 것이다.
(S3000)단계에서, 내부 커맨드가 비휘발성 메모리 장치(300)로 전송된 후, 대기 시간이 경과하였는지 판단하고, 대기 시간이 경과한 시점에 비휘발성 메모리 장치(300)로 상태 체크 커맨드를 전송할 수 있다. 대기 시간은 사전에 설정되어 있을 수 있고, 커맨드의 종류에 따라 다르게 설정될 수 있다. 예를 들면, 라이트 커맨드, 리드 커맨드, 이레이즈 커맨드에 설정되는 대기 시간은 각각 상이할 수 있다. 상태 체크 커맨드는, 전송된 내부 커맨드에 대응하는 동작의 완료 여부를 포함하는 응답에 대한 요청을 포함할 수 있다.
(S4000)단계에서, 상태 체크 커맨드에 대응하는 상태 정보가 비휘발성 메모리 장치(300)에서 컨트롤러(100)로 전송될 수 있다. 상태 정보는, 내부 커맨드에 대응하는 동작(예를 들면, 라이트 동작)의 완료 여부를 포함할 수 있다. 구체적으로, 상태 정보는 비휘발성 메모리 장치(300) 사용 가능한 상태임을 의미하는 "레디" 상태 정보 또는 동작 수행 중임을 의미하는 "비지" 상태 정보를 포함할 수 있다. 즉, 레디/비지 신호를 포함할 수 있다. 비휘발성 메모리장치가 사용 가능한 상태임을 의미하는 상태 정보는, "응답 대기 정보"를 포함하는 상태 정보로도 표현될 수 있다.
(S5000)단계에서, 컨트롤러(100)는 비휘발성 메모리 장치(300)로부터 수신한 상태 정보가 응답 대기 정보를 포함하는지 여부를 판단할 수 있다. 상술한 바와 같이, 상태 정보가 응답 대기 정보를 포함하는 경우, 내부 커맨드에 대응하는 라이트 동작이 완료되었다고 판단될 것이고, 이에 따라 해당 비휘발성 메모리 장치(300)에 새로운 내부 커맨드를 생성 및 전송할 수 있을 것이다.
(S6000)단계에서, 비휘발성 메모리 장치(300)로부터 수신한 상태 정보가 응답 대기 정보를 포함하지 않는 경우, 컨트롤러(100)는 상태 체크 커맨드를 재생성할 수 있고, (S6100)단계에서, 재생성된 상태 체크 커맨드를 비휘발성 메모리 장치(300)로 전송할 수 있다. (S4100)단계에서, 비휘발성 메모리 장치(300)는 상태 체크 커맨드에 대응하여 내부 커맨드의 동작 완료 여부를 포함하는 상태 정보를 컨트롤러(100)로 전송할 것이고, 이 후 상술한 S5000단계가 수행될 것이다.
(S7000)단계에서, 비휘발성 메모리 장치(300)로부터 수신한 상태 정보가 응답 대기 정보를 포함한다고 판단된 경우, 내부 커맨드에 대응하는 라이트 동작이 해당 비휘발성 메모리 장치(300)에서 수행 완료되었다고 판단한다. 이 경우, 새로운 내부 커맨드를 생성하고, 해당 비휘발성 메모리 장치(300)로 커맨드를 출력할 수 있을 것이다.
상술한 바와 같이, 컨트롤러(100)는 비휘발성 메모리 장치(300)로 내부 커맨드를 전송하고, 내부 커맨드를 전송한 시점부터 대기 시간이 지난 후에 상태 정보 획득을 위한 상태 체크 커맨드를 전송한다. 이 때, 대기 시간은 내부 커맨드의 종류(예를 들면, 라이트 커맨드, 리드 커맨드, 이레이즈 커맨드 등)에 따라 다르게 설정될 수 있다. 비휘발성 메모리 장치(300)로부터 상태 정보를 획득하면, 상태 정보가 응답 대기 정보를 포함하는지(또는, 레디 상태 정보를 포함하는지)를 판단하고, 이에 따라 내부 커맨드에 대응하는 동작의 완료 여부를 판단한다. 이렇게 고정된 대기 시간을 적용하여 상태 체크 커맨드를 설정하는 경우, 실제 내부 동작 수행에 소요되는 시간을 반영하지 못한다는 단점이 존재한다. 구체적으로, 내부 동작 수행에 소요되는 시간이 설정된 대기 시간보다 빠른 경우, 내부 동작의 수행이 완료된 시점부터, 상태 체크 커맨드가 전송되는 시점까지의 시간만큼 비휘발성 메모리 장치(300)를 사용하지 못하는 시간이 존재한다. 반대로, 내부 동작 수행에 소요되는 시간이 설정된 대기 시간보다 느린 경우, 해당 내부 동작에 대하여 처음으로 생성된 상태 체크 커맨드를 전송하였을 때에 응답 대기 정보를 포함하지 않는 상태 정보(또는, 비지 상태 정보를 포함하는 상태 정보)가 출력될 가능성이 높고, 이에 따라 상태 체크 커맨드를 재생성하는 횟수가 증가하여 불필요한 리소스가 소모된다는 단점이 존재한다.
도 6 및 도 7은 본 발명의 실시 예에 따른 전자 장치(10)의 동작 방법을 예시적으로 설명하기 위한 순서도이다. 이하에서, 도 5의 S1000 내지 S7000단계에 대응되는 동작은 동일하게 적용된다고 가정한다.
본 발명의 실시 예에 따른 전자 장치(10)는, 상태 체크 커맨드에 응답하여 상태 정보를 출력하고, 컨트롤러(100)에 의해 수행 가능한 인스트럭션들이 부호화되어 저장된 비 일시적 기계 판독 가능 저장 매체(200) 및 컨트롤러(100)를 포함 할 수 있다. 실시 예에 따라, 비 일시적 기계 판독 가능 저장 매체(200)는 비휘발성 메모리 장치(300)로 구성될 수 있다.
실시 예에 따라, 비휘발성 메모리 장치(300)는, 호스트 장치(400)로부터 수신되는 호스트 리퀘스트에 대응하고, 비휘발성 메모리 장치(300)에 의해 수행되는 내부 커맨드를 생성하는 인스트럭션, 내부 커맨드가 비휘발성 메모리 장치(300)로 전송된 후, 내부 커맨드에 대응되도록 설정된 대기 시간이 지난 시점에 비휘발성 메모리 장치(300)로 전송되는 상태 체크 커맨드를 생성하는 인스트럭션, 상태 정보에 기초하여 비휘발성 메모리 장치(300)의 동작 정보를 판단하는 인스트럭션 및 동작 정보에 기초하여 대기 시간을 가변적으로 설정하는 인스트럭션을 저장할 수 있다. 비휘발성 메모리 장치(300)에 저장된 인스트럭션은 컨트롤러(100)에 의하여 구현될 수 있다.
도 1, 도 5 및 도 6을 참조하면, 본 발명의 실시 예에 따른 전자 장치(10)의 동작 방법은, 제1 상태 정보의 개수가 설정 값에 도달하였는지 판단하는 단계(S8000) 및 제1 상태 정보가 설정 값에 도달한 경우, 해당 내부 커맨드에 대응하는 대기 시간을 단축하여 설정하는 단계(S8100)를 더 포함할 수 있다. 실시 예에 따라, 제1 상태 정보의 개수는, 컨트롤러(100)가 제1 상태 정보를 수신한 횟수를 의미할 수 있다. 실시 예에 따라, 제1 상태 정보는 상태 체크 커맨드를 재생성하는 인스트럭션의 실행 없이 응답 대기 정보(또는, 레디 상태 정보)를 포함하는 상태 정보를 의미할 수 있다. 다시 말해서, 해당 내부 커맨드에 대응하여 처음으로 생성된 상태 체크 커맨드에 대한 응답으로 출력된 상태 정보가 응답 대기 정보(또는, 레디 상태 정보)를 포함하는 경우의 상태 정보를 의미할 수 있다.
내부 커맨드가 라이트 동작을 요청하는 커맨드이고, 설정 값이 2라고 가정한다. 제1 라이트 커맨드 대한 라이트 동작이 수행되고, 제1 라이트 커맨드에 대응하여 처음 생성된 상태 체크 커맨드에 대응하는 상태 정보가 응답 대기 정보를 포함하는 경우, 컨트롤러(100)는 비휘발성 메모리 장치(300)에서 제1 라이트 커맨드에 대한 라이트 동작의 수행이 완료되었다고 판단한다. 이 때, 컨트롤러(100)가 수신한 상태 정보는 제1 라이트 커맨드에 대응하여 처음 생성된 상태 체크 커맨드에 대응한 상태 정보인 바, 제1 상태 정보를 의미하고, 제1 상태 정보의 개수는 1이 된다.
이후 제2 라이트 커맨드에 대한 라이트 동작이 수행되고, 제2 라이트 커맨드에 대응하여 처음 생성된 상태 체크 커맨드에 대응하는 상태 정보가 응답 대기 정보를 포함하지 않고, 재생성된 상태 체크 커맨드에 대응하는 상태 정보가 응답대기 정보를 포함하여 제2 라이트 커맨드에 대한 라이트 동작이 완료되었다고 판단된다면, 제2 라이트 커맨드에 대응하는 상태 정보 중 응답 대기 정보를 포함하는 상태 정보는 처음으로 생성된 상태 체크 커맨드에 대응하는 상태 정보가 아니므로, 제1 상태 정보가 아니게 된다. 따라서, 제1 상태 정보의 개수는 여전히 1이 된다.
이후 제3 라이트 커맨드에 대한 라이트 동작이 수행되고, 제2 라이트 커맨드에 대응하여 처음 생성된 상태 체크 커맨드에 대응하는 상태 정보가 응답 대기 정보를 포함한 경우, 상기 상태 정보는 제1 상태 정보이고, 따라서 제1 상태 정보의 개수는 2가 된다.
제3 라이트 커맨드에 대응하는 라이트 동작의 수행이 완료되었을 때, 제1 상태 정보는 기설정된 상태 값에 도달하였으므로, 컨트롤러(100)는 라이트 커맨드에 대응하는 대기 시간을 단축하여 설정할 수 있다. 이 때, 단축되는 시간은 사전에 설정 가능하고, 언제든지 변경 가능할 것이다.
마찬가지로, 리드 커맨드, 이레이즈 커맨드 등 다른 종류의 내부 커맨드에 대하여도 라이트 커맨드에 대응하는 대기 시간이 가변적으로 설정되는 과정과 동일하게 적용될 수 있을 것이다.
도 4에서 설명한 바와 같이, 본 발명의 실시 예에 따른 비휘발성 메모리 장치(300)는, 복수의 저장 그룹들(GR_0~GR_k)을 포함할 수 있고, 저장 그룹들은 각각 복수의 비휘발성 메모리들(310~3n0)을 포함할 수 있다. 또한, 상태 체크 커맨드를 재생성하고, 제1 정보의 개수를 카운트하는 과정은 저장 그룹들(GR_0~GR_k) 각각의 상태 정보에 대응하여 개별적으로 동작할 수 있다. 이때, 컨트롤러(100)는, 저장 그룹들(GR_0~GR_k) 각각의 상태 정보 및 제1 상태 정보의 개수에 기초하여 저장 그룹들(GR_0~GR_k) 각각의 동작 정보를 판단할 수 있고, 저장 그룹들(GR_0~GR_k) 각각의 동작 정보에 기초하여 저장 그룹들 각각에 적용되는 대기 시간을 설정할 수 있을 것이다. 따라서, 저장 그룹들(GR_0~GR_k) 각각에 적용되는 대기 시간은, 저장 그룹들(GR_0~GR_k) 각각의 동작 정보에 기초하여 동일하거나 상이하게 설정될 수 있다.
또한, 실시 예에 따라, 상태 정보는 복수의 비휘발성 메모리들(310~3n0) 각각의 상태 정보를 포함할 수 있고, 상태 체크 커맨드를 재생성하고, 제1 상태 정보의 개수를 카운트하는 과정은 비휘발성 메모리들(310~3n0) 각각의 상태 정보에 대응하여 개별적으로 동작할 수 있다. 이때, 컨트롤러(100)는, 비휘발성 메모리들(310~3n0) 각각의 상태 정보 및 제1 상태 정보의 개수에 기초하여 비휘발성 메모리들(310~3n0) 각각의 동작 정보를 판단할 수 있고, 비휘발성 메모리들(310~3n0) 각각의 동작 정보에 기초하여 비휘발성 메모리들(310~3n0) 각각에 적용되는 대기 시간을 설정할 수 있을 것이다. 따라서, 비휘발성 메모리들(310~3n0) 각각에 적용되는 대기 시간은, 비휘발성 메모리들(310~3n0) 각각의 동작 정보에 기초하여 동일하거나 상이하게 설정될 수 있다.
도 1, 도 5 및 도 7을 참조하면, 본 발명의 실시 예에 따른 전자 장치(10)의 동작 방법은, 상태 체크 커맨드를 재생성하는 횟수를 카운트하고, 재생성 횟수가 설정 값에 도달하였는지 판단하는 단계(S9000) 및 재생성 횟수가 설정 값에 도달한 경우, 해당 내부 커맨드에 대응하는 대기 시간을 연장하여 설정하는 단계(S9100)를 더 포함할 수 있다.
내부 커맨드가 소거 동작을 요청하는 커맨드이고, 설정 값이 2라고 가정한다. 제1 소거 커맨드에 대한 소거 동작이 수행되고, 제1 소거 동작에 대응하여 처음 생성된 상태 체크 커맨드에 대응하는 상태 정보가 응답 대기 정보를 포함하는 경우, 컨트롤러(100)는 비휘발성 메모리 장치(300)에서 제1 소거 커맨드에 대한 소거 동작의 수행이 완료되었다고 판단한다. 이 때, 컨트롤러(100)는 제1 소거 커맨드에 대응하는 상태 체크 커맨드를 재생성하지 않았으므로, 상태 체크 명령의 재생성 횟수는 0이 된다.
이후 제2 소거 커맨드 및 제3 소거 커맨드에 대한 소거 동작들이 수행되고, 각각의 소거 동작이 한번씩의 상태 체크 커맨드 재생성 동작을 수행하였다면, 상태 체크 커맨드 재생성 횟수는 2가 되고, 설정 값에 도달하게 된다. 따라서 컨트롤러(100)는 소거 커맨드에 대응하는 대기 시간을 연장하여 설정할 수 있다. 이 대, 연장되는 시간은 사전에 설정 가능하고, 언제든지 변경 가능할 수 있다.
마찬가지로, 라이트 커맨드, 리드 커맨드 등 다른 종류의 내부 커맨드에 대하여도 소거 커맨드에 대응하는 대기 시간이 가변적으로 설정되는 과정과 동일하게 적용될 수 있을 것이다.
실시 예에 따라, 컨트롤러(100)는 동일한 커맨드에 대응한 동작에서 상태 체크 커맨드를 재생성한 횟수를 카운트하고, 이에 근거하여 대기 시간을 조절할 수 있다. 예를 들면, 동일한 소거 동작에서 상태 체크 커맨드를 3번 재생성한 횟수를 카운트 할 수 있고, 서로 다른 소거 커맨드에 대응한 소거 동작들 중 상태 체크 커맨드를 3번 재생성한 횟수가 설정 값 이상인 경우, 대기 시간을 가변적으로 설정하도록 제어할 수 있다.
도 4에서 설명한 바와 같이, 본 발명의 실시 예에 따른 비휘발성 메모리 장치(300)는, 복수의 저장 그룹들(GR_0~GR_k)을 포함할 수 있다. 실시 예에 따라, 저장 그룹들(GR_0~GR_k)은 각각 복수의 비휘발성 메모리들(310~3n0)을 포함할 수 있다. 또한, 상태 체크 커맨드를 재생성하고, 상태 체크 명령 재생성 횟수를 카운트하는 과정은 저장 그룹들(GR_0~GR_k) 각각의 상태 정보에 대응하여 개별적으로 동작할 수 있다. 이 때, 컨트롤러(100)는, 저장 그룹들(GR_0~GR_k) 각각의 상태 정보 및 상태 체크 명령 재생성 횟수에 기초하여 저장 그룹들(GR_0~GR_k) 각각의 동작 정보를 판단할 수 있고, 저장 그룹들(GR_0~GR_k) 각각의 동작 정보에 기초하여 저장 그룹들(GR_0~GR_k) 각각에 적용되는 대기 시간을 설정할 수 있을 것이다. 따라서, 저장 그룹들(GR_0~GR_k) 각각에 적용되는 대기 시간은, 저장 그룹들(GR_0~GR_k) 각각의 동작 정보에 기초하여 동일하거나 상이하게 설정될 수 있다.
또한, 실시 예에 따라, 상태 정보는 복수의 비휘발성 메모리들(310~3n0) 각각의 상태 정보를 포함할 수 있고, 상태 체크 커맨드를 재생성하고, 상태 체크 명령 재생성 횟수를 카운트하는 과정은 비휘발성 메모리들(310~3n0) 각각의 상태 정보에 대응하여 개별적으로 동작할 수 있다. 이때, 컨트롤러(100)는, 비휘발성 메모리들(310~3n0) 각각의 상태 정보 및 상태 체크 명령 재생성 횟수에 기초하여 비휘발성 메모리들(310~3n0) 각각의 동작 정보를 판단할 수 있고, 비휘발성 메모리들(310~3n0) 각각의 동작 정보에 기초하여 비휘발성 메모리들(310~3n0) 각각에 적용되는 대기 시간을 설정할 수 있을 것이다. 따라서, 비휘발성 메모리들(310~3n0) 각각에 적용되는 대기 시간은, 비휘발성 메모리들(310~3n0) 각각의 동작 정보에 기초하여 동일하거나 상이하게 설정될 수 있다.
비휘발성 메모리 장치(30)는, E/W(erase/write) 횟수가 증가함에 따라 동작 수행이 완료되는 시간이 변경될 수 있다. 특히, 라이트 동작의 경우, E/W 횟수가 증가함에 따라 동작 완료 시간이 단축되는 경향이 있고, 이레이즈 동작의 경우, E/W 횟수가 증가함에 따라 동작 완료 시간이 지연되는 경향이 있다. 본 발명의 실시 예에 따라 비휘발성 메모리 장치(300)로부터 수신하는 상태 정보에 근거하여 대기 시간을 가변적으로 설정하는 경우, 변경되는 동작 완료 시간을 반영함으로써 특정 비휘발성 메모리가 사용 가능함에도 사용하지 않고 대기하거나, 추가적인 커맨드(상태 체크 커맨드)를 반복적으로 생성하여 부가적인 리소스가 소모되는 단점을 최소화할 수 있다. 특히, 커맨드의 종류(라이트 커맨드, 리드 커맨드, 이레이즈 커맨드 등)별로 상태 정보를 구분하여 판단하고, 가변적으로 설정되는 대기 시간을 구분하여 적용함으로써, 더욱 효율적인 시스템의 운용이 가능하게 된다.
도 8는 본 발명의 실시 예에 따른 SSD를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 SSD(1200) 를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블록들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 내부에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 시스템(2200)을 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블록들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 메모리 시스템(2200)은 접속 터미널(2110)에 마운트(mount)될 수 있다.
메모리 시스템(2200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(2200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(2200)은 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 메모리 시스템(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 8에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 메모리 시스템(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 메모리 시스템(2200) 내부에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 메모리 시스템(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 메모리 시스템(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 메모리 시스템(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 메모리 시스템(2200)의 어느 한 변에 배치될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블록들을 포함할 수 있다.
메모리 시스템(3200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(3200)은 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 8에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 메모리 시스템(4200)을 포함할 수 있다. 메모리 시스템(4200)은 도 1의 전자 장치(10), 도 8의 SSD(1200), 도 9의 메모리 시스템(2200), 도 10의 메모리 시스템(3200)로 구성될 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
10 : 전자 장치
100 : 컨트롤러
110 : 컨트롤 유닛:
120 : 랜덤 액세스 메모리
130 : 호스트 인터페이스 유닛
140 : 메모리 인터페이스 유닛
200 :비 일시적 기계 판독 가능 저장 매체
300 : 비휘발성 메모리 장치
310~3n0 : 비휘발성 메모리들

Claims (35)

  1. 컨트롤러; 및
    상태 체크 커맨드(status check command)에 응답하여 상태 정보를 출력하고, 복수의 저장 그룹들을 포함하며 상기 컨트롤러에 의해 수행 가능한 인스트럭션들이 부호화되어 저장된 비휘발성 메모리 장치를 포함하며,
    상기 복수의 저장 그룹들 각각에 대한 상기 인스트럭션들은,
    호스트 장치로부터 수신되는 호스트 리퀘스트에 대응하고, 해당 저장 그룹에 의해 수행되는 내부 커맨드를 생성하고,
    상기 내부 커맨드가 상기 해당 저장 그룹으로 전송된 후, 상기 내부 커맨드에 대응되도록 설정된 대기 시간이 지난 시점에 상기 해당 저장 그룹으로 전송되는 상기 상태 체크 커맨드를 생성하고,
    상기 상태 정보에 기초하여 상기 해당 저장 그룹의 동작 정보를 판단하고,
    상기 해당 저장 그룹의 상기 동작 정보에 기초하여 상기 해당 저장 그룹의 상기 대기 시간을 가변적으로 설정하는 인스트럭션을 포함하며,
    상기 복수의 저장 그룹들 각각의 대기 시간은 서로 독립적으로 설정되는 전자 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 동작 정보를 판단하는 인스트럭션은,
    상기 내부 커맨드에 의한 동작을 완료한 상태를 의미하는 응답 대기 정보가 상기 상태 정보에 포함되는지 여부에 근거하여 상기 동작 정보를 판단하는, 전자 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 동작 정보를 판단하는 인스트럭션은,
    상기 상태 정보에 상기 응답 대기 정보가 포함되지 않은 경우 상기 상태 체크 커맨드를 재생성하고,
    상기 상태 체크 커맨드를 재생성하는 인스트럭션의 실행 없이 상기 응답 대기 정보를 포함하는 상태 정보인 제1 상태 정보의 개수를 카운트 하는 인스트럭션을 포함하는, 전자 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 대기 시간을 설정하는 인스트럭션은,
    상기 제1 상태 정보의 개수가 설정 값에 도달하는 경우 상기 대기 시간을 기설정된 시간보다 단축하여 설정하는, 전자 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 동작 정보를 판단하는 인스트럭션은,
    상기 상태 정보에 상기 응답 대기 정보가 포함되지 않은 경우 상기 상태 체크 커맨드를 재생성하고,
    상기 상태 체크 커맨드를 재생성하는 횟수를 카운트하는 인스트럭션을 포함하는, 전자 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 대기 시간을 설정하는 인스트럭션은,
    상기 상태 체크 커맨드를 재생성하는 횟수가 설정 값에 도달하는 경우 상기 대기 시간을 기설정된 시간보다 연장하여 설정하는, 전자 장치.
  7. 삭제
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 상태 정보는 상기 저장 그룹들 각각의 상태 정보를 포함하며,
    상기 상태 체크 커맨드를 재생성하는 인스트럭션 및 상기 제1 상태 정보의 개수를 카운트 하는 인스트럭션은, 상기 저장 그룹들 각각의 상태 정보에 대응하여 개별적으로 동작하는, 전자 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 동작 정보를 판단하는 인스트럭션은,
    상기 저장 그룹들 각각의 상태 정보 및 제1 상태 정보의 개수에 기초하여 상기 저장 그룹들 각각의 동작 정보를 판단하는, 전자 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 대기 시간을 설정하는 인스트럭션은,
    상기 저장 그룹들 각각의 동작 정보에 기초하여 상기 저장 그룹들 각각에 적용되는 대기 시간을 설정하는, 전자 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 저장 그룹들 각각에 적용되는 대기 시간은, 상기 저장 그룹들 각각의 동작 정보에 기초하여 동일하거나 상이하게 설정되는, 전자 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 대기 시간을 설정하는 인스트럭션은,
    상기 저장 그룹들 중 상기 제1 상태 정보의 개수가 설정 값에 도달한 저장 그룹에 설정된 대기 시간을 기설정된 시간보다 단축하여 설정하는 전자 장치.
  13. 상태 체크 커맨드를 출력하는 시점을 가변적으로 설정하는 전자 장치의 동작 방법으로서,
    호스트 장치로부터 수신되는 호스트 리퀘스트에 대응되고, 상기 전자 장치에 의해 수행되는 내부 커맨드를 생성하는 단계;
    상기 내부 커맨드에 대응되도록 설정된 대기 시간이 경과된 후, 상기 상태 체크 커맨드를 생성하는 단계;
    상기 상태 체크 커맨드에 대응하여 생성되는 상태 정보에 기초하여 상기 전자 장치의 동작 정보를 판단하는 단계; 및
    상기 동작 정보에 기초하여 상기 대기 시간을 가변적으로 설정하는 단계를 포함하고,
    상기 대기 시간을 가변적으로 설정하는 단계는 상기 내부 커맨드에 의한 동작을 완료한 상태를 의미하는 응답 대기 정보를 포함하는 상태 정보 중 상기 상태 체크 커맨드를 재생성하는 동작의 실행 없이 상기 응답 대기 정보를 포함하는 상태 정보인 제1 상태 정보의 개수가 제 1 설정 값에 도달했을 때, 상기 대기 시간을 단축시키며,
    상기 상태 체크 커맨드를 재생성한 횟수가 제 2 설정 값에 도달했을 때 상기 대기 시간을 연장시키는 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 동작 정보를 판단하는 단계는,
    상기 상태 정보에, 상기 응답 대기 정보가 포함되는지 여부에 근거하여 상기 동작 정보를 판단하는 단계를 포함하는, 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 상태 정보가 상기 응답 대기 정보를 포함하지 않은 경우 상기 상태 체크 커맨드를 재생성하는 단계를 더 포함하는, 방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 내부 커맨드를 제공하고, 상기 내부 커맨드를 제공한 후 상기 내부 커맨드에 대응하는 대기 시간이 경과되었을 때 처음 생성된 상태 체크 커맨드를 제공하며, 레디 상태를 포함하는 상태 정보를 수신할 때까지 재생성된 상태 체크 커맨드를 제공하는 컨트롤러; 및
    상기 내부 커맨드에 응답하여 동작을 수행하고, 상기 처음 생성된 상태 체크 커맨드 및 상기 재생성된 상태 체크 커맨드에 기초하여 상기 상태 정보를 상기 컨트롤러로 제공하는 비휘발성 메모리 장치를 포함하며,
    상기 컨트롤러는 상기 처음 생성된 상태 체크 커맨드에 대응하여 상기 레디 상태를 포함하는 상기 상태 정보를 수신한 횟수가 설정 값에 도달하였을 때 상기 대기 시간을 단축시키는 전자 장치.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
KR1020180023687A 2018-02-27 2018-02-27 전자 장치 및 그것의 동작 방법 KR102526608B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180023687A KR102526608B1 (ko) 2018-02-27 2018-02-27 전자 장치 및 그것의 동작 방법
US16/199,680 US10838653B2 (en) 2018-02-27 2018-11-26 Electronic device and operating method thereof
CN201811467377.2A CN110196823A (zh) 2018-02-27 2018-12-03 电子装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180023687A KR102526608B1 (ko) 2018-02-27 2018-02-27 전자 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190102778A KR20190102778A (ko) 2019-09-04
KR102526608B1 true KR102526608B1 (ko) 2023-05-02

Family

ID=67685823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180023687A KR102526608B1 (ko) 2018-02-27 2018-02-27 전자 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US10838653B2 (ko)
KR (1) KR102526608B1 (ko)
CN (1) CN110196823A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210041829A (ko) * 2019-10-08 2021-04-16 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US11194643B1 (en) * 2020-06-03 2021-12-07 Micron Technology, Inc. Access operation status signaling for memory systems
US11409468B2 (en) * 2020-06-03 2022-08-09 Western Digital Technologies, Inc. Storage system and method for using proactive device timeout information
CN112803938B (zh) * 2020-12-31 2023-04-07 美智光电科技股份有限公司 存储方法和装置、开关装置、存储器装置和可读存储介质
CN114115739B (zh) * 2021-11-25 2023-11-07 群联电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元
US20230205455A1 (en) * 2021-12-23 2023-06-29 Micron Technology, Inc. Adaptive Command Completion Timers
US11836384B2 (en) 2022-03-10 2023-12-05 Western Digital Technologies, Inc. Automatic prediction timers adaptation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090089492A1 (en) 2007-10-01 2009-04-02 Tony Yoon Flash memory controller
US20140250262A1 (en) * 2013-03-01 2014-09-04 Ocz Storage Solutions, Inc. System and method for polling the status of memory devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7013336B1 (en) * 1999-03-31 2006-03-14 International Business Machines Corporation Method and structure for efficiently retrieving status for SCSI accessed fault-tolerant enclosure (SAF-TE) systems
JP2005275452A (ja) * 2004-03-22 2005-10-06 Matsushita Electric Ind Co Ltd データ転送制御システム
US20090172213A1 (en) * 2007-12-31 2009-07-02 Sowmiya Jayachandran Command completion detection in a mass storage device
JP2010044814A (ja) * 2008-08-11 2010-02-25 Toshiba Storage Device Corp 記憶装置の制御方法及び記憶装置
JP2010102458A (ja) * 2008-10-22 2010-05-06 Hitachi Ltd コマンドの起動を制御するストレージシステム及び方法
JP2010113435A (ja) 2008-11-05 2010-05-20 Sanyo Electric Co Ltd メモリアクセス装置
US8913335B2 (en) * 2011-05-23 2014-12-16 HGST Netherlands B.V. Storage device with shingled data and unshingled cache regions
KR101366960B1 (ko) * 2011-12-23 2014-02-25 한양대학교 산학협력단 입출력 핀을 이용한 다중 웨이 낸드 플래시 제어 장치 및 방법
KR20150116174A (ko) 2014-04-07 2015-10-15 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법
KR102355436B1 (ko) * 2015-01-09 2022-01-26 에스케이하이닉스 주식회사 데이터 저장 장치
US9535607B2 (en) * 2015-02-12 2017-01-03 SK Hynix Inc. Semiconductor system performing status read for semiconductor device and operating method thereof
JP6444792B2 (ja) * 2015-03-27 2018-12-26 日本電産サンキョー株式会社 情報処理装置及び情報処理方法
KR20170086345A (ko) * 2016-01-18 2017-07-26 에스케이하이닉스 주식회사 메모리 칩 및 메모리 컨트롤러를 포함하는 메모리 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090089492A1 (en) 2007-10-01 2009-04-02 Tony Yoon Flash memory controller
US20140250262A1 (en) * 2013-03-01 2014-09-04 Ocz Storage Solutions, Inc. System and method for polling the status of memory devices

Also Published As

Publication number Publication date
US10838653B2 (en) 2020-11-17
CN110196823A (zh) 2019-09-03
US20190265907A1 (en) 2019-08-29
KR20190102778A (ko) 2019-09-04

Similar Documents

Publication Publication Date Title
KR102526608B1 (ko) 전자 장치 및 그것의 동작 방법
US10719262B2 (en) Data storage apparatus, operating method thereof, and storage system having the same
US11150811B2 (en) Data storage apparatus performing flush write operation, operating method thereof, and data processing system including the same
KR20190090635A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200085967A (ko) 데이터 저장 장치 및 그 동작 방법
US20200218653A1 (en) Controller, data storage device, and operating method thereof
US20200117559A1 (en) Data storage device and operating method thereof
US10902928B2 (en) Memory system, operation method thereof, and nonvolatile memory device
KR20190120573A (ko) 메모리 시스템, 데이터 처리 시스템 및 메모리 시스템의 동작 방법
KR20190063054A (ko) 메모리 시스템 및 이의 동작 방법
US20190354483A1 (en) Controller and memory system including the same
CN111916140A (zh) 控制器及其操作方法以及包括控制器的存储器系统
KR102474035B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102544162B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210144249A (ko) 저장 장치 및 이의 동작 방법
KR20170094674A (ko) 데이터 저장 장치
US20190278704A1 (en) Memory system, operating method thereof and electronic apparatus
US11461238B2 (en) Storage device, memory controller, and method for fetching write commands from submission queues to perform full page writes
US11231882B2 (en) Data storage device with improved read performance and operating method thereof
KR102645786B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102549548B1 (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US20190278703A1 (en) Memory system, operating method thereof and electronic device
US11635896B2 (en) Method and data storage apparatus for replacement of invalid data blocks due to data migration
KR20190090629A (ko) 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant