JP2010113435A - メモリアクセス装置 - Google Patents
メモリアクセス装置 Download PDFInfo
- Publication number
- JP2010113435A JP2010113435A JP2008283895A JP2008283895A JP2010113435A JP 2010113435 A JP2010113435 A JP 2010113435A JP 2008283895 A JP2008283895 A JP 2008283895A JP 2008283895 A JP2008283895 A JP 2008283895A JP 2010113435 A JP2010113435 A JP 2010113435A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- memory access
- ready
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
Abstract
【効果】メモリアクセス要求をクロック信号に応答して保持することで、メモリアクセス要求の転送動作の遅延をクロック信号の周期まで短縮される。これによって、メモリアクセス処理の高速化が図られる。
【選択図】図1
Description
“1”を出力する。また、書き込み転送回路44は、データ書き込みが実行されるとき、2ワード目以降のメモリアクセス要求に対応して“1”を出力する。
12 …プロセッサ
14 …I/F回路
16 …メモリ制御回路
18 …クロック発生器
20 …SDRAM
22〜32 …F/F回路
34 …応答信号作成回路
Claims (5)
- プロセッサとI/Fとメモリ制御回路とを備えるメモリアクセス装置であって、
前記プロセッサはメモリアクセス要求を発行する発行手段を備え、
前記I/Fは前記発行手段によって発行されたメモリアクセス要求をクロック信号に応答して保持する第1保持手段を備え、そして
前記メモリ制御回路は前記第1保持手段によって保持されたメモリアクセス要求に従うアクセス処理を実行する処理手段を備える、メモリアクセス装置。 - 前記メモリ制御回路は前記処理手段の処理状態を参照して第1レディ/ビジー信号を出力する第1出力手段をさらに備え、
前記I/Fは前記発行手段によって発行されたメモリアクセス要求と前記第1出力手段によって出力された第1レディ/ビジー信号とに基づいて応答信号を作成する作成手段をさらに備え、そして
前記プロセッサは前記作成手段によって作成された応答信号に基づいて第2レディ/ビジー信号を出力する第2出力手段をさらに備える、請求項1記載のメモリアクセス装置。 - 前記I/Fは前記第2出力手段によって出力された第2レディ/ビジー信号を前記クロック信号に応答して保持する第2保持手段をさらに備え、
前記処理手段は前記第2保持手段によって保持された第2レディ/ビジー信号を参照して前記アクセス処理を実行する、請求項2記載のメモリアクセス装置。 - 前記作成手段は、前記第1保持手段によって保持されたメモリアクセス要求の状態を識別する状態識別信号を作成する第1信号作成手段、および前記第1信号作成手段によって作成された状態識別信号と前記第1出力手段によって出力された第1レディ/ビジー信号とに論理積を施して前記応答信号を作成する第2信号作成手段を含む、請求項2または3記載のメモリアクセス装置。
- 前記メモリアクセス要求はアクセスデータのワード数が記述されたワード数情報を含み、
前記第1信号作成手段は前記ワード数情報に応じて異なる状態識別信号を作成する、請求項4記載のメモリアクセス装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008283895A JP2010113435A (ja) | 2008-11-05 | 2008-11-05 | メモリアクセス装置 |
US12/607,447 US8473705B2 (en) | 2008-11-05 | 2009-10-28 | Memory access apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008283895A JP2010113435A (ja) | 2008-11-05 | 2008-11-05 | メモリアクセス装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010113435A true JP2010113435A (ja) | 2010-05-20 |
JP2010113435A5 JP2010113435A5 (ja) | 2011-12-08 |
Family
ID=42132890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008283895A Pending JP2010113435A (ja) | 2008-11-05 | 2008-11-05 | メモリアクセス装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8473705B2 (ja) |
JP (1) | JP2010113435A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102526608B1 (ko) | 2018-02-27 | 2023-05-02 | 에스케이하이닉스 주식회사 | 전자 장치 및 그것의 동작 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11167514A (ja) * | 1997-08-13 | 1999-06-22 | Compaq Computer Corp | 動作速度が異なるdramに対処できるメモリ制御機能を備えたコンピュータ・システム |
JP2007128402A (ja) * | 2005-11-07 | 2007-05-24 | Megachips Lsi Solutions Inc | メモリ装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2567119B2 (ja) * | 1990-01-29 | 1996-12-25 | 日本電気株式会社 | バス調停回路 |
JPH0612537A (ja) | 1992-06-25 | 1994-01-21 | Fuji Photo Film Co Ltd | Icメモリカード |
US5485594A (en) | 1992-07-17 | 1996-01-16 | International Business Machines Corporation | Apparatus and method using an atomic fetch and add for establishing temporary ownership of a common system resource in a multiprocessor data processing system |
JPH09251793A (ja) | 1996-03-14 | 1997-09-22 | Hitachi Ltd | 半導体記憶装置及びデータ処理装置 |
JP2000137983A (ja) | 1998-08-26 | 2000-05-16 | Toshiba Corp | 半導体記憶装置 |
WO2003009151A1 (en) * | 2001-07-18 | 2003-01-30 | Koninklijke Philips Electronics N.V. | Non-volatile memory arrangement and method in a multiprocessor device |
JP4744194B2 (ja) | 2005-05-23 | 2011-08-10 | 三洋電機株式会社 | メモリ制御回路 |
-
2008
- 2008-11-05 JP JP2008283895A patent/JP2010113435A/ja active Pending
-
2009
- 2009-10-28 US US12/607,447 patent/US8473705B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11167514A (ja) * | 1997-08-13 | 1999-06-22 | Compaq Computer Corp | 動作速度が異なるdramに対処できるメモリ制御機能を備えたコンピュータ・システム |
JP2007128402A (ja) * | 2005-11-07 | 2007-05-24 | Megachips Lsi Solutions Inc | メモリ装置 |
Also Published As
Publication number | Publication date |
---|---|
US20100115212A1 (en) | 2010-05-06 |
US8473705B2 (en) | 2013-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009093227A (ja) | メモリアクセス制御装置及びメモリアクセス制御方法 | |
JP2006293927A (ja) | ダイレクトメモリアクセス制御装置及びダイレクトメモリアクセス制御装置を含むシステムlsi | |
US10496592B2 (en) | System and method to effectively overlap computation and reduction operation of nonblocking collective communication | |
JP5414209B2 (ja) | メモリコントローラおよびその制御方法 | |
JP2010113435A (ja) | メモリアクセス装置 | |
JP4193746B2 (ja) | マトリックス状バス接続システム | |
JP2008140065A (ja) | アクセス調停装置、アクセス調停方法、及び情報処理装置 | |
JP2010033255A (ja) | 信号同期化方法及び信号同期化回路 | |
JP5383159B2 (ja) | バス中継装置及び制御方法 | |
JP2013182373A (ja) | 記憶装置及びその制御方法 | |
JP2006031147A (ja) | メモリ制御装置及びメモリ制御方法 | |
JP5403665B2 (ja) | データ転送方法 | |
JP2006059303A (ja) | コンピュータシステム | |
JP2008225894A (ja) | Sdramコントローラ | |
JP6840470B2 (ja) | 情報転送装置および情報転送方法 | |
JP2013050772A (ja) | データ転送制御装置及び方法 | |
JP2011048691A (ja) | 情報処理装置および制御装置 | |
JP2009277004A (ja) | データ転送装置及びデータ転送システム | |
TWI313807B (en) | Error correction apparatus and method for data stored in memory | |
JP6119442B2 (ja) | シミュレーション装置、シミュレーション装置の動作方法およびシミュレーションプログラム | |
KR100825663B1 (ko) | 시스템 버스를 점유하지 않는 디바이스/메모리 전용디엠에이 전송 방법 및 장치 | |
JP5282325B2 (ja) | ポステッドライトバス制御装置 | |
JP2011013812A (ja) | メモリシステム | |
JP2004304781A (ja) | 非同期回路および電子回路 | |
JP2008046874A (ja) | データ転送装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111024 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111027 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130409 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130515 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130917 |